当前位置：文档之家› 数字电路中竞争与冒险的讨论

数字电路中竞争与冒险的讨论

数字电路中竞争与冒险出现在两种电路中，第一是组合逻辑电路，第二是时序逻辑电路。

组合逻辑电路中，同一信号经不同的路径传输后，到达电路中某一会合点的时间有先有后，这种现象称为逻辑竞争，而因此产生输出干扰脉冲的现象称为冒险。

时序逻辑电路通常都包含组合逻辑电路和存储电路两个组成部分，所以它的竞争冒险也包含两个方面。存储电路工作过程中发生的竞争冒险现象是时序电路所特有的一个问题。当输入信号和时钟信号同时改变，而且途经不同途径到达同一触发器时，便产生了竞争。竞争的结果有可能导致触发器误动作，这种现象称为存储电路的竞争冒险现象。

目前，不论是组合逻辑电路中的竞争与冒险问题还是时序逻辑电路中的竞争与冒险问题都有一个比较深入全面的研究。但是还没有一个比较完整的整体总结，另外时序逻辑电路竞争与冒险问题还有待进一步的完善。

大多数组合逻辑电路都存在着竞争。有的竞争不会带来不良影响，有的竞争却会导致逻辑错误，会输出一个宽度很窄的脉冲，俗称毛刺，若下级电路对毛刺敏感，则毛刺将使下级电路发生误动作，比如时序系统中的触发器。所以要消除这种竞争冒险，这在实际的电路中是很重要的。

利用仿真软件分析时序逻辑电路中的竞争与冒险很有意义

组合逻辑电路中的竞争与冒险.

组合逻辑电路中的竞争与冒险前面分析组合逻辑电路时,都没有考虑门电路的延迟时间对电路产生的影响。实际上, 从信号输入到稳定输出需要一定的时间。由于从输入到输出的过程中, 不同通路上门的级数不同, 或者门电路平均延迟时间的差异, 使信号从输入经不同通路传输到输出级的时间不同。由于这个原因, 可能会使逻辑电路产生错误输出,通常把这种现象称为竞争冒险。竞争:在组合逻辑电路中, 某个输入变量通过两条或两条以上途径传到输出门的输入端, 由于每条途径的延迟时间不同帮到达输出门的时间就有先有后, 这种现象称为竞争。冒险:是指数字电路中, 某个瞬间出现了非预期信号的现象, 即某一瞬间数字电路出现了违背真值表所规定的逻辑电平。这样就出现了不该出现的尖脉冲, 一、竞争冒险的概念及其产生的原因以图示电路为例可看出, 大多数组合电路都存在竞争, 但所有竞争不一定都产生错误的干扰脉冲。竞争是产生冒险的必然条件, 而冒险并非竞争的必然结果。由以上分析可知, 只要两个互补的信号送入同一门电路, 就可能出现竞争冒险。因此把冒险现象分为两种: 1. “ 0”型冒险

A A +冒险在理想情况下输出电平为“ 1” , 由于竞争输出产生低电平窄脉冲。 A A ?冒险在理想情况下输出电平为“ 0” ,由于竞争输出产生高电平窄脉冲。二、竞争冒险的判断方法判断竞争冒险是否存在的方法很多,最常见的方法有: 1.代数法在逻辑函数表达式中, 是否存在某变量的原变量和反变量。若去掉其他变量得到 A A Y +=,电路有可能产生“ 0”冒险;若得到 A A Y ?=,则可能产生“ 1” 冒险。 2.卡诺图法画出逻辑函数的卡诺图, 当卡诺图中两个合并最小项圈相切, 即两个合并最小项圈相邻—有相邻项, 各合并最小项圈各自独立—不相交时, 这个逻辑函数有可能出现冒险现象。三、消除竞争冒险的方法 1.修改逻辑设计 (1代数法 ①逻辑变换消去互补量 ((C A B A Y ++=当 B =C=0时, A A Y ?=, 存在竞争冒险。若将逻辑函数表达式进行逻辑变换,则 BC B A AC Y ++=,这时消去了 A A ?互补量,从而不会产生竞争冒险。②增加乘积项 C A AB Y +=当 B=C=1时, A A Y +=,存在竞争冒险。若增加乘积项 BC , 则 BC C A AB Y ++=,消除了竞争冒险。 (2卡诺图法将卡诺图中相切的圈用一个多余的圈连接起来,即可消除冒险现象。

数电简答题

数电简答题、判断题三、简答题（每小题5分，共10分） 1-1.比较简单门电路、TTL集成逻辑门电路、CMOS门电路的优缺点。 2.多谐振荡器、单稳态触发器、双稳态触发器（普通触发器），各有几个暂稳态？各有几个能够自动保持的稳定状态？并说明每种电路的主要用途。 2-1．用代数法化简：F=((AB＇+ABC)＇+A(B+A))＇ 2．用卡诺图法化简：Y(A,B,C,D)=∑m(0,1,4,6,9,13)+ ∑d(2,3,5,7,11,15) 3．用卡诺图法化简：Y=AB＇CD+A＇BC＇+ABD＇+B＇C＇D+BCD＇ 3-三、将下列逻辑函数式化为最简与-或形式，方法不限。（每小题4分，共12分） 1.Y1(A,B,C)=A＇BC+(A+B＇)C 2.Y2(A,B,C)=(AB＇C+C＇D) ＇(AC+BD) 3.Y3(A,B,C)=A＇B＇D＇+AB＇C＇D＇+A＇DB 约束条件为AB+AC=0 4-1.什么叫组合逻辑电路中的竞争冒险？消除竞争冒险的常用方法有哪些？ 2、简述存储器和寄存器在电路结构和工作原理上有何不同？ 3、时序逻辑电路和组合逻辑电路的根本区别是什么？ 6-1．什么叫组合逻辑电路中的竞争冒险？消除竞争冒险的常用方法有哪些？ 2. 时序电路逻辑功能表示方法主要有哪几种？ 3．多谐振荡器、单稳态触发器、双稳态触发器，各有几个暂稳态？几个能够自动保持的稳定状态？并说明每种电路的主要用途。 7-1．什么叫组合逻辑电路中的竞争冒险？消除竞争冒险的常用方法有哪些？ 2．简述存储器和寄存器在电路结构和工作原理上有何不同？ 10-1.简述组合逻辑电路的基本分析方法？时序电路和组合电路的根本区别是什么？ 2．多谐振荡器、单稳态触发器、双稳态触发器，各有几个暂稳态？几个能够自动保持的稳定状态？并说明每种电路的主要用途？ 11-1．试比较常用A/D转换器：并联比较型A/D转换器、逐次渐近型A/D转换器和双积分型A/D转换器的转换速度？并指出它们各适于在哪些情况下采用？ 2.时序逻辑电路和组合逻辑电路的根本区别是什么？ 13-1.简述存储器和寄存器在电路结构和工作原理上有何不同？ 2.什么叫组合逻辑电路中的竞争冒险？消除竞争冒险的常用方法有哪些？判断题 6-1．图3.1所示电路为TTL电路，可实现Y=(AB)＇的功能。（） A B R=10 图3.1 2．触发器有两个状态，一个是稳态，一个是暂稳态。( ) 3．AB+CD=（A+B）（B+C）（C+D）（D+A）。（） 4．ROM电路主要由存储单元、地址译码器、输入/输出三部分组成。（） 12-1.（判断题）常用的数字集成电路分为TTL和CMOS两种。（） 2. 卡诺图是逻辑函数的图形表示法，由若干个无规律排列起来的方格图组成。（） 3. 逻辑代数的重叠律为A+A=A，A·A=A 。（） 4. CMOS门电路的传输门的输入和输出可以互换。（）

数字电子技术习题附答案

一、填空题。 1 ．基本的逻辑门电路有与，或，非。 2．基本逻辑运算有_与_、或、非3种。 3．描述逻辑函数各个变量取值组合与函数值对应关系的表格叫真值表。 4．十进制数72用二进制数表示为 1001000 ，用8421BCD码表示为 01110010 。二进制数111101用十进制数表示为 61 5.数制转换：(8F)16 = ( 143 )10= ( 10001111 )2 = ( 217 )8；(3EC)H = ( 1004 )D； (2003) D = (11111010011)B = ( 3723)O。 6.有一数码10010011，作为自然二进制数时，它相当于十进制数147，作为8421BCD码时，它相当于十进制数93 。 7.(35.75)10=( 100011.11 )2 = ( 00110101.01110101 )8421BCD 。 8．在8421BCD码中，用 4 位二进制数表示一位十进制数。 9．在逻辑运算中，1+1= 1 ；十进制运算中1+1= 2 ；二进制运算中1+1= 10 。 10、表示逻辑函数功能的常用方法有逻辑表达式、逻辑真值表、卡诺图等。 11．将2004个“1”异或得到的结果是（0）。 12．TTL门电路中，输出端能并联使用的有__OC门__和三态门。 13. 在TTL与非门电路的一个输入端与地之间接一个10KΩ电阻，则相当于在该输入端输入高电平。14．TTL与非门多余输入端的处理方法通常有接至正电源，接至固定高电平，接至使用端。 https://www.doczj.com/doc/2e7622289.html,逻辑门是单极型门电路，而TTL逻辑门是双极型门电路。 16.与TTL电路相比，COM电路具有功耗低、抗干扰能力强、便于大规模集成等优点。 17.TTL门电路的电源电压一般为 5 V，CMOS电路的电源电压为3—18 V 。 18.OC门的输出端可并联使用，实现线与功能；三态门可用来实现数据的双向传递、总线结构等。19．三态门输出的三态为1、0、高阻态。 20.为使F=A ，则B应为何值（高电平或低电平）？ 1 0 1 21.指出图中各TTL门电路的输出是什么状态（高电平、低电平、高阻）？ Y1=0 Y2=1 Y3=高阻态Y4=1 22.若上题图中各电路为CMOS门电路，请问各门电路的输出是什么状态？ Y1=1 Y2=1 Y3=高阻态Y4=1 23．函数Y=AB+AC的最小项表达式为(5,6,7) m ∑。 24. 如果对键盘上108个符号进行二进制编码，则至少要7位二进制数码。注意：红色字体部分为简略参考答案，解题过程不全面、不详细。

用74L161构成模14加法计数器(置数法)

数电技术课程实践班级：12电本姓名：徐保霞学号：201292150118 指导教师：崔用明

设计一个用74L161组成的14进加法计数器一、摘要:本设计主要是对四位二进制同步计数器74L161（异步清除）的同步预置控制端进行分析设计,使74LS161能克服触发器的工作速度的差异情况以及竞争冒险现象，实现了使同步预置信号能够持续足够长的时间，从而使74LS161能够从0000这一状态复位变为1101状态,成功得竞争结果，实现十四进制计数器的设计。英文摘要：This design is mainly to four binary synchronous counter 74 L161 (asynchronous clearance) analyze the synchronous reset control end of the design, make a 74 ls161 can overcome the trigger the differences of working speed and competitive adventure phenomenon, has realized the synchronous preset signal can be sustained long enough, so that 74 ls161 can this state is reset to 0000 from 1101, a competition to succeed as a result, achieve 14 into the design of the system counter. 关键词：计数器、同步预置二、设计要求 1）熟练掌握加法计数器、74L161的基本概念。 2）实现14进加法计数器的设计 3) 掌握并分析结果三、设计步骤 1、电路组成框图（图1-1）

组合电路中的竞争冒险实验报告

实验题目：组合电路中的竞争和冒险姓名:班级:学号: 实验时间: 一．实验目的： 1、观察组合电路中的竞争与冒险现象，了解竞争冒险的实验原理 2、了解消除竞争与冒险的方法二．实验仪器及器件： 1、实验箱、万用表、示波器 2、74LS00，74LS20 三．实验原理： 1、竞争冒险的原理（1）竞争: 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。（2）冒险：信号在器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。（3）竞争冒险产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。（4）竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。 2、冒险现象的判别 Y=A?A’可能出现1型冒险 Y=A+A’可能出现0型冒险 3、消除竞争冒险的方法（1）利用冗余项法：利用冗余项消除毛刺有2 种方法：代数法和卡诺图法法: a、代数法，在产生冒险现象的逻辑表达式上，加上冗余项或乘上冗余因子； b、卡诺图法，将卡诺图中相切的圈用一个多余的圈连接起来。（2）选通法: 在电路中加入选通信号，在输出信号稳定后，选通允许输出，从而产生正确输出。滤出法: 由于冒险脉冲是一个非常窄的脉冲，可以在输出端接一个几百微法的电容将其滤出掉。（3）常用消除方法： 1、接入滤波电容Cf； 2、引入选通脉冲； 3、修改逻辑设计； 4、.利用可靠性编码； 5、引入封锁脉冲。

组合逻辑电路中的竞争冒险备课讲稿

组合逻辑电路中的竞争冒险

目录摘要 1 关键词 (1) Abstract (1) Key words (1) 1 引言 (1) 2 竞争冒险现象及产生的原因 (1) 2.1竞争冒险现象 (1) 2.2竞争冒险现象产生的原因 (2) 2.3竞争冒险的危害 (2) 2.4竞争冒险的分类 (2) 2.4.1静态冒险 (2) 2.4.2动态冒险 (2) 3竞争冒险的判断 (2) 3.1代数法 (2) 3.2卡诺图法 (3) 3.3仿真法和实验法 (4) 3.4通过实验判断竞争冒险现象 (4) 3.4.1实验分析 (6) 3.4.2实验总结 (7) 4竞争冒险的消除方法 (7) 4.1增加冗余项法 (7) 4.2消除互补项法 (7) 4.3接入滤波电容 (7) 4.4引入选通脉冲 (8) 4.5引入封锁脉冲 (8) 4.6采用可靠性编码 (8) 4.7输出加D触发器 (8) 5实际应用中竞争冒险的敏感度问题 (8) 6总结 (8) 致谢 10 参考文献 (10)

组合逻辑电路中的竞争冒险网络工程专业学生郭翔指导教师吴俊华摘要：在组合逻辑电路中，当输入信号改变状态时，输出端可能出现由于竞争冒险而产生的干扰脉冲信号，如果负载是对干扰脉冲信号十分敏感的电路，有可能引起电路的误动作，因此应该采取措施消除竞争冒险。从理论上分析了组合逻辑电路竞争冒险的产生，及其判断和消除的方法，其产生原因包括：门电路开关电平的时间差和门电路延迟时间。竞争冒险可以通过代数法、卡诺图法、仿真法和实验法进行判断，采用引入选通脉冲、引入封锁脉冲、增加冗余项、接入滤波电容等手段以消除竞争冒险。关键词：组合逻辑电路竞争冒险干扰消除门电路 Competitive Adventure in Assembled Logical Circuit Student Majoring in Network Engineering Guo Xiang Tutor Wu Junhua Abstract: The disturbance pulse caused by competition and adventure may be emerged in the out put terminal of assembled logic circuit when the statement of input signals changes. The misact caused by the disturbance may appear if the load is very sensitive to the pulse. So the measures should be taken to eliminate the competition and adventure. The reasons of competition and adventure in assembled logic circuit are analyzed and the judging and eliminating method are provided in the paper. The interval between on/off levels in a gate circuit and the delay time of gate circuits is resulted in by competitive adventure. Competitive adventure can be detected by a circuit’s logical function, listing the truth table of circuit in sequence and testing the circuit. The methods of exerting gating pulse and blocking pulse, transforming function of a circuit, and adding redundancy product term, parallel connection capacitance at the output terminal, etc are applied to eliminate competitive adventure. Key words: Assembled logic circuit; Competition and adventure; Disturbance eliminating; Gate circuits 1引言数字电路分为组合逻辑电路和时序逻辑电路两大类，是电子技术的重要组成部分，掌握数字电路的基本知识是设计计算机控制系统的基础。计算机控制系统性能优劣的重要指标是其稳定性、可靠性和抗干扰性，这在很大程度上取决于构成其系统的基本部件的性能。组合逻辑电路中的门电路由于其本身的结构和工作情况，常常会发生竞争冒险现象。因此，在组合逻辑电路的分析和设计中，仅研究输入与输出之间的稳定关系是不够的，还应考虑信号在电路中传输的时延问题，事实上，信号经过任何逻辑门与导线时都会产生时间的延迟，该时间的延迟会使数字系统的操作速度下降，引起电路中波形参数变坏，产生竞争冒险现象，而竞争与冒险现象将会直接影响电路工作的可靠性和稳定性，甚至可能会导致整个数字系统的逻辑紊乱和错误动作。因此在组合逻辑电路中竞争与冒险的判别和消除对于保证电路正常工作具有至关重要的意义[1]。 2 竞争冒险现象及产生的原因 2.1竞争冒险现象

竞争与冒险

1. 什么是竞争冒险？信号在通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,成为“竞争”；往往导致出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在“冒险”。冒险是由变量的竞争引起的。冒险又分为逻辑冒险和功能冒险。简言之：在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争，竞争产生冒险。 2. 竞争冒险产生的原因？（1）根本原因：延迟（2）详细分析：竞争冒险的产生受到四个要素的制约，即：时间延迟、过渡时间、逻辑关系和延迟信号相位。 [1]时间延迟，即信号在传输中受路径、器件等因素影响，输入端信号间出现的时间差异 [2]过渡时间，即脉冲信号状态不会发生突变，必须经历一段极短的过渡时间 [3]逻辑关系，即逻辑函数式 [4]延迟信号相位，即延迟信号状态间的相位关系，涵盖延迟信号同相位和延迟信号反相位两个方面。延迟信号状态变化相同的则是延迟信号同相位，反之则是反相位。时间延迟和过渡时间要素是竞争冒险的产生原因，逻辑关系和延迟信号相位要素是竞争冒险的产生机制。由原因和机制，构成竞争冒险的产生条件。当电路满足产生条件时，则一定产生毛刺。 3. 如何判断有竞争冒险？ 3.1 逻辑冒险的判断方法有两种： 1). 代数法：在逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，例如：逻辑函数在一定条件下可简化为Y=A+A反或Y=A*A反就具备了竞争条件。去掉其余变量（也就是将其余变量取固定值0或1），留下有竞争能力的变量，如果表达式为F=A+A~(用A~表示A的反变量，以下同)，就会产生0型冒险(F应该为1而实际却为0)；如果表达式为F=AA~,就会产生1型冒险。例：表达式 F=AB+CB~,当A=C=1时，F=B+B~，在B发生跳变时，可能出现0型冒险。 2). 卡诺图法：将函数填入卡诺图，按照函数表达式的形式圈好卡诺圈。 A\BC| 00 01 11 10 ----------------------- 0 | 0 0 0 1 1 | 0 1 1 1 F=AC+BC~的卡诺图（将101和111的1圈一起，010和110的1圈一起）通过观察发现，这两个卡诺圈相切。则函数在相切处两值间跳变时发生逻辑冒险。（前提是这两个卡诺圈没有被其他卡诺圈包围） 3.2 功能冒险的判断：功能冒险是当多个输入信号同时变化的瞬间，由于变化快慢不同而引起的冒险。卡诺图法：依然用上面的卡诺图，按同样函数圈好。举例F=AC+BC~中，ABC从111变为

计数器工作原理及应用

计数器工作原理及应用除了计数功能外，计数器产品还有一些附加功能，如异步复位、预置数（注意，有同步预置数和异步预置数两种。前者受时钟脉冲控制，后者不受时钟脉冲控制）、保持（注意，有保持进位和不保持进位两种）。虽然计数器产品一般只有二进制和十进制两种，有了这些附加功能，我们就可以方便地用我们可以得到的计数器来构成任意进制的计数器。下面我们举两个例子。在这两个例子中，我们分别用同步十进制加法计数器74LS160构成一个六进制计数器和一个一百进制计数器。因为六进制计数器的有效状态有六个，而十进制计数器的有效状态有十个，所以用十进制计数器构成六进制计数器时，我们只需保留十进制计数器的六个状态即可。74LS160的十个有效状态是BCD编码的，即0000、0001、0010、0011、0100、0101、0110、0111、1000、1001[图5-1]。图5-1 我们保留哪六个状态呢？理论上，我们保留哪六个状态都行。然而，为了使电路最简单，保留哪六个状态还是有一点讲究的。一般情况下，我们总是保留0000和1001两个状态。因为74LS160从100 1变化到0000时，将在进位输出端产生一个进位脉冲，所以我们保留了0000和1001这两个状态后，我们就可以利用74LS160的进位输出端作为六进制计数器的进位输出端了。于是，六进制计数器的状态循环可以是0000、0001、0010、0011、0100和1001，也可以是0000、0101、0110、0111、1000和1001。我们不妨采用0000、0001、0010、0011、0100和1001这六个状态。如何让74LS160从0100状态跳到1001状态呢？我们用一个混合逻辑与非门构成一个译码器[图5. 3.37b]，当74LS160的状态为0100时，与非门输出低电平，这个低电平使74LS160工作在预置数状态，当下一个时钟脉冲到来时，由于等于1001，74LS160就会预置成1001，从而我们实现了状态跳跃。

竞争冒险实验

实验十七竞争冒险一、实验目的通过实验观察组合电路中存在的竟争冒险现象，学会用实验手段消除责争冒险对电路的影响．二、实验内容 1．八位串行奇仍校验电路竞争冒险现象的观察及消除。图17．1所示电路为八位串行奇偶校验电路。图17．1八位串行奇、偶校验电路按图接线。测试电路的逻辑功能。a．b…g，h分别接逻辑开关K1；～K9，z接发光二级管显示。改变K1～K8的状态．观察并记录Z的变化。

（注：时间关系，仅列举几个有代表性的结果。其中以开关闭合表示“1”，开关断开表示“0”.） K1K2K3K4K5K6K7K8Z 000000001 000000010 000000111 000001110 000011111 000111110 001111111 011111110 111111111 表由表可以看出每一次开关的断开和闭合都影响发光二极管的状态。

a接脉冲．b．c··h接高电平．用示波器观察并记录a和y湍的波形测出信号经七级异或门的延迟时间。

由上图可以看出，延迟时间为20ms a和h端接同一脉冲．b．c··g为高电平．观察并记录a和y端的波形。说明y端的

波形有何异常现象如上图所示输出端y出现了原设计中没有的窄脉冲，若采用加电容的办法来消除此异常现象．则电容C应接在何处如图所示，滤波电容C应该与输出端并联. ，若设门的输出电阻R0≈100Ω，估算电容C值的大小测出门电路的阈值电压V T

用实验法测出消除上述异常现象所需的电容值．说明产生误差的原因有哪些 2．组合电路竞争冒险现象的观察及消除组合电路如图17．2所示。测试电路功能．结果列成真值表形式。泪实验法测定．在信号变化过程中．竟争冒险在何处，什么时刻可能出现用校正项的办法来消除竟争冒险．则电路应怎洋修改画出修改后的电路．并用实验验证之。若改用加滤波电容的办法来消除竞争冒险．则电容C应加在何处其值约为多大试通过实验验证之。

组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。

一、简答题 1、什么是触发器的空翻现象？简述造成空翻现象的原因。答：如果在一个时钟脉冲的高电平作用下，触发器的状态发生了两次或两次以上的翻转，这叫做“空翻”。由于是电平触发，在CP=1期间，数据输入端如果连续发生变化，触发器也连续随着变化，直到CP由1变0才停止，造成空翻现象的原因是触发器电平触发。 2.简述时序逻辑电路分析的步骤。答：（1）观察电路，确定电路类型；是同步时序电路还是异步时序电路；是Mealy 型时序电路还是Moore型时序电路。（2）根据电路写出各触发器驱动方程及时钟方程（即各触发器的CP信号表达式，如果是同步时序电路，则可不写时钟方程（因为每个触发器均接同一个脉冲源，来一个时钟脉冲，每个触发器同时变化）。（3）将各触发器的驱动方程带入触发器的特性方程，写出各个触发器次态 1 n Q的逻辑表达式（即状态方程）。（4）根据电路写出输出逻辑表达式（输出方程）。（5）推出时序逻辑电路的状态转换真值表、状态转换图及时序图（又称波形图）。（6）总结和概括这个时序电路的逻辑功能。 3.最小项的性质。答：（1）任何一组变量取值下，只有一个最小项的对应值为1；（2）任何两个不同的最小项的乘积为0；（3）任何一组变量取值下，全体最小项之和为1。 4.组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。答：在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象。常用的消除竞争冒险的方法有：输入端加滤波电容、加封锁或选通脉冲、修改逻辑设计等。 5.简述时序逻辑电路与组合逻辑电路的异同。答：时序逻辑电路是一种任意时刻的输出不仅取决于该时刻电路的输入，而且还与电路过去的输入有关的逻辑电路。因此，时序逻辑电路必须具备输入信号的存储电路，以便此信号在下一时刻其作用。组合逻辑电路在某一时刻的输出只取决于该时刻逻辑电路的输出，与过去的历史情况无关。因此，不需用存储电路记忆过去的输入，只有门电路就可构成。6.简述触发器的基本性质。答：每个触发器有两个互非的输出端Q和Q,且有以下两个基本性质：（1）触发器有两个稳定的工作状态一个是“1”态，即输出端Q=1，Q=0；另一个是“0”态，即输出端Q=0，Q=1。在没有外界信号作用时，触发器维持原有的稳定状态不变。（2）两个稳定的工作状态相互转变在外界信号作用下，触发器可以从一个稳定状态翻转为另一个稳定状态。所谓“稳定”的状态，是指没有外界信号作用时，触发器电路中电流和电压均维持恒定数值。 7.逻辑函数的表示方法有哪几种？

数电参考题

电子技术试卷选择题： A 组：２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（ B ） A 、逻辑函数的最简与或式 B 、逻辑函数的最小项之和 C 、逻辑函数的最简或与式 D 、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器４、下列触发器中没有约束条件的是（ D ） A 、基本RS 触发器 B 、主从RS 触发器 C 、同步RS 触发器 D 、边沿D 触发器５、555定时器不可以组成 D 。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK 触发器６、编码器（A ）优先编码功能，因而（ C ）多个输入端同时为１。 A 、有 B 、无 C 、允许 D 、不允许７、（ D ）触发器可以构成移位寄存器。 A 、基本RS 触发器 B 、主从RS 触发器 C 、同步RS 触发器 D 、边沿D 触发器８、速度最快的A/D 转换器是（ A ）电路 A 、并行比较型 B 、串行比较型 C 、并－串行比较型 D 、逐次比较型 9、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K 触发器 B. R-S 触发器 C. D 触发器 D. T 触发器 B 组： 1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ） A.二进制 B.八进制 C. 十进制 D.十六进制 2、十进制数6在8421BCD 码中表示为-------------------------------------------------（ B ） A.0101 B.0110 C. 0111 D. 1000 3、在图1所示电路中，使__ A Y 的电路是---------------------------------------------（ A ） A. ○1 B. ○2 C. ○3 D. ○4 4、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ） A. 单稳态触发器 B. 施密特触发器 C. D 触发器 D. 多谐振荡器 5、多谐振荡器有-------------------------------------------------------------------------------（ C ） A. 两个稳态 B. 一个稳态 C. 没有稳态 D. 不能确定 6、已知输入A 、B 和输出Y 的波形如下图所示，则对应的逻辑门电路是-------（ D ） A. 与门 B. 与非门 C. 或非门 D. 异或门 7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ） A. 编码器 B. 计数器 C. 译码器 D. 数据选择器 8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ） A. 延迟 B. 超前 C. 突变 D. 放大 9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ） A. RS 触发器 B. JK 触发器 C. D 触发器 D. T 触发器

仿真与测试竞争冒险现象

项目三组合逻辑电路任务一仿真与测试竞争冒险现象【学习目标】 1．掌握组合逻辑电路的分析方法； 2．掌握组合逻辑电路的简单设计方法； 3．掌握组合逻辑电路的竞争冒险及消除方法。【任务引入】按照逻辑功能不同，数字电路常分两大类：一类组合逻辑电路（简称组合电路）；另一类时序逻辑电路（简称时序电路）。如果一个逻辑电路在任何时刻的输出状态只取决于该时刻的输入状态，与电路原来状态无关，这样的电路称为组合逻辑电路。本节课内容我们学习组合逻辑电路的分析与设计方法，了解并掌握组合逻辑电路中的竞争冒险现象及其消除方法。【基本理论】一、组合逻辑电路概述 1.组合逻辑电路在电路结构上的特点：（1）构成电路基本元件是门电路，不含记忆单元（存储元件）；（2）只有从输入到输出通路，没有从输出反馈到输入回路。 2.组合电路逻辑功能的描述描述组合电路逻辑功能的方法有逻辑函数式、真值表、逻辑图、工作波形图、卡诺图等几种。 3-1-1 组合逻辑电路的框图组合逻辑电路n 个输入端，用x1，x2，…，xn 表输入变量；有m 个输出端，用y1，y2，…，ym 表示输出变量，输出变量与输入变量间逻辑关系： y1 =f1(x1，x2，…，xn) y2 =f2(x1，x2，…，xn) … ym =fm(x1，x2，…，xn) 二、组合逻辑电路的分析与设计 1.组合逻辑电路的分析步骤如下：（1）用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系；（2）用公式法或者卡诺图法化简，写出最简逻辑表达式；（3）根据最简逻辑函数式列出功能真值表；（4）根据真值表写出逻辑功能说明，以便理解电路的作用。例3-1-1：分析下图3-1-2三变量组合逻辑电路的功能。图3-1-2三变量组合逻辑电路解：第一步：写出输出逻辑函数与输入逻辑变量之间的关系，如下： A B C F & & & & AB F =1BC F =2CA F =3

3-1 仿真与测试竞争冒险现象

（4）根据真值表写出逻辑功能说明，以便理解电路的作用。例3-1-1：分析下图3-1-2三变量组合逻辑电路的功能。图3-1-2 三变量组合逻辑电路解：第一步：写出输出逻辑函数与输入逻辑变量之间的关系，如下：第二步：化简写出最简逻辑表达式，得：F=AB+BC+CA 第三步：列出功能真值表第四步：写出逻辑功能说明当输入A 、B 、C 中有2个或3个为1时，输出Y 为1，否则输出Y 为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 2.组合逻辑电路的设计组合逻辑电路的设计是根据给定的实际逻辑功能，找出实现该功能的逻辑电路。步骤如下：（1）根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，用字母设出，另外用0 和1各表示一种状态，找出逻辑函数和逻辑变量之间的关系；（2）根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真值表写出逻辑表达式；（3）化简逻辑函数；（4）根据最简逻辑表达式画出逻辑电路；（5）验证所作的逻辑电路是否能满足设计的要求（特别是有约束条件时要验证约束条件中的最小项对电路工作状态的影响）。 C AB F =1BC F =2CA F =3AC BC AB F F F F 321==

组合竞争冒险现象

组合竞争冒险现象定义：门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。我们把由于竞争而在电路输出端可能产生尖峰脉冲的现象叫做竞争－冒险现象。如图（a）的例子，当输入信号A从1跳变为0时，如果B从0跳变为1，而且B 首先上升，就会出现尖峰脉冲，如图(b)所示。影响：信号在转换瞬间电路传输信号的速度对电路工作状态产生的组合冒险现象的影响，有时还比较严重，甚至会发生逻辑错误，产生错误的动作。当电路对输入信号跳变情况的传输速度相同时，输出波形保持低电平。当电路对输入信号跳变情况的传输速度不相同时，A输入信号还没有降到UIL（max）以下，B输入信号已经跳到UIL（max）以上，在这个瞬间两输入信号同为“1”，输出信号Y也是1，出现了如图（a）所示的正尖波信号，因该信号违反了稳态条件下与门电路的逻辑关系，所以，该信号为不受欢迎的干扰信号。同理也可讨论图（b）所示的或门电路在瞬态出现的负尖波信号。这些干扰信号统称为电压毛刺或噪声。解决方法： 1．接入滤波电容见图，为接入滤波电容消除毛刺的影响。毛刺很窄，其宽度可以和门的传输时

间相比拟，因此常在输出端并联滤波电容C。但C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。 2.引入选通脉冲毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封住，待电路进入稳态后，再加选通脉冲选取输出结果。该方法简单易行，但选通信号的作用时间和极性等一定要合适。例如，见图，在组合电路中的输出门的一个输入端，加入一个选通信号，即可有效地消除任何冒险现象的影响。 3．修改逻辑设计如图(a)所示逻辑函数F=AB+A C ，在B=C=1时，F=A+A将产生偏“1”冒险。增加多余项BC，则当B=C=1 时，F恒为1，所以消除了冒险。即卡诺图化简时多圈了一个卡诺圈，如图（b）所示。相切处增加了一个BC圈，消除了相切部分的影响。在负载电路对竞争－冒险所产生的尖峰脉冲不敏感时，如负载为发光器件，竞争－冒险所产生的尖峰脉冲对电路的工作没有影响，可不必考虑这一问题。

文档之家