新课
新课
（b）内部结构图
数模转换集成电路DAC0832 的引脚功能
共有20个引脚，功能分别如下。
：输入寄存器选择信号，低电平有效。
：数据允许锁存信号，高电平有效。
模数转换集成电路ADC0809引脚排列图的引脚功能
路模拟信号输入端。
转换，当该引脚施加正脉冲后，开始A/D
节能灯电路．电烙铁、镊子、剥线钳、锉刀等常用工具1套．万用表
．直流稳压电源
三、实验内容及步骤
二、查清每个集成电路的逻辑功能
5G14433是双积分型A/D转换器件。5G4511是BCD七段显示译码器。
5G1413是反相驱动器。
5G1403是能量基准源。
新课
过零检测电路：锗三极管B、E极间的导通阀电压为0.2 V左右，只有当A点电压小于0.2 V以下时，V1才会截止，其集电极才为高电平。交流电源过零的时候，形成很窄的正脉冲，波形为B。
多谐振荡器，宽度可调的波形C。
输出D是C、B的“与非”运算结果。触发双向晶闸管SCR。
C的作用是当V2截止
4
后，仍能有一小段时间向SCR提供触发电流，以保证SCR可靠触发。
※知识拓展综合应用
一、录/放音机带速测量电路
十进制计数器且带十线译码器。在t1～t2期间EN为高电平不会计数；在为低电平，计数器进行计数；在t2～t3期间，N点正脉冲使计数器清零，所以计数器内部所能保留的实际上是t3～t4期间的计数值。
组：个位显示、十位显示、百位显示。个位0～9，十位只能表示
、4、5三个数。
用录有标准音频的磁带放音，输出音频信号经过“非”门G3的放大和初步整形后作为计计数器的实际计数时间共0.0625s，计数器的计灵敏值应为7 616Hz 。若显示数大于476，表示带速偏高，反之则偏低。
二、正反旋转计数电路
能够自动识别旋转体的转动方向，根据转动方向对应地作加法或减法计数。
）辨向传感器
IC1的输出脉冲记为A，IC2的输出
脉冲经过倒相后记为F。正转A落后于参
考脉冲F；反转A超前于参考脉冲F，如
果分别取出A脉冲的前沿和后沿，并且分
别和F作“相与”的逻辑判别，即可判断是
正转信号还是反转信号。
由C1、R1、VD1、G1、G2得到窄脉
冲D，就代表了A脉冲的后沿。F = 1出
现A的后沿，说明A超前于F，反转。
由C2、R3、VD2、G4形成窄脉冲D'
代表A脉冲前沿，F = 1出现检测脉冲A
的前沿，A落后于F，圆盘正转。
（3）计数电路
计数电路采用十进制可逆计数器74LS192，从与门G3输出的反转脉冲信号E送入减法计数器，从与门G5输入的正转脉冲信号E'送入加法计数器，计数器的输出为BCD码。
辨向传感器除了常使用的霍尔传感器外，也常使用光电传感器。
（1）光电检测与整形单元
由线外发射管IR、光敏晶体管V1及施密特整形电路CD40166组成。每当施密特“非”门输出一个正脉冲，表明光路上有遮挡物挡光一次。
（2）计数—译码—显示单元
由3只BCD码计数器级联构成最大计数值为999的计数电路，该计数电路在与门G
数字电路笔试汇总 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同 步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電 路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性-- 因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用 非同步電路設計。 异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻 辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存 器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路 共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、什么是Setup 和Holdup时间？（汉王笔试） 解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信 号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下 一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不 变的时间。如果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不 变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现
第一章数字逻辑基础 第一节重点与难点 一、重点： 1.数制 2.编码 (1) 二—十进制码（BCD码） 在这种编码中，用四位二进制数表示十进制数中的0~9十个数码。常用的编码有8421BCD码、5421BCD码和余3码。 8421BCD码是由四位二进制数0000到1111十六种组合中前十种组合，即0000~1001来代表十进制数0~9十个数码，每位二进制码具有固定的权值8、4、2、1，称有权码。 余3码是由8421BCD码加3（0011）得来，是一种无权码。 (2)格雷码 格雷码是一种常见的无权码。这种码的特点是相邻的两个码组之间仅有一位不同，因而其可靠性较高，广泛应用于计数和数字系统的输入、输出等场合。 3.逻辑代数基础 (1)逻辑代数的基本公式与基本规则 逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。 逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。 (2)逻辑问题的描述 逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用。 (3)图形法化简逻辑函数 图形法比较适合于具有三、四变量的逻辑函数的简化。 二、难点： 1.给定逻辑函数，将逻辑函数化为最简 用代数法化简逻辑函数，要求熟练掌握逻辑代数的基本公式和规则，熟练运用四个基本方法—并项法、消项法、消元法及配项法对逻辑函数进行化简。 用图形法化简逻辑函数时，一定要注意卡诺图的循环邻接的特点，画包围圈时应把每个包围圈尽可能画大。 2.卡诺图的灵活应用 卡诺图除用于简化函数外，还可以用来检验化简结果是否最简、判断函数间的关系、求函数的反函数和逻辑运算等。 3.电路的设计 在工程实际中，往往给出逻辑命题，如何正确分析命题，设计出逻辑电路呢？通常的步骤如下：
第十章 数-模和模-数转换 一、本章知识点 权电阻、倒T 形D/A 转换器的原理 双极型D/A 转换应用电路分析。(题9.3) D/A 转换器V O 的计算,考虑线性误差后V O 的实际范围 A/D 转换的步骤; A/D 转换的分辨率(基本概念) 采样定理的内容和物理含义 并联比较型、计数型、逐次比较型、双积分型A/D 转换器转换速度的比较 计数型、逐次比较型A/D 转换器转换时间的计算 二、例题 （一）概念题 1．对于n 位的权电阻网络D/A 转换器，当求和运算放大器的反馈电阻为 2R 时，输出电压的 公式为V 0= 。 2．对于倒T 型电阻网络D/A 转换器，其电阻网络中只有 两种阻值的电阻。 3．一个4位D/A 转换器，满量程电压为10V ，其线性误差为± 2 1LSB ，当输入为1100时， 其输出电压实际值的范围为 。 4．一个8位D/A 转换器，V REF =10V ，其线性误差为±1LSB ，当输入为10001000时，其输出电压实际值的范围为 ;其中(10001000)B =( )10 。 5．设有一被测量温度的变化范围为10 0C ～800 0C ，要求分辨率为1 0C ，则应选用的A/D 转换器的分辨率至少为 位。 6．某8位输出的逐次比较型 A/D 转换器，若它使用的时钟频率为100KHz ，则该A/D 转换 器完成一次A/D 转换所需要的时间为 。 7．A/D 转换的过程可分为取样、保持、 及编码四步。 8．采样定理f s ≥2f imax 中的f imax 是指 。 9．计数式A/D 转换器中，若输出的数字信号为12位，时钟信号频率为4MHz ，则完成一次转换的最长时间是 ms ？如果希望最大转换时间小于100us ，那么时钟信号的频率应选用 HZ ？ 10．一个8位D/A 转换器，若最小分辨电压VLSB=20mV ，当输入代码为10010111时，输出电压为 V ？该转换器的分辨率是
第三章组合逻辑电路 第一节重点与难点 一、重点： 1.组合电路的基本概念 组合电路的信号特点、电路结构特点以及逻辑功能特点。 2.组合电路的分析与设计 组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。 组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。如果选用小规模集成电路SSI，设计方法比较规范且容易理解，用SSI设计是读者应掌握的最基本设计方法。由于设计电路由门电路组成，所以使用门的数量较多，集成度低。 若用中规模集成电路MSI进行设计，没有固定的规则，方法较灵活。 无论是用SSI或MSI设计电路，关键是将实际的设计要求转换为一个逻辑问题，即将文字描述的要求变成一个逻辑函数表达式。 3.常用中规模集成电路的应用 常用中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等，重要的是理解外部引脚功能，能在电路设计时灵活应用。 4.竞争冒险现象 竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。 二、难点：
无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题，得到明确的真值表，这一步既是重点又是难点。总结解决这一难点的方法如下： （1）分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。 （2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。 （3）再根据设计问题的因果关系以及变量定义，列出真值表。 2.常用组合电路模块的灵活应用 同样的设计要求，用MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。读者可在下面的例题和习题中体会。 3.硬件描述语言VHDL的应用 VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。 三、考核题型与考核重点 1.概念与简答 题型1为填空、判断和选择； 题型2为叙述基本概念与特点。 建议分配的分数为3～6分。 2.综合分析与设计 题型1为根据已知电路分析逻辑功能； 题型2为根据给定的逻辑问题，设计出满足要求的逻辑电路。 建议分配的分数为6～12分。 第二节思考题题解
TTL电路及输入A、B、C波形如图所示，写出其输出逻辑表达式，并画输出丫的波形图电路及输入、、波形如图所示，写出输出逻辑表达式，并画出输出丫的波形图。 ---- s H L Y A B C 答案： 解：骗出迸辑表达式匕Y = A^B-C = ABC 输出波 B ------------------ C ---------------------- TTL电路及输入A、B波形如图所示，写出其输出逻辑表达式，并画输出& & >1 r 答案:丫的波形图。 C
解：输出逻辑表达式=Y = + = + C 输出波形图；+ A B C Y 如图所示电路是边沿 D 触发器，要求：（1）写出触发器的次态逻辑表达式； （2）给出CP 和A 的波形如下，画出触发 器的状态波形。设触发器初始状态为 0。 答案: 駆动方程：D = A 次态逻辑表达式’ = 融发器状态波骸（餌丄有效2 译码器74LS138和与非门构成的逻辑电路如图所示。请写出最简的输出逻辑表达式。 答案 : TOYI 囊岳爲 T5TO T7 毘一
解：输出逻辑表达式：F 二乔石?脊石* 化简；a y 二叮歼?热月二托+此+為+岭 =2方F+丄丽+屈C+HEC 二 BC C A ^A ）-^-AC （豆+月）二託*）0 同步十六进制计数器 74LS161构成电路如下图所示。要求：画出电路的状态转换图，说明该电路的逻辑功能。 答案： 解：1 ?电路的状态转换圈狀 Q^QiQiQ^ 0000 T0001 T OQIO T0011 T 0100 — 0101 t 0110 T J noo looo ^OIH （:在状态为1100时?￡D = 0P 置数为00（W ） 2.电路的逻辑功旨上是；十三进制加袪计数器卩 分析如图所示电路，要求：（1）写出输出 Y 的逻辑表达式；（2）由逻辑表达式列写真值表； （3）说明电路功 能。 答案 : Q3 QI QQ CO CTp 74LS151 I D CP D3 D2 DI DD CF 一 E I}
第七章 时序逻辑电路 1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。 图P7.1 解： （1）写出各级的W.Z 。 D 1=21Q Q ，D 2=Q 1，Z=Q 2CP ( 2 ) 列分析表 ( 3 ) 状态转换表 （4 图7.A1 本电路是同步模3计数器。 2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。若电路的初始状态为Q2Q1 = 00，试画出Q2Q1的波形图（设触发器的下降沿触发）。 Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1 Q 2 Q 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1 CP 表P7.1 X Q 2 Q 1 0 1 00 01 10 11 01/1 10/0 10/0 01/1 11/1 10/0 11/0 00/1 CP X Q 1 0 Q 2 0 Z CP Q 1 0 Q 1 0 Z ( b ) Q 2 Q 1 /Z ( a ) 01/0 11/1 10/1 00/0
解：由状态转换表作出波形图 3. 试分析图P7.3所示电路，作出状态转换表及状态转换图，并作出输入信号为0110111110相应的输出波形（设起始状态Q 2Q 1 = 00 ）。 ( a ) ( b ) 解：（1）写W.Z 列分析表 J 1 = XQ 2 J 2 = X Z =12Q Q X K 1 = X K 2 =1Q X ( 2 ) 作出状态转换表及状态转换图 X Q 2 Q 1 0 1 00 01 00/1 00/1 10/1 11/1 X Q 2 Q 1 J 2 K 2 J 1 K 1 Q 2n+1 Q 1n+1 Z 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 0 CP X 图P7.3 CP X Q 1 0 Q 1 0 Z 图P7.A2 0 /1 0 /1 0 /1 1/1 1/1 0/1 01 11 00
A 卷 一．选择题（18） 1．以下式子中不正确的是（ C ） a ．1A ＝A b ．A ＋A=A c ． B A B A +=+ d ．1＋A ＝1 2．已知B A B B A Y ++=下列结果中正确的是（ ） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y += 3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA 4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 6． A 7． B 8． A 9． B b ．时序电路必然存在状态循环
c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ） a ．“110” b ．“100” c ．“010” d ．“000” 8、下列描述不正确的是（ ） a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b ．寄存器只能存储小量数据，存储器可存储大量数据。 c ．主从JK 触发器主触发器具有一次翻转性 d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 二．判断题（10分） 1．TTL 门电路在高电平输入时，其输入电流很小，74LS 系列每个输入端的输入电流在40uA 以下（ ） 2．三态门输出为高阻时，其输出线上电压为高电平（ ） 3．超前进位加法器比串行进位加法器速度慢（ ） 4．译码器哪个输出信号有效取决于译码器的地址输入信号（ ） 5．五进制计数器的有效状态为五个（ ） 6． 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ ） 7． 当时序逻辑电路存在无效循环时该电路不能自启动（） 8． RS 触发器、JK 触发器均具有状态翻转功能（ ） 9． D/A 的含义是模数转换（ ） 10．构成一个7进制计数器需要3个触发器（ ） 三．计算题（5分） 如图所示电路在V i ＝和V i ＝5V 时输出电压 V 0分别为多少，三极管分别工作于什么区（放 大区、截止区、饱和区）。 V i 10k 3k GND +5V V 0
数字电路与逻辑设计基础实验 任课教师：陈志坚 实验名称：触发器（实验七） 云南大学信息学院 一、实验目的 ⑴学习触发器逻辑功能的测试方法 ⑵进一步熟悉RS触发器、集成D触发器和JK触发器的逻辑功能及其触发方式二、实验器材 ⑴直流稳压电源、数字逻辑实验箱 ⑵74LS00、74LS74、74LS76 三、实验内容和仿真
1．基本RS触发器 基本RS触发器用与非门74LS00构成，按图7-1接好线。在输入端加上不同的信号，通过发光二极管观察电路输出端的状态。把结果填入自制的表中。 图7-1 基本RS触发器图7-2 D触发器的预置和清零功能 用带预置和清除的双D型触发器74LS74来测试上升沿触发集成D型触发器的逻辑功能。先按图7-2接线，在时钟脉冲的不同电平状态，改变预置端PRE 和清除端CLR的信号，通过发光二极管观察触发器的输出状态。把结果填入自制的表中。然后，按图7-3接线，测试D触发器的逻辑功能。 在D触发器的逻辑功能测试中，先将数据输入端D分别置入“0”或“1”，再用清零端CLR和预置端PRE分别将触发器的输出端清除为“0”或置位为“1”，最后再用单脉冲按钮向触发器的时钟输入端CLK发出脉冲的上升边沿和下降边沿，同时观察电路输出端Q的输出状态，把结果填入表7-1中。 注意：清零和置位之后，清除端CLK和预置端PRE必须置成“1”状态。 图7-3 D触发器逻辑功能测试7-4 JK触发器清除和预置功能的测试
D触发器仿真（1） D触发器仿真（2
1 3．JK触发器 用带预置和清除的双JK触发器74LS76来测试下降沿触发集成JK触发器的逻辑功能。先按图7-4接线，改变预置端PRE和清除端CLR的信号，通过发光二极管观察触发器Q输出端的输出状态。把结果填入自制的表中。然后，按图7-5接线，测试JK触发器的逻辑功能。 图7-5 JK触发器逻辑功能测试
第一章数字电路基础 第一部分基础知识 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 3．一位十六进制数可以用位二进制数来表示。 A.１ B.２ C.４ D. 16 4．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（53.5）10等值的数或代码为。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期 8．与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 9.常用的B C D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 二、判断题（正确打√，错误的打×） 1. 方波的占空比为0.5。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（） 4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（）
数字电路试题及答案 二、单项选择题（本大题共10小题，每小题2分，共20分） １、十六进制数（8F）16对应的十进制数是（ C ） Ａ、141 Ｂ、142 Ｃ、143 Ｄ、144 2、逻辑函数L（A，B，C）=（A+B）（B+C）（A+C）的最简与或表达式为（ D） A、（A+C）B+AC B、 AB+（B+A）C C、 A（B+C）+BC D、 AB+BC+AC 3、与非门输出为低电平时，需满足（ D ） A、只要有一个输入端为低电平 B、只要有一个输入端为高电平 C、所有输入端都是低电平 D、所有输入端都是高电平 4、能够实现“线与”功能的门电路是（ D ） A、与非门Ｂ、或非门 Ｃ、三态输出门Ｄ、集电极开路门 5、由与非门构成的基本ＲＳ触发器，要使Ｑn+1＝Ｑｎ，则输入信号应为（A） Ａ、Ｒ＝Ｓ＝１Ｂ、Ｒ＝Ｓ＝０ Ｃ、Ｒ＝１，Ｓ＝０Ｄ、Ｒ＝０，Ｓ＝１ 6、要使Ｔ触发器Ｑn+1＝Ｑn ,则（B） Ａ、Ｔ＝ＱｎＢ、Ｔ＝０Ｃ、Ｔ＝１Ｄ、Ｔ＝n 7、对于JK触发器，要使Q n+1=Q n，则（B） A、J=K=1 B、J=K=0 C、J=1，K=0 D、J=0，K=1 8、为实现D触发器转换成T触发器，题图所示的虚线框内应是。（ C ） A、与非门 B、异或门 C、同或门 D、或非门 9、十六个数据输入端的数据选择器必有地址输入端的个数为（ D） A、1 B、2 C、3 D、4 10、一个4位二进制计数器的最大模数是（ C ） A、4 B、8 C、16 D、32 三、简答题（本大题共2小题，每小题5分，共10分） 1、数字电路从整体上看可分为几大类？ 答：(1)、按集成度分，有小、中、大、超大、甚大规模；（3分） (2)、按结构工艺分，有TTL、CMOS集成电路。（2分） 2、最简与－或表达式的标准是什么？ 答：（1）、包含的与项最少；（3分） （2）、每个与项中变量的个数最少。（2分） 四、分析计算题（本大题共6小题，每小题10分，共60分） 1、逻辑电路的输入变量A、B和输出函数F的波形如题3-1图所示，试列出真值表，写出逻辑函数F的逻辑表达式，并画逻辑图。
第七章习题 一、选择题 1.集成D/A 转换器DAC0832含有 个寄存器。 A.1 B.2 C.3 D.4 2．一个无符号8位数字量输入的DAC ，其分辨率为 位。 A.1 B.3 C.4 D.8 3．一个无符号10位数字输入的DAC ，其输出电平的级数为 。 A.4 B.10 C.1024 D.210 4．一个无符号4位权电阻DAC ，最低位处的电阻为40K Ω，则最高位处电阻为 。 A.4K Ω B.5K Ω C.10K Ω D.20K Ω 5．4位倒T 型电阻网络DAC 的电阻网络的电阻取值有 种。 A.1 B.2 C.4 D.8 6．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率 f ax Im 的关系是 。 A. f s ≥f ax Im B. f s ≤f ax Im C. f s ≥2f ax Im D. f s ≤2f ax Im 7．将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为 。 A.采样 B.量化 C.保持 D.编码 8．用二进制码表示指定离散电平的过程称为 。 A.采样 B.量化 C.保持 D.编码 9．将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 。 A.采样 B.量化 C.保持 D.编码 10．若某ADC 取量化单位△=81REF V ，并规定对于输入电压I u ，在0≤I u ＜8 1REF V 时，认为输入的模拟电压为0V ，输出的二进制数为000，则 85REF V ≤I u ＜86REF V 时，输出的二进制数为 。 A.001 B.101 C.110 D.111 11．以下四种转换器， 是A/D 转换器且转换速度最高。 A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器 二、判断题（正确打√，错误的打×） 1.D/A 转换器的建立时间是反映转换速度的一个参数。（ ）
第一章绪论练习题 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码 2．以下代码中为恒权码的为。 码 B. 5421BCD码 C. 余三码 D. 格雷码 3．一位十六进制数可以用位二进制数来表示。 A. １ B. ２ C. ４ D. 16 4．十进制数25用8421BCD码表示为。 101 0101 C.100101 、 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（）10等值的数或代码为。 A.(0101 8421BCD B.16 C.2 D.8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期 8．与八进制数8等值的数为： A. 2 B.16 C. )16 D.2 9. 常用的B CD码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 ( 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强11．把B二进制数转换成十进制数为（） A. 150 B. 96 C.82 D. 159 12．将4FBH转换为十进制数( ) A. 0B B. 0B C. 0 D. 13．将数转换为十六进制数为（） B.
C. D. ！ 14．将十进制数130转换为对应的八进制数： B. 82 C. 120 D. 230 15．分别用842lBCD码表示()2为（） B. 98 C. 980 D. 120 二、判断题（正确打√，错误的打×） 1. 方波的占空比为。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） ： 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（） 7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（） 8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。（） 9．十进制数（9）10比十六进制数（9）16小。（） 10．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（） 三、填空题 1.描述脉冲波形的主要参数 有、、、、、、。 2.数字信号的特点是在上和上都是断续变化的，其高电平和低 电平常用和来表示。 3.分析数字电路的主要工具是，数字电路又称作。 4.在数字电路中，常用的计数制除十进制外，还有、 ） 、。 5.常用的BCD码有、、、等。常用的
一、填空题： 1．在计算机内部，只处理二进制数；二制数的数码为1 、0两个；写出从（000） 2依次加 1的所有3位二进制数：000、001、010、011、100、101、110、111 。 2．13=（1101）2；（5A ）16=（1011010）2；（10001100）2=（8C ）16。 完成二进制加法（1011）2+1=（1100）2 3．写出下列公式： =1 ； = B ； =A+B ； =B A +。 4．含用触发器的数字电路属于时序逻辑电路 （组合逻辑电路、时序逻辑电路）。TTL 、CMOS 电路中，工作电压为5V 的是TTL ；要特别注意防静电的是CMOS 。 5．要对256个存贮单元进行编址，则所需的地址线是8 条。 6．输出端一定连接上拉电阻的是OC 门；三态门的输出状态有 1 、0 、高阻 态三种状态。 7．施密特触发器有 2 个稳定状态.，多谐振荡器有 0 个稳定状态。 8．下图是由触发器构成的时序逻辑电路。试问此电路的功能是 移位寄存器 ， 是 同步 时序电路（填同步还是异步），当R D =1时，Q 0Q 1Q 2Q 3= 0000 ，当R D =0，D I =1，当第二个CP 脉冲到来后，Q 0Q 1Q 2Q 3= 0100 。 (图一) 1．和二进制数(111100111.001)等值的十六进制数是( B ) A ．(747.2)16 B ．(1E7.2)16 C ．(3D7.1) 16 D ．(F31.2) 16 2．和逻辑式B A C B AC ++相等的式子是( A ) R CP
A．AC+B B． BC C．B D．BC A 3．32位输入的二进制编码器，其输出端有( D )位。 A. 256 B. 128 C. 4 D. 5 4．n位触发器构成的扭环形计数器,其无关状态数为个( B ) A．2n-n B．2n-2n C．2n D．2n-1 5．4个边沿JK触发器,可以存储( A )位二进制数 A．4 B．8 C．16 6．三极管作为开关时工作区域是( D ) A．饱和区+放大区B．击穿区+截止区 C．放大区+击穿区D．饱和区+截止区 7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A．基本RS触发器B．同步RS触发器C．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ） A．定时B．计数C．整形 1．八进制数 (34.2 ) 8 的等值二进制数为11100.01 ；十进制数 98 的8421BCD 码为10011000 。 2．试写出下列图中各门电路的输出分别是什么状态（高电平、低电平）？（其中（A）（B）为TTL门电路，而（C）为CMOS门电路） （A）（B）（C） Y 1= 02 Y 2 = 1 Y 3 = 1 3．一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。 4．单稳态触发器有一个稳定状态和一个暂稳状态。施密特触发器有两个稳定状态、有两个不同的触发电平，具有回差特性。多谐振荡器没有
第十章数字电路基础 【本章逻辑结构】 【本章重点内容】 1．数制及转换相关知识 2．基本门电路及功能 3．逻辑函数的公式化简法。 【本章考试要点】 第一节数字电路概述 1．数字电路的特点： （1）电路结构简单，稳定可靠。 （2）信号传输采用高低电平二值信号，抗干扰能力强。 （3）可完成数值运算和逻辑运算，双称逻辑电路。 （4）数字电路的元器件处于开关状态，功耗小。 2．脉冲信号 （1）持续时间极短的电压或电流信号叫脉冲信号。 （2）常见的脉冲波形有：矩形波、锯齿波、尖脉冲、阶梯波等。 （3）脉冲的主要参数有：脉冲幅值Vm、脉冲上升时间tr、脉冲下降时间tf、脉冲宽度tw、脉冲周期T。 3．数字信号 （1）由1和0来表示脉冲的出现和消失，一串脉冲就表示为一串1和0组成的数码，这种信号称为数字信号。 （2）正逻辑：1代表高电平，0代表低电平。 （3）负逻辑：1代表低电平，0代表高电平。 第二节RC电路的应用 1．RC微分电路 （1）微分电路能将矩形波转换成尖顶波，为触发器、计数器、开关电路提供触发信号。 （2）RC电路成为微分电路的条件：电路时间常数应远远大于输入脉冲宽度（至少
1/5），即τ=RC ，τ《w t 通常τ＜1/5w t 时可以认为满足条件。 1. RC 积分电路 （1） 积分电路可以把矩形波转换成三角波，常用来作为数字电路中的定时元件，电视机 中用来从复合同步信号中取出场同步信号。 （2） RC 电路成为积分电路的条件：电路时间常数应远远大于输入脉冲宽度（至少3倍）， 即τ=RC ，τ《w t 通常τ＜1/5w t 时可以认为满足条件。 第三节 数制及码制 1． 数制 （1） 数制是计数的一种体制，常有的有十时制，而数字电路中常采用二进制（数码 有0、1）、八进制（数码有0～7）、十六进制（数码有0～1、A 、B 、C 、D 、E 、F ）。 （2） 二进制数、十六进制数转换成十进制数的方法：乘权相加法。 例：（1101.1）2=1×23+1×22+0+21+1×20+1×2-1 =(13.5)10 (3AE)16=3×162+10×101+14×160 =(942)10 (3)十进制数转换成二进制数的方法:除以2取余倒记法(先得到的余数作为最低位。) 例（19）10=（10011）2 （3） 二进制数和十六进制数的互化：任意四位二进制数都和一位十六进制数唯一相 对。（11010110101.1100101）2=(0110 1011 0101.1100 1010)=(6B5.CA)16 (7E6)16=(0111 1110 0110)2 第四节 逻辑门电路基础 1． 基本逻辑门 (1) 与逻辑门
第一章习题解答[题1.1]」【解】 (1) () 2=(97) 16 =(151) 10 (2)() = 16 ) 6(D=(109)10 (3)( 0. ) 2=(0.5F) 16 =(0.) 10 (4)(11. 001) 2=(3. 2) 16 =（3.125） 10 [题1. 2]将下列十六进制数化为等值的二进制数和等值的十进制数。 【解】 (1) (8C) 16=() 2 =(140) 10 (2) (3D．BE) 16= (.) 2 =(61. ) 10 (3)(8F．FF) 16=(.) 2 =( 143.) 10 (4)(10.00) 16=(10000.) 2 = (16. ) 10 [题1. 3][解] (17) 10=(10001) 2 =(11) 16 (127) 10 =() 2 =(7F) 16 (0.39) 10=(0.0110) 2 =(0.6) 16 (25.7) 10 =(11001.1011) 2 =(19.B) 16 [题1. 4] [解] (1) (+1011) 2 的原码和补码都是01011(最高位的0是符号位)。 (2) (+00110) 2 的原码和补码都是(最高位的0是符号位)。 (3) (-1101) 2 的原码是11101(最高位的1是符号位)，补码是10011 (4) (-) 2 的原码是(最高位的1是符号位)，补码是 [题1. 5] [解] (1)首先找出真值表中所有使函数值等于1的那些输人变量组合。 然后写出一组变量组合对应的一个乘积项，取值为1的在乘积项中写
为原变量，取值为0的在乘积项中写为反变量。最后，将这些乘积项相加，就得到所求的逻辑函数式。 (2)将输人变量取值的所有状态组合逐一代入逻辑函数式，求出相 应的函数值。然后把输入变量取值与函数值对应地列成表，就得到了函数的真值表。 (3)将逻辑图中每个逻辑图形符号所代表的逻辑运算式按信号传输方 向逐级写出，即可得到所求的逻辑函数式。 (4)用逻辑图形符号代替函数式中的所有逻辑运算符号，就可得到由 逻辑图形符号连接成的逻辑图了。 [题1. 6] [解] 表Pl. 6( a)对应的逻辑函数式为 表P1.6(b)对应的逻辑函数式为 [题1. 7] [解]
《数字逻辑分析与设计》模拟试题 一、 单项选择题 1. 只有在时钟的下降沿时刻，输入信号才能被接收，该种触发器是（ ）。 A. 高电平触发器 B.下降沿触发器 C. 低电平触发器 D. 上升沿触发器 2. 下列电路中，属于时序逻辑电路的是( ) A. 编码器 B. 译码器 C. 数值比较器 D. 计数器 3. 若将一个TTL 与非门（设输入端为A 、B ）当作反相器使用，则A 、B 端应如何连接（ ） A. A 、B 两端并联使用 B. A 或B 中有一个接低电平0 C. 不能实现 4. 在二进制译码器中，若输入有5位二进制代码，则输出有（ ）个信号。 A. 32 B. 16 C. 8 D. 4 5. 同步RS 触发器的“同步”时指( ) A. RS 两个信号同步 B. Qn+1与S 同步 C. Qn+1与R 同步 D. Qn+1与CP 同步 6. 不是最小项ABCD 逻辑相邻的最小项是( ) A. A BCD B. A B CD C. A B C D D. AB C D 7. 与A B C ++相等的为（ ） A. A B C ?? B. A B C ?? C. A B C ++ 8. 测得某逻辑门输入A 、B 和输出F 的波形如图1所示，则F(A ，B)的表达式是（ ） A. F=AB B. F=A+B C.B A F ⊕= D.B A F = 图1
9. 某逻辑函数的真值表见表1，则F 的逻辑表达式是（ ）。 A. AC AB F += B. C B AB F += C. AC B A F += D. AC B A F += 10. 要实现n n Q Q =+1，JK 触发器的J 、K 取值应为（ ）。 A J=K=0 B J=K=1 C J=0 K=1 11. 可以用来实现并/串转换和串/并转换的器件是( ) A. 计数器 B. 全加器 C. 移位寄存器 D. 存储器 12. 下列触发器中没有计数功能的是（ ） A. RS 触发器 B. T 触发器 C. JK 触发器 D. Tˊ触发器 13. 某逻辑电路输入A 、B 和输出Y 的波形如图2所示，则此电路实现的逻辑功能是（ ） A. 与非 B. 或非 C. 异或 D. 异或非 图2 14. 若两个逻辑函数相等，则它们必然相同的是（ ） A. 真值表 B. 逻辑表达式 C. 逻辑图 D. 电路图 15. 能将输入信号转变成二进制代码的电路称为（ ） A. 译码器 B. 编码器 C. 数据选择器 D. 数据分配器 二、 填空题
第七章可编程逻辑器件PLD 第一节基本内容 一、基本知识点 （一）可编程逻辑器件PLD基本结构 可编程逻辑器件PLD是70年代发展起来的新型逻辑器件，相继出现了只读存储器ROM、可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL 和可擦写编程逻辑器件EPLD等多个品种，它们的组成和工作原理基本相似。PLD的基本结构由与阵列和或阵列构成。与阵列用来产生有关与项，或阵列把所有与项构成“与或”形式的逻辑函数。在数字电路中，任何组合逻辑函数均可表示为与或表达式，因而用“与门－或门”两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而PLD的“与或”结构对实现数字电路具有普遍意义。 在PLD中，输入电路中为了适应各种输入情况，每一个输入信号都配有一缓冲电路，使其具有足够的驱动能力，同时产生原变量和反变量输出，为与门阵列提供互补信号输入。输出电路的输出方式有多种，可以由或阵列直接输出，构成组合方式输出，也可以通过寄存器输出，构成时序方式输出。输出既可以是低电平有效，也可以是高电平有效；既可以直接接外部电路，也可以反馈到输入与阵列，由此可见PLD的输出电路根据不同的可编程逻辑器件有所不同。 （二）可编程逻辑器件分类 1.按编程部位分类 PLD有着大致相同的基本结构，根据与阵列和或阵列是否可编程，分为三种基本类型：（1）与阵列固定，或阵列可编程 （2）与或阵列均可编程 （3）与阵列可编程，或阵列固定 归纳上述PLD的结构特点，列于表7-1。 表7-1 各种PLD的结构特点 2.按编程方式分类 （1）掩膜编程 （2）熔丝与反熔丝编程 （3）紫外线擦除、电可编程 （4）电擦除、电可编程 （5）在系统编程（Isp） （三）高密度可编程逻辑器件HDPLD 243
第6章数字电路基础 教学重点 1.理解模拟信号与数字信号的区别。 2.掌握基本逻辑门、复合逻辑门的逻辑功能和电路图形符号，会使用真值表。 3.了解TTL、CMOS门电路的型号、引脚功能，会测试其逻辑功能。 4.了解集成门电路的外形与封装，能合理使用集成门电路。 5.会进行二进制数、十进制数和十六进制数之间的相互转换。 6.了解8421BCD码的表示形式。 7.会用逻辑代数基本公式化简逻辑函数，了解其在工程应用中的实际意义。教学难点 1．集成门电路的合理使用。 2．二进制数、十进制数和十六进制数之间的相互转换。 3．用逻辑代数基本公式化简逻辑函数。 学时分配
6.1逻辑门电路 电信号可分为两大类：一类是模拟信号，另一类是数字信号，如图所示。 （a ） （b ） 在数字电路中，通常用电位的高、低去控制门电路，输入与输出信号只有两种状态：高电平状态和低电平状态。 规定用1表示高电平，用0表示低电平，称为正逻辑，反之为负逻辑。 6.1.1基本逻辑门电路 数字电路中往往用输入信号表示“条件”，用输出信号表示“结果”，而条件与结果之间的因果关系称为逻辑关系，能实现某种逻辑关系的数字电子电路称为逻辑门电路。 基本的逻辑关系有：与逻辑、或逻辑、非逻辑，与之相应的基本逻辑门电路有与门、或门、非门。 做一做：与逻辑、或逻辑和非逻辑 1．与门电路 （1）与逻辑关系 当一件事情的几个条件全部具备之后，这件事情才能发生，否则不发生。这样的因果关系称为与逻辑关系，也称为逻辑乘。 （2）与逻辑关系的表示 用逻辑函数表达式表示 Y =A ·B 或Y =AB 用真值表表示（将全部可能的输入组合及其对应的输出值用表格表示称之为真值表）
三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 1、Y=A+B 2、用卡诺图法化简为最简或与式Y= + C +A D， 约束条件：A C + A CD+AB=0 2、用卡诺图圈0的方法可得：Y=（+D）（A+ ）（+ ） 四、分析下列电路。（每题6分，共12分） 1、写出如图4所示电路的真值表及最简逻辑表达式。 图4 1、该电路为三变量判一致电路，当三个变量都相同时输出为1，否则输出为0。 2、写出如图5所示电路的最简逻辑表达式。
2、 B =1，Y = A ， B =0 Y 呈高阻态。 五、判断如图6所示电路的逻辑功能。若已知u B =-20V，设二极管为理想二极管，试根据u A 输入波形，画出u 0 的输出波形（8分） t 图6 五、u 0 = u A · u B ,输出波形u 0 如图10所示: 图10 六、用如图7所示的8选1数据选择器CT74LS151实现下列函数。（8分） Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14)
图7 答： 七、用4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器，要求画出接线图和全状态转换图。（CT74LS161如图8所示，其LD端为同步置数端，CR为异步复位端）。（10分） 图8 七、接线如图12所示： 图12 全状态转换图如图13 所示： （a ）
（b ） 图13 八、电路如图9所示，试写出电路的激励方程，状态转移方程，求出Z 1 、Z 2 、Z 3 的输出逻辑表达式，并画出在CP脉冲作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形。 （设Q 0 、Q 1 的初态为0。）（12分） 八、，，波形如图14所示： 三、将下列函数化简为最简与或表达式（本题10分） 1. （代数法） 2、F 2 （A,B,C,D）=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13)（卡诺图法） 三、1. 2.