高速DSP的PCB抗干扰设计技术
高速系统中，噪声干扰的产生是第一影响因素，高频电路还会产生辐射和冲突，而较快的边缘速率则会产生振铃、反射和串扰。如果不考虑高速信号布局布线的特殊性，设计出的电路板将不能正常工作。因此PCB板的设计成功是DSPs电路设计过程中非常关键的一个环节。
1 传输线效应
1.1信号完整性
信号完整性主要有反射、振铃、地弹和串扰等现象。PCB板上的走线可等效为图1所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25D.／R-4）。55DJft，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗zo。
如果传输线和接收端的阻抗不匹配，这就会引起信号的反射和振荡。
布线的几何形状，不正确的线端接，经过连接器的传输及电源平面的不连续等因素的变化均会导致反射。过冲和下冲是信号在电平上升沿和下降沿变化时产生的，会在瞬间产生高于或低于平稳电平的毛刺，容易损坏器件。信号的振铃和环绕振荡分别是由线上不恰当的电感和电容所应起的。振铃可以通过适当的端接予以减小。
当电路中有大的电流涌动时会引起地弹，若有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面间的寄生电感和电阻就会引发电源噪声。串扰是两条信号线之间的耦合问题，信号线之间的互感和互容导致了线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。
1.2 解决办法
要解决常见的问题需要采取的一些措施：
电源层对电流方向不限制，返回线可沿着最小阻抗即与信号线最接近的路径走。这就可能使电流回路最小，而这将是高速系统首选的方法。但是电源层不排除线路杂波，不注意电源分布路径，所有系统均会产生噪声造成错误。因此需要特殊的滤波器，由旁路电容实现。一般一个l虾到lOp.F的电容放在板上电源输入端，而0.01p.F至U0.1心的电容放在板上每个有源器件的电源、地的管脚之间。旁路电容的作用就像滤波器，大电容（10aF）放在电源输入端，滤除板外产生的低频（60Hz）噪声，板上有源器件产生的噪声在100MHz或更高的频率下会产生谐波，放在每个芯片之间的旁路电容通常比放在板上电源输入端的电容小得多。
根据经验，如果设计中模数混合，将PCB分区为模拟和数字部分，模拟器件放在模拟部分，数字器件放在数字部分，A／D转换器跨区放置。模拟信号和数字信号在各自区内布线，保证数字信号返回电流不会流入到模拟信号的地上。
旁路和去耦是防止能量从一个回路转移到另外一个回路，电源层、底线层、元器件和内部电源连接3个回路区域需要重视。尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线>电源线>信号线，通常信号线宽为：O.2～O.3mm，最细宽度可达0.05"-''0.07mm，电源线为1.2"-''2.5 n''Lrfl。用大面积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。为每个集成电路芯片配置一个0.01心的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每4～10个芯片配置一个l～10心钽电解电容器，这种器件的高频阻抗特别小，在500kI-Iz～20MHz范围内阻抗小于lQ，而且漏电流很小（O.5LlA以下）。去耦滤波电容器必须紧靠集成电路安装，力求最短的电容器引线和最小的瞬态电流回路面积，特别是高频旁路电容不能带引线。
对于当系统工作在50MHz时，将产生传输线效应和信号的完整性问题，采取传统措施可以达到比较满意的效果；而当系统时钟达到120MHz时，就需要考虑使用高速电路设计知识，否则基于传统方法设计的PCB将无法正常工作。因此，高速PCB电路设计已经成为电子系统设计师必须掌握的设计技术。
2 PCB高速信号电路设计技术
2.1 高速信号布线
高速信号布线采用多层板既是布线所必须的，也是降低干扰的有效手段。要合理的选择层数来降低印制板尺寸，充分利用中间层来设置屏蔽，实现就近接地，能有效降低寄生电感，缩短信号传输长度，降低信号间的交叉干扰等等，所有这些对高速电路的可靠性工作有利。有资料显示，248第八届全国抗辐射电子学与电磁脉冲学术交流会论文集同种材料时，四层板要比双面板的噪声低20dB。引线弯折越少越好，最好采用全直线，需要转折，可用45度折线或圆弧转折，可以减小高速信号对外的发射和相互间的耦合，减少信号的辐射和反射。
高速电路器件管脚间的引线越短越好。引线越长，带来的分布电感和分布电容值越大，会导致高速电路系统发生反射、振荡等。高速电路器件管脚间的引线层间交替越少越好，就是元件连接过程中所用的过孔越少越好。据测，一个过孔可带来约0.5pF的分布电容，导致电路的延时明显增加。高速电路布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可以在平行信号线的反面布置大面积的“地”来减少干扰。在相邻的两个层，走线的方向务必取为相互垂直。
对特别重要的信号线或局部单元实施地线包围的措施。可在如时钟信号、高速
模拟信号等这些不易受到干扰的信号走线的同时在外围加上保护的地线，将要保护的信号线夹在中间。各类信号走线不能形成环路，地线也不能形成电流环路。如果产生环路布线电路，将在系统中产生很大的干扰。采用菊*链布线能有效的避免布线时形成环路。应该在每个集成电路块的附近设置一个或几个高频去耦电容。模拟地线、数字地线等接往公共地线时要用高频扼流环节。某些高速信号线应特殊处理：差分信号要求在同一层上且尽可能的靠近平行走线，差分信号线之间不允许插入任何信号，并要求等长。
高速信号布线应尽量避免分枝或形成树桩（Stub）。高频信号线走在表层容易产生较大的电磁辐射，将高频信号线布线在电源和地线之间，通过电源和底层对电磁波的吸收，所产生的辐射将减少很多。
2.2 高速时钟信号布线
时钟电路在数字电路中占有重要地位。C64xDSP是C6000平台的最新成员，它具有足够高的处理速度。C64xDSP的高速时钟可达到1.1GHz，为早期C62xDSP 的lO倍。所以在未来的DSP现代电子系统应用设计中对时钟布线要求会越来越高。高速时钟信号线优先级最高，一般在布线时，需要优先考虑系统的主时钟信号线。高速时钟信号线信号频率高，要求走线尽量地短，保证信号的失真度最小。
高频时钟，对噪声干扰特别敏感。需要对高频时钟信号线进行保护和屏蔽，将干扰降到最小。
高频时钟（20MHz以上的时钟，或上升沿少于5ns的时钟）必须有地线护送，时钟的线宽至少10rail，护送地线的线宽至少20mil。高频信号线的保护地线两端必须由过孔与地层良好接触，且每5em左右要打过孔与地层相连；地线护送与数据线基本等长，推荐手工拉线；时钟发送侧必须串接一个22～220Q左右的阻尼电阻。高速时钟信号走线设计尽量设计在同一层上，高速时钟信号线周围尽量没有其他的干扰源和走线。高频时钟连线建议采用星型连接或采用点对点连接，采用T型连接要保证等臂长，尽量减少过孑L数量，在晶振或时钟芯片下需敷铜防止干扰。避免由这些线带来的信号噪声所产生的干扰。
在高速信号布线和高速时钟信号布线时，都要求走线时少打过孑L、少分枝，以免造成树桩，产生信号的反射和串绕。过孔和树桩（Stub）在高速PCB中的影响，不仅反映在对信号的影响，同时也导致导线的阻抗发生变化。而过孔和树桩对阻抗的影响，往往是设计者容易忽略的问题。
要选择合理尺寸的过孔大小。比如对4层到10层的PCB设计来说，常见的选择为10mil／20mil（钻孔／焊盘）或16mil／30mil的过孔较好，对于一些高密度的小尺寸的PCB，也可以使用8mil／18mil的过孔。对电源或地线的过孔可以考虑用较大尺寸，以减少阻抗。电源和地的管脚要就近放置过孔，过孔和管脚之间的引线越短越好，同时，电源和地的引线要尽可能粗，以减少阻抗。
最新的高密度系统级芯片采用BGA或COB封装，管脚间距日益减小。球间距已
低至O.6mm，并且还会继续降低，导致封装器件信号线不可能采用传统的布线工具来引出。目前有两种方法可249第八届全国抗辐射电子学与电磁脉冲学术交流会论文集以解决这个问题：（1）通过球下面的过孔将信号线从下层引出；（2）采用极细布线和自由角度布线在球栅阵列中找出一条引线通道。对这种BGA或COB封装的高密度器件而言，采用宽度和空间极小的布线方式是惟一可行的，只有这样，才能保证较高的成品率和可靠性，满足高速设计要求。
2.3 BGA封装的焊盘设计
随着器件封装技术的发展，器件的封装相对尺寸越来越小。TMS320C6000系列器件有多达352个引脚，因为BGA脚间距密集，过孔离管脚很近，会产生很大的电感。对高速信号也是有害的，所以在BGA散孔时，尽量采用较小的孔。BGA 的焊盘大小和BGA的脚间距之间有一个对应的关系，但不能大于BGA管脚小球的直径，通常约为它的l／10~l／5。BGA焊盘旁的过孔、焊盘在元件面均需塞孔和覆盖绿油，为了BGA的焊接，周围2era内不能出现其他器件。
3 结论
数字信号处理器是信号处理的核心，而随着高频器件的普及，印制板密度增加，干扰加大，信号质量的提高已提到了设计的首要地位。而高速DSPs的PCB 电路板设计是一个非常复杂的设计过程。在进行高速电路设计时有多个因素需要加以考虑，这些因素又是相互对应。如高速器件布局时位置靠近，虽可以减小延时，但可能产生串扰和显着的热效应；走线时高速信号尽量布线在内层和少打过孔也是一个矛盾。因此在设计中，需要综合考虑各有利因素，做出全面的电路设计。
只有这样才能设计出抗干扰能力强，性能稳定，实时性高的高质量PCB电路板。
电路板怎样进行抗干扰设计? 抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。因此提高系统的抗干扰能力也是该系统设计的一个重要环节。 系统抗干扰设计 抗干扰问题是现代电路设计中一个很重要的环节，它直接反映了整个系统的性能和工作的可靠性。在飞轮储能系统的电力电子控制中，由于其高压和低压控制信号同时并存，而且功率晶体管的瞬时开关也产生很大的电磁干扰，因此提高系统的抗干扰能力也是该系统设计的一个重要环节。 形成干扰的主要原因有如下几点： 1）干扰源，是指产生干扰的元件、设备或信号，用数字语言描述是指du／dt、di／dt大的地方。干扰按其来源可分为外部干扰和内部干扰：外部干扰是指那些与仪表的结构无关，由使用条件和外界环境因素决定的干扰，如雷电、交流供电、电机等；内部干扰是由仪表结构布局及生产工艺决定的，如多点接地造成的电位差引起的干扰、寄生振荡引起的干扰、尖峰或振铃噪声引起的干扰等。 2）敏感器件，指容易被干扰的对象，如微控制器、存贮器、A／D转换、弱信号处理电路等。 3）传播路径，是干扰从干扰源到敏感器件传播的媒介，典型的干扰传播路径是通过导线的传导、电磁感应、静电感应和空间的辐射。 抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。 其设计一般遵循下列三个原则： 抑制噪声源，直接消除干扰产生的原因； 切断电磁干扰的传播途径，或者提高传递途径对电磁干扰的衰减作用，以消除噪声源和受扰设备之间的噪声耦合； 加强受扰设备抵抗电磁干扰的能力，降低噪声敏感度。 目前，对系统的采用的抗干扰技术主要有硬件抗干扰技术和软件抗干扰技术。 1）硬件抗干扰技术的设计。飞轮储能系统的逆变电路高达20kHz的载波信号决定了它会产生噪声，这样系统中电力电子装置所产生的噪声和谐波问题就成为主要的干扰，它们会对设备和附近的仪表产生影响，影响的程度与其控制系统和设备的抗干扰能力、接线环境、安装距离及接地方法等因素有关。 转换器产生的PWM信号是以高速通断DC电压来控制输出电压波形的。急剧的上升或下降的输出电压波包含许多高频分量，这些高频分量就是产生噪声的根源。虽然噪声和谐波都对电子设备运行产生不良影响，但是两者还是有区别的：谐波通常是指50次以下的高频分量，频率为2～3kHz；而噪声却为10kHz甚至更高
P C B电路板设计注意 事项
作为一个电子工程师设计电路是一项必备的硬功夫，但是原理设计再完美，如果电路板设计不合理性能将大打折扣，严重时甚至不能正常工作。根据我的经验，我总结出以下一些ＰＣＢ设计中应该注意的地方，希望能对您有所启示。 不管用什么软件，ＰＣＢ设计有个大致的程序，按顺序来会省时省力，因此我将按制作流程来介绍一下。（由于ｐｒｏｔｅｌ界面风格与ｗｉｎｄｏｗｓ视窗接近，操作习惯也相近，且有强大的仿真功能，使用的人比较多，将以此软件作说明。） 原理图设计是前期准备工作，经常见到初学者为了省事直接就去画ＰＣＢ板了，这样将得不偿失，对简单的板子，如果熟练流程，不妨可以跳过。但是对于初学者一定要按流程来，这样一方面可以养成良好的习惯，另一方面对复杂的电路也只有这样才能避免出错。 在画原理图时，层次设计时要注意各个文件最后要连接为一个整体，这同样对以后的工作有重要意义。由于，软件的差别有些软件会出现看似相连实际未连（电气性能上）的情况。如果不用相关检测工具检测，万一出了问题，等板子做好了才发现就晚了。因此一再强调按顺序来做的重要性，希望引起大家的注意。 原理图是根据设计的项目来的，只要电性连接正确没什么好说的。下面我们重点讨论一下具体的制板程序中的问题。 ｌ、制作物理边框 封闭的物理边框对以后的元件布局、走线来说是个基本平台，也对自动布局起着约束作用，否则，从原理图过来的元件会不知所措的。但这里一定要注意精确，否则以后出现安装问题麻烦可就大了。还有就是拐角地方最好用圆弧，一方面可以避免尖角划伤工人，同时又可以减轻应力作用。以前我的一个产品老是在运输过程中有个别机器出现面壳ＰＣＢ板断裂的情况，改用圆弧后就好了。 ２、元件和网络的引入 把元件和网络引人画好的边框中应该很简单，但是这里往往会出问题，一定要细心地按提示的错误逐个解决，不然后面要费更大的力气。这里的问题一般来说有以下一些：元件的封装形式找不到，元件网络问题，有未使用的元件或管脚，对照提示这些问题可以很快搞定的。 ３、元件的布局 元件的布局与走线对产品的寿命、稳定性、电磁兼容都有很大的影响，是应该特别注意的地方。一般来说应该有以下一些原则： ３．ｌ放置顺序 先放置与结构有关的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，这些器件放置好后用软件的ＬＯＣＫ功能将其锁定，使之以后不会被误移动。再放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC等。最后放置小器件。 ３．２注意散热
抗干扰措施的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。 1、抑制干扰源 抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。 抑制干扰源的常用措施如下： （1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。 （2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K到几十K，电容选0.01uF），减小电火花影响。 （3）给电机加滤波电路，注意电容、电感引线要尽量短。 （4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。 （5）布线时避免90度折线，减少高频噪声发射。 （6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能会把可控硅击穿的）。 2、切断干扰传播路径的常用措施 （1）充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠。 （2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。 （3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。此措施可解决许多疑难问题。 （4）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离。 （5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片引脚排列时已考虑此要求。（6）单片机和大功率器件的地线要单独接地，以减小相互干扰。大功率器件尽可能放在电路板边缘。 （7）在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能。
射频电路板抗干扰设计摘要:为保证电路性能,在进行射频电路印制电路板( PCB)设计时应考虑电磁兼容性,这对于减小系统电磁信息辐射具有重要的意义。文中重点讨论按元器件的布局与布线原则来最大限度地实现电路的性能指标,达到抗干扰的设计目的。通过几个实验测试事例,分析了影响印制板抗干扰性能的几个不同因素,说明了印制板制作过程中应采取的实际的解决办法。 引言随着通信技术的发展,无线射频电路技术运用越来越广,其中的射频电路的性能指标直接影响整个产品的质量,射频电路印制电路板( PCB)的抗干扰设计对于减小系统电磁信息辐射具有重要的意义。射频电路PCB的密度越来越高, PCB设计的好坏对抗干扰能力影响很大,同一电路,不同的PCB设计结构,其性能指标会相差很大。电磁干扰信号如果处理不当,可能造成整个电路系统的无法正常工作,因此如何防止和抑制电磁干扰,提高电磁兼容性,就成为设计射频电路PCB时的一个非常重要的课题。 电磁兼容性EMC是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。电子系统所受的电磁干扰不仅来自电场和磁场的辐射,也有线路公共阻抗、导线间耦合和电路结构的影响。在研制设计电路时,希望设计的印制电路板尽可能不易受外界干扰的影响,而且也尽可能小地干扰影响别的电子系统。 设计印制板首要的任务是对电路进行分析,确定关键电路。这就是要识别哪些电路是干扰源,哪些电路是敏感电路,弄清干扰源可能通过什么路径干扰敏感电路。射频电路工作频率高,干扰源主要是通过电磁辐射来干扰敏感电路,因此射频电路PCB板抗干扰设计的目的是减小PCB板的电磁辐射和PCB 板上电路之间的串扰。 1 射频电路板设计 1. 1 元器件的布局 由于SMT一般采用红外炉热流焊来实现元器件的焊接,因而元器件的布局影响到焊点的质量,进而影响到产品的成品率。而对于射频电路PCB设计而言, 电磁兼容性要求每个电路模块尽量不产生电磁辐射,并且具有一定的抗电磁干扰能力,因此元器件的布局也影响到电路本身的干扰及抗干扰能力,直接关系到所设计电路的性能。故在进行射频电路PCB 设计时除了要考虑普通PCB设计时的布局外,主要还须考虑如何减小射频电路中各部分之间的相互干扰、如何减小电路本身对其他电路的干扰以及电路本身的抗干扰能力。 根据经验,射频电路效果的好坏不仅取决于射频电路板本身的性能指标,很大部分还取决于与CPU处理板间的相互影响,因此在进行PCB设计时,合理布局显得尤为重要。布局的总原则是元器件应尽可能同一方向排列,通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;根据经验元器件间最少要有
PCB中常见错误大全！ 跟着小编的脚步一起来看看这些PCB常见错误吧，加深印象，多多巩固，也许你就是下一个PCB设计大咖！ 1、原理图常见错误 1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线； d.而最常见的原因，是没有建立工程文件，这是初学者最容易犯的错误。 2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。
4）当使用自己创建的多部分组成的元件时，千万不要使用annotate. 2、PCB中常见错误 1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin number 为e,b,c, 而pcb中为1，2，3。 2）打印时总是不能打印到一页纸上： a. 创建pcb库时没有在原点； b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符，缩小pcb, 然后移动字符到边界内。 3）DRC报告网络被分成几个部分： 表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。 如果作较复杂得设计，尽量不要使用自动布线。
3、PCB制造过程中常见错误 1）焊盘重叠： a.造成重孔，在钻孔时因为在一处多次钻孔导致断钻及孔的损伤。 b.多层板中,在同一位置既有连接盘,又有隔离盘,板子做出表现为? 隔离,连接错误。2）图形层使用不规范： a.违反常规设计,如元件面设计在Bottom层,焊接面设计在TOP层, 使人造成误解。 b.在各层上有很多设计垃圾,如断线,无用的边框,标注等。 3）字符不合理： a.字符覆盖SMD焊片,给PCB通断检测及元件焊接带来不便。 b.字符太小,造成丝网印刷困难,太大会使字符相互重叠,难以分辨，字体一般>40mil。4）单面焊盘设置孔径：
如何提高电子产品的抗干扰能力和电磁兼容性 常规电磁兼容知识及相关电磁兼容测试方案配置: 1.常用电磁兼容测试项目和测试要点 2.电磁兼容测试项目及设备配置 3.传导，辐射，雷击（SURGE），静电（ESD）,群脉冲（EFT）测试 4.ESD测试（静电放电测试） 5.浪涌抗扰度（surge）实验室配置 6.浪涌的抗干扰测试（SURGE） 7.surge浪涌（冲击）抗扰度测试 8.工频磁场抗扰度试验 9.IEC61000-4-4 EFT脉冲群抗扰度试验的新老标准的不同 10.电子产品的雷击浪涌防护标准及测试 11.脉冲群抗扰度试验的重复性和可比性 12.衰减振荡波抗扰度试验 13.电磁兼容抗干扰测试仪器的校准 14.从脉冲群抗扰度试验的标准草案看试验演变情况 15.IEC61000-4-5（GB/T17626.5）浪涌的抗干扰测试（SURGE） 16.GB/T17626.6（IEC61000-4-6）射频场感应的传导骚扰抗扰度 17.电磁兼容测试项目 18.国内外电磁兼容标准概况与测试手段简介 19.电磁兼容测试项目和测试要点（EMC） 20.GB/T17626.2-2006与GB/T17626.2-1998静电放电标准差异分析报告 21.静电放电抗扰度试验GB/T17626.2 22.电压跌落、短时中断和电压渐变的抗干扰度试验 23.工频磁场抗干扰度试验系统 24.雷击浪涌抗干扰度试验系统配置方案 25.电快速瞬变脉冲群的抗干扰度试验系统 26.静电放电抗干扰试验系统 车载电子电磁兼容性内容如下: 1.车辆零组件电磁兼容试验方法介绍 2.汽车电子电磁兼容测试项目 3.汽车电子干扰模拟器/汽车电子电磁兼容测试系统/汽车干扰模拟系统 4.汽车电子的电磁兼容测试项目及测试设备 5.汽车及车载电子设备电磁兼容EMC测试 6.汽车电子电磁兼容测试－企业实验室射频骚扰测试 7.车辆电气设备的瞬变传导骚扰和抗扰度性能测试 8.汽车电子部件EMI抗扰性测试的各种方法及其优缺点 9.汽车高能量抛负载发生器（汽车电子电磁兼容性检测设备） 10.汽车电压跌落模拟发生器（汽车电子电磁兼容性设备） 11.汽车瞬变脉冲干扰模拟器（汽车电子电磁兼容检测设备）
> 抗干扰设计原则 1.电源线的设计 （1）选择合适的电源 （2）尽量加宽电源线 （3）保证电源线、底线走向和数据传输方向一致 （4）使用抗干扰元器件 （5）电源入口添加去耦电容（10~100uf） 2.[ 3.地线的设计 （1）模拟地和数字地分开 （2）尽量采用单点接地 （3）尽量加宽地线 （4）将敏感电路连接到稳定的接地参考源 （5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开 （6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积 3.. 4.元器件的配置 （1）不要有过长的平行信号线 （2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件（3）元器件应围绕核心器件进行配置，尽量减少引线长度 （4）对pcb板进行分区布局 （5）考虑pcb板在机箱中的位置和方向 （6）缩短高频元器件之间的引线 4.】 5.去耦电容的配置 （1）每10个集成电路要增加一片充放电电容（10uf） （2）引线式电容用于低频，贴片式电容用于高频 （3）每个集成芯片要布置一个的陶瓷电容 （4）对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容 （5）电容之间不要共用过孔 （6）去耦电容引线不能太长 5.— 6.降低噪声和电磁干扰原则 （1）尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合） （2）用串联电阻的方法来降低电路信号边沿的跳变速率 （3）石英晶振外壳要接地 （4）闲置不用的们电路不要悬空 （5）时钟垂直于IO线时干扰小 （6）尽量让时钟周围电动势趋于零
（7）IO驱动电路尽量靠近pcb的边缘 （8）- （9）任何信号不要形成回路 （10）对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略 （11）通常功率线、交流线尽量在和信号线不同的板子上 6.其他设计原则 （1）CMOS的未使用引脚要通过电阻接地或电源 （2）用RC电路来吸收继电器等原件的放电电流 （3）总线上加10k左右上拉电阻有助于抗干扰 （4）采用全译码有更好的抗干扰性 （5）~ （6）元器件不用引脚通过10k电阻接电源 （7）总线尽量短，尽量保持一样长度 （8）两层之间的布线尽量垂直 （9）发热元器件避开敏感元件 （10）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）（11）要有良好的地层线，应当尽量从正面走线，反面用作地层线 （12）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等（13）长线加低通滤波器。走线尽量短截，不得已走的长线应当在合理的位置插入C、RC、或LC低通滤波器。 （14）> （15）除了地线，能用细线的不要用粗线。 7.布线宽度和电流 一般宽度不宜小于（8mil) 在高密度高精度的pcb上，间距和线宽一般(12mil) 当铜箔的厚度在50um左右时，导线宽度1~(60mil) = 2A 公共地一般80mil,对于有微处理器的应用更要注意 8.} 9.电源线尽量短，走直线，最好走树形，不要走环形 9.布局 10.首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。 在确定PCB尺寸后.再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。 在确定特殊元件的位置时要遵守以下原则： (1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 (2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
RF电路的PCB设计技巧 如今PCB的技术主要按电子产品的特性及要求而改变，在近年来电子产品日趋多功能、精巧并符合环保条例。故此，PCB的精密度日高，其软硬板结合应用也将增加。 PCB是信息产业的基础，从计算机、便携式电子设备等，几乎所有的电子电器产品中都有电路板的存在。随着通信技术的发展，手持无线射频电路技术运用越来越广，这些设备(如手机、无线PDA等)的一个最大特点是：第一、几乎囊括了便携式的所有子系统；第二、小型化，而小型化意味着元器件的密度很大，这使得元器件（包括SMD、SMC、裸片等）的相互干扰十分突出。因此，要设计一个完美的射频电路与音频电路的PCB，以防止并抑制电磁干扰从而提高电磁兼容性就成为一个非常重要的课题。 因为同一电路，不同的PCB设计结构，其性能指标会相差很大。尤其是当今手持式产品的音频功能在持续增加，必须给予音频电路PCB布局更加关注.据此本文对手持式产品RF电路与音频电路的PCB的巧妙设计（即包括元件布局、元件布置、布线与接地等技巧）作分析说明。 1、元件布局 先述布局总原则：元器件应尽可能同一方向排列，通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象；由实践所知，元器件间最少要有 0.5mm的间距才能满足元器件的熔锡要求，若PCB板的空间允许，元器件的间距应尽可能宽。对于双面板一般应设计一面为SMD及SMC元件，另一面则为分立元件。 1.1 把PCB划分成数字区和模拟区 任何PCB设计的第一步当然是选择每个元件的PCB摆放位。我们把这一步称为“布板考虑“。仔细的元件布局可以减少信号互连、地线分割、噪音耦合以及占用电路板的面积。 电磁兼容性要求每个电路模块PCB设计时尽量不产生电磁辐射，并且具有一定的抗电磁干扰能力，因此，元器件的布局还直接影响到电路本身的干扰及抗干扰能力，这也直接关系到所设计电路的性能。
射频电路板抗干扰设 计
射频电路板抗干扰设计摘要:为保证电路性能,在进行射频电路印制电路板( PCB)设计时应考虑电磁兼容性,这对于减小系统电磁信息辐射具有重要的意义。文中重点讨论按元器件的布局与布线原则来最大限度地实现电路的性能指标,达到抗干扰的设计目的。通过几个实验测试事例,分析了影响印制板抗干扰性能的几个不同因素,说明了印制板制作过程中应采取的实际的解决办法。 引言随着通信技术的发展,无线射频电路技术运用越来越广,其中的射频电路的性能指标直接影响整个产品的质量,射频电路印制电路板( PCB)的抗干扰设计对于减小系统电磁信息辐射具有重要的意义。射频电路PCB的密度越来越高, PCB设计的好坏对抗干扰能力影响很大,同一电路,不同的PCB设计结构,其性能指标会相差很大。电磁干扰信号如果处理不当,可能造成整个电路系统的无法正常工作,因此如何防止和抑制电磁干扰,提高电磁兼容性,就成为设计射频电路PCB时的一个非常重要的课题。 电磁兼容性EMC是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。电子系统所受的电磁干扰不仅来自电场和磁场的辐射,也有线路公共阻抗、导线间耦合和电路结构的影响。在研制设计电路时,希望设计的印制电路板尽可能不易受外界干扰的影响,而且也尽可能小地干扰影响别的电子系统。 设计印制板首要的任务是对电路进行分析,确定关键电路。这就是要识别哪些电路是干扰源,哪些电路是敏感电路,弄清干扰源可能通过什么路径干扰敏感电路。射频电路工作频率高,干扰源主要是通过电磁辐射来干扰敏感电路,因此射频电路PCB板抗干扰设计的目的是减小PCB板的电磁辐射和PCB 板上电路之间的串扰。 1 射频电路板设计 1. 1 元器件的布局 由于SMT一般采用红外炉热流焊来实现元器件的焊接,因而元器件的布局影响到焊点的质量,进而影响到产品的成品率。而对于射频电路PCB设计而言, 电磁兼容性要求每个电路模块尽量不产生电磁辐射,并且具有一定的抗电磁干扰能力,因此元器件的布局也影响到电路本身的干扰及抗干扰能力,直接关系到所设计电路的性能。故在进行射频电路PCB 设计时除了要考虑普通PCB设计时的布局外,主要还须考虑如何减小射频电路中各部分之间的相互干扰、如何减小电路本身对其他电路的干扰以及电路本身的抗干扰能力。 根据经验,射频电路效果的好坏不仅取决于射频电路板本身的性能指标,很大部分还取决于与CPU处理板间的相互影响,因此在进行PCB设计时,合理布局显得尤为重要。布局的总原则是元器件应尽可能同一方向排列,通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;根据经验元器件间最少要有
0目录 0目录 (2) 1概述 (4) 1.1适用范围 (4) 1.2参考标准或资料 (4) 1.3目的 (5) 2PCB设计任务的受理和计划 (5) 2.1PCB设计任务的受理 (5) 2.2理解设计要求并制定设计计划 (6) 3规范内容 (6) 3.1基本术语定义 (6) 3.2PCB板材要求: (7) 3.3元件库制作要求 (8) 3.3.1原理图元件库管理规范： (8) 3.3.2PCB封装库管理规范 (9) 3.4原理图绘制规范 (11) 3.5PCB设计前的准备 (12) 3.5.1创建网络表 (12) 3.5.2创建PCB板 (13) 3.6布局规范 (13) 3.6.1布局操作的基本原则 (13) 3.6.2热设计要求 (14) 3.6.3基本布局具体要求 (16) 3.7布线要求 (24) 3.7.1布线基本要求 (27) 3.7.2安规要求 (30)
3.8丝印要求 (32) 3.9可测试性要求 (33) 3.10PCB成板要求 (34) 3.10.1成板尺寸、外形要求 (34) 3.10.2固定孔、安装孔、过孔要求 (36) 4PCB存档文件 (37)
1概述 1.1 适用范围 本《规范》适用于设计的所有印制电路板（简称PCB）； 规范之前的相关标准、规范的内容如与本规范的规定相抵触的，以本规范为准。 1.2 参考标准或资料 下列标准包含的条文，通过在本标准中引用而构成本标准的条文。在标准出版时，所示版本均为有效。所有标准都会被修订，使用本标准的各方应探讨，使用下列标准最新版本的可能性: GB/4588.3—88 《印制电路板设计和使用》 Q/DKBA-Y001-1999《印制电路板CAD工艺设计规范》 《PCB工艺设计规范》 IEC60194 <<印制板设计、制造与组装术语与定义>> （Printed Circuit Board design manufacture and assembly-terms and definitions） IPC—A—600F <<印制板的验收条件>> （Acceptably of printed board） IEC60950 安规标准 GB/T 4677.16-1988 印制板一般检验方法
提高变电所自动化系统可靠性的措施 一、概述 变电所综合自动化系统具有功能强、自动化水平高、可节约占地面积、减轻值班员操作及监视的工作量、缩短维修周期以及可实现无人值班等优越性。这已为越来越多的电力部门的专家和技术人员所共识。但一方面，由于它是高技术在变电所的应用，是一种新生事物，很多人对它还不够了解，因此也不放心。特别是目前不少工作在变电所第一线的技术人员与运行人员，对综合自动化系统的技术和系统结构还不了解，对其可靠性问题比较担心。另一方面，变电所综合自动化系统内部各个子系统都为低电平的弱电系统，但它们的工作环境是电磁干扰极其严重的强电场所，在研制综合自动化系统的过程中，如果不充分考虑可靠性问题，没有采取必要的措施，这样的综合自动化系统在强电磁场干扰下，也确实很容易不能正工作，甚至损坏元器件。因此，综合自动化系统的可靠性是个很重要的问题。 可靠性是指综合自动化系统内部各子系统的部件、元器件在规定的条件下、规定的时间内，完成规定功能的能力。不同功能的自动装置有不同的反映其可靠性的指标和术语。例如，保护子系统的可靠性通常是指在严重干扰情况下，不误动、不拒动。远动子系统的可靠性通常以平均无故障间隔时间MTBF来表示。 提高综合自动化系统可靠性的措施涉及的内容和方面较多，本章将从电磁兼容性、抗电磁干扰的措施和自动化系统本身的自纠错和故障自诊断等方面讨论提高变电所综合自动化系统的可靠性措施问题。 二、变电所内的电磁兼容 (一)电磁兼容意义 变电所内高压电器设备的操作、低压交、直流回路内电气设备的操作、雷电引起的浪涌电压、电气设备周围静电场、电磁波辐射和输电线路或设备短路故障所产生的瞬变过程等都会产生电磁干扰。这些电磁干扰进入变电所内的综合自动化系统或其他电子设备，就可能引起自动化系统工作不正常，甚至损坏某些部件或元器件。 电磁兼容的意义是，电气或电子设备或系统能够在规定的电磁环境下不因电磁干扰而降低工作性能，它们本身所发射的电磁能量不影响其他设备或系统的正常工作，从而达到互不干扰，在共同的电磁环境下一起执行各自功能的共存状态。
电磁兼容性（EMC）是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。因此，EMC包括两个方面的要求：一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值；另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性。 编辑摘要 目录 ?1定义 ?2内容 ?3电磁兼容设计... ?4电磁干扰源 ?5电磁干扰传播... ?6电磁兼容的主... ?7提高电磁兼容... ?8EMC设计 ?1电源方面 ?2信号线方面 ?3模拟信号方面 ?4数字信号 ?5电路设计方面 ?9干扰类型 ?10.1防治电磁... ?10问题 ?11.1骚扰源 ?11.2耦合途径 ?11.3敏感设备 ?11术语 ?12电磁兼容 ?13技术标准 ?13.1国外标准 ?13.2国内标准 电磁兼容 - 定义 EMC（ElectromagneticCompatibility）
在国际电工委员会标准IEC对电磁兼容的定义为：系统或设备在所处的电磁环境中能正常工作，同时不会对其他系统和设备造成干扰。 图1 电磁兼容概念图图册 EMC包括EMI（电磁干扰）及EMS（电磁耐受性）两部分，所谓EMI电磁干扰，乃为机器本身在执行应有功能的过程中所产生不利于其它系统的电磁噪声；而EMS乃指机器在执行应有功能的过程中不受周围电磁环境影响的能力。 电磁兼容（electromagneticcompatibility）各种电气或电子设备在电磁环境复杂的共同空间中，以规定的安全系数满足设计要求的正常工作能力。也称电磁兼容性。它的含义包括：①电子系统或设备之间在电磁环境中的相互兼顾；②电子系统或设备在自然界电磁环境中能按照设计要求正常工作。若再扩展到电磁场对生态环境的影响，则又可把电磁兼容学科内容称作环境电磁学。 电磁兼容的研究是随着电子技术逐步向高频、高速、高精度、高可靠性、高灵敏度、高密度（小型化、大规模集成化），大功率、小信号运用、复杂化等方面的需要而逐步发展的。特别是在人造地球卫星、导弹、计算机、通信设备和潜艇中大量采用现代电子技术后，使电磁兼容问题更加突出。 电磁兼容 - 内容 各种运行的电力设备之间以电磁传导、电磁感应和电磁辐射三种方式彼此关联并相互影响，在一定的条件下会对运行的设备和人员造成干扰、影响和危害。 20 世纪80年代兴起的电磁兼容EMC学科以研究和解决这一问题为宗旨，主要是研究和解决干扰的产生、传播、接收、抑制机理及其相应的测量和计量技术，并在此基础上根据技术经济最合理的原则，对产生的干扰水平、抗干扰水平和抑制措施做出明确的规定，使处于同一电磁环境的设备都是兼容的，同时又不向该环境中的任何实体引入不能允许的电磁扰动。 进行电磁兼容（包括电磁干扰和电磁耐受性）的检测与试验的机构有苏州电器科学研究院、航天环境可靠性试验中心、环境可靠性与电磁兼容试验中心等实验室。 内部干扰是指电子设备内部各元部件之间的相互干扰，包括以下几种：
PCB的电磁兼容性设计 印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，PGB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大．因此，在进行PCB设计时．必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的PCB．应遵循以下一般原则： 布局 首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。应留出印制板定位孔及固定支架所占用的位置。根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则： 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。 以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观．而且装焊容易．易于批量生产。位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时．应考虑电路板所受的机械强度。 布线 布线的原则如下： 输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为 0.05mm、宽度为1 ~ 15mm 时．通过2A的电流，温度不会高于3℃，因此．导线宽度为 1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生胀和脱落现?。必须用大面积铜箔时，最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。印刷线路板的布线要注意以下问题：专用零伏线，电源线的走线宽度≥1mm；电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡；要为模拟电路专门提供一根零伏线；为减少线间串扰，必要时可增加印刷线条间距离，在意；
射频电路设计理论与应用答案 【篇一：《射频通信电路设计》习题及解答】 书使用的射频概念所指的频率范围是多少？ 解： 本书采用的射频范围是30mhz~4ghz 1.2列举一些工作在射频范围内的电子系统，根据表1-1判断其工作 波段，并估算相应射频信号的波长。 解： 广播工作在甚高频（vhf）其波长在10~1m等 1.3从成都到上海的距离约为1700km。如果要把50hz的交流电从 成都输送到上海，请问两地交流电的相位差是多少？ 解： 8??f?3?1?0.6???4km 1.4射频通信系统的主要优势是什么？ 解： 1.射频的频率更高，可以利用更宽的频带和更高的信息容量 2.射频电路中电容和电感的尺寸缩小，通信设备的体积进一步减小 3.射频通信可以提供更多的可用频谱，解决频率资源紧张的问题 4.通信信道的间隙增大，减小信道的相互干扰 等等 1.5 gsm和cdma都是移动通信的标准，请写出gsm和cdma的英文全称和中文含意。（提示：可以在互联网上搜索。） 解： gsm是global system for mobile communications的缩写，意 为全球移动通信系统。 cdma英文全称是code division multiple address,意为码分多址。???4???2?k?1020k??0.28333 1.6有一个c=10pf的电容器，引脚的分布电感为l=2nh。请问当频 率f为多少时，电容器 开始呈现感抗。 解： ?wl?f??1.125ghz2 既当f=1.125ghz0阻抗，f继续增大时，电容器呈现感抗。
1.7 一个l=10nf的电容器，引脚的分布电容为c=1pf。请问当频率f 为多少时，电感器开始呈现容抗。 解： 思路同上，当频率f小于1.59 ghz时，电感器呈现感抗。 1.8 1）试证明（1.2）式。2）如果导体横截面为矩形，边长分别为a和b，请给出射频电阻rrf与直流电阻rdc的关系。 解： r??l?s ???l,s对于同一个导体是一个常量 2s??a当直流时，横截面积dc 当交流时，横截面积sac?2?a? 2rdc?a??ac?a?? 661.9已知铜的电导率为?cu ?6.45?10s/m，铝的电导率为?al?4.00?10s/m，金的电导率 6为?au?4.85?10s/m。试分别计算在100mhz和1ghz的频率下，三种材料的趋肤深度。 解： 趋肤深度?定义为： 在100mhz时： cu为2 mm al 为 2.539mm au为 2.306mm 在1ghz时： cu为0.633 mm al 为 0.803mm au为 0.729mm 1.10某个元件的引脚直径为d=0.5mm，长度为l=25mm，材料为铜。请计算其直流电阻rdc和在1000mhz频率下的射频电阻rrf。解： r?s 它的射频电阻 adllrrf?rdc????22?4???? d2???d????0?r?4??10?1?????????7zdf?l?0.123???d? 1.11个电阻的标示分别为：“203”、“102”和“220r”。请问三个电阻的阻值分别是多少？（提示：可以在互联网上查找贴片元件标示的规则）解：
硬件电路板设计规范(总36 页) -CAL-FENGHAI.-(YICAI)-Company One1 -CAL-本页仅作为文档封面，使用请直接删除
0目录 0目录............................................... 错误!未定义书签。
1概述............................................... 错误!未定义书签。 适用范围............................................ 错误!未定义书签。 参考标准或资料 ...................................... 错误!未定义书签。 目的................................................ 错误!未定义书签。2PCB设计任务的受理和计划............................ 错误!未定义书签。 PCB设计任务的受理................................... 错误!未定义书签。 理解设计要求并制定设计计划 .......................... 错误!未定义书签。3规范内容........................................... 错误!未定义书签。 基本术语定义........................................ 错误!未定义书签。 PCB板材要求: ....................................... 错误!未定义书签。 元件库制作要求 ...................................... 错误!未定义书签。 原理图元件库管理规范：......................... 错误!未定义书签。 PCB封装库管理规范............................. 错误!未定义书签。 原理图绘制规范 ...................................... 错误!未定义书签。 PCB设计前的准备..................................... 错误!未定义书签。 创建网络表..................................... 错误!未定义书签。 创建PCB板..................................... 错误!未定义书签。 布局规范............................................ 错误!未定义书签。 布局操作的基本原则............................. 错误!未定义书签。 热设计要求..................................... 错误!未定义书签。 基本布局具体要求............................... 错误!未定义书签。 布线要求............................................ 错误!未定义书签。 布线基本要求................................... 错误!未定义书签。 安规要求....................................... 错误!未定义书签。 丝印要求............................................ 错误!未定义书签。 可测试性要求........................................ 错误!未定义书签。 PCB成板要求......................................... 错误!未定义书签。
关于自动化装置受干扰及抗干扰措施的分析 摘要：电磁兼容是现代自动化装置抗电磁干扰能力方面非常关注的目标。许多同行专业人士已作了大量的工作，制定了相关的标准和试验方法。在抗电磁干扰方面，也有许多论文发表，大家从理论到实践提出了许多提高产品抗电磁干扰能力的措施。 关键词：自动化装置干扰抗干扰措施分析 电磁兼容是现代自动化装置抗电磁干扰能力方面非常关注的目标。许多同行专业人士已作了大量的工作，制定了相关的标准和试验方法。在抗电磁干扰方面，也有许多论文发表，大家从理论到实践提出了许多提高产品抗电磁干扰能力的措施。 本文先以一台同期装置作为被试产品，对其干扰及抗干扰措施进行分析，随后提出一系列在设计实践中的经验抗干扰措施。干扰源是一个简单的电磁式的中间继电器。 干扰源分析：在上面简单的电路中可能会存在以下三种干扰源。 1、如图（一）中操作电源带有一个电感性负载（即许继中间继电器），当切断电感性负载时，在电感线圈上产生很高的感生电动势，一般在5～10倍电源电压，高达几千伏，我在试验中测得大于1千伏。该高电压使得断开接点击穿，产生火花或电弧，而火花或电弧是一个发射高频噪声的干扰源，该干扰直接串入电源中，形成串模干扰，该干扰是本线路中试验发现最明显的。 火花或电弧熄灭时间很短，又将产生感应电压，所以在不断地“通断”的瞬变过程中电源上串入了很大的高频干扰信号和浪涌电流。而自动装置内部的电子元件尤其IC片都是弱
电工作元器件，该干扰信号和浪涌流对继电器造成逻辑紊乱，以致误动，实际上对继电器内部元器件也具有很大的伤害性。尤其是静态的继电器产品表现更为严重，对于同期继电器，内部回路复杂，电源（稳压管）负载较重，在此重负荷下受干扰就会显得影响很大。 对于这种干扰实际上最有效的办法是在电感负载上并接一个吸收回路即可，但是电感负载是多种不同设备，且有很多是在运行中的产品，这样就自然的把问题踢给了新产品（被试产品）。 在试验中本人启用了图（二）接线的抑制回路，作用是用以抑制高频干扰，试验效果明显。 2、直流电压纹波引起的工频干扰，该种干扰在一般的产品设计中都有措施抑制，在试验中很少发现这种干扰。对于这种干扰，在试验中采用了以下图三的电路，该电路具有消除低频干扰和高频干扰双重作用，但对于电容耐压要求较高。 3、线间串扰，该干扰是因信号线（电源、交流等）靠近和平行放置在一起而引起，虽在电压不高时显示不出来，但在受冲击电压时难免会引起干扰，这就是该干扰最难预测和最难控制的因素之一。这一点要求在布线方面注意干扰。 以上仅是一个简单的电路，旨在只说明干扰存在的普遍性，根据电力系统的运行环境和自动化装置发展的实际情况，现在很多产品在“静电放电干扰、快速瞬变干扰和辐射电磁场干扰”方面实际上都没有很好办法，有些产品对电磁干扰还非常敏感，拒动、误动、死机、改变定值等现象都有发生。因此，自动化装置抗电磁干扰能力的提高，仍然需各位专业人士艰苦努力。以下是根据我在多年的产品设计中，针对“静电放电干扰、快速瞬变干扰和辐射电磁场干扰电磁干扰”采取的一些措施和方法，供大家参考，不当之处请批评指正。 一、抗静电放电干扰