基于EDA技术的正弦信号发生器设计摘要现代eda技术是当今电子设计技术的最新发展方向，具有极大的灵活性和通用性、测试硬件方便快捷、系统开发快速、降低产品成本、技术维护简单、工作稳定性好等特点。本文着重介绍了基于eda技术的正弦信号发生器电路的设计方案、程序设计输入、编译和仿真等操作，比较完整的说明了正弦信号发生器的设计过程、功能和正弦信号发生器电路的设计过程。
关键词电子eda技术；正弦信号发生器设计；文件编译
中图分类号tn702 文献标识码a 文章编号1674-6708（2012）80-0206-01
电子eda技术的主要特点是使用硬件描述语言进行电子电路系统设计操作，具有较高的系统级仿真能力及综合能力。使电子eda 技术得以实现的硬件基础是超大规模可编程逻辑器件，它的设计操作过程具有很大的灵活性和可移植性。进行eda技术开发的quartusii软件是用于开发可编程逻辑器件的常用工具软件，此软件功能强大、操作方便，主要用于实现电路系统的设计输入、电路综合、电路布局布线、时序分析和仿真操作、系统配置操作、时序逼近、系统调试和项目管理等功能。本文中的正弦信号发生器电路就是基于quartusii软件平台设计的。
1 设计方案
信号发生器是数字设备运行过程中不可缺少的一部分，以前的
摘要 本说明书首先介绍了VHDL语言的特点及发展史；接着简要说明了D/A接口（函数发生器）的工作原理及设计思想和设计方案的确定；然后着重解释了使用VHDL语言设计D/A接口（函数发生器）的具体操作步骤及主要流程。为了更加详细的解释清楚主要流程在本课程设计说明书中还附加了相应的图片。最后还附加了实现设计的VHDL源程序。 关键词：VHDL D/A接口设计
绪论 EDA是电子设计自动化(Electronic Design Automation)的缩写。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言 HDL(Hardware Description Language)为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术使设计者的工作仅局限于利用软件的方式来完成对系统硬件功能的实现，可以说EDA技术的产生与发展是电子设计技术的一个巨大进步。EDA技术融合了众多电子设计技术和计算机辅助技术，使得它在现代电子学方面的应用越来越广泛，也成为电子、电气类大学生必须熟练掌握的一种设计工具。 硬件描述性语言HDL是EDA技术的重要组成部分，常见HDL的有VHDL、HDL、ABEL、Verilog、AHDL、SystemC等。其中VHDL、Verilog在现在的EDA 设计中使用的最多，也拥有了几乎所有主流EDA工具的支持，而相对于其他语言VHDL更加完善。VHDL是英文全名是VHSIC(Very High Speed Integrated Circuit) Hardware Description Language,是硬件描述语言的业界标准之一。它作为一个规范语言和建模语言，具有与具体硬件电路无关及设计平台无关的特性，而且还有很强的电路行为描述和建模能力，能从多个层次的数字系统进行建模和描述，从而大大简化了硬件设计的任务，提高了设计效率和可靠性。 D/A转换器的功能是把二进制数字信号转换为与其数值成正比的模拟信号。AD558是并行8位D/A转换芯片，应用CPLD可以完成对AD558的控制。CPLD 与CPLD结合之后可以完成函数发生器的基本功能：波形输出。要实现这种结合就需要应用VHDL语言完成D/A接口的设计。通过合适的VHDL语言可以完成递增斜波、递减斜波、三角波、递增阶梯波的输出。
XXXX大学现代科技学院DSP硬件电路设计基础课程设计 设计名称正弦信号发生器的设计 专业班级 学号 姓名DENG 指导教师XXXX
课程设计任务书 注： 上交（大张图纸不必装订） 2.可根据实际内容需要续表，但应保持原格式不变。 日期：2014-12-10
专业班级 XXXXXXX 学号 姓名 DENG 成绩 设计题目 正弦波信号发生器 设计目的 学会使用CCS(Code Composer Studio)集成开发环境软件，在此集成开发环境下完成工程项目创建，程序编写，编译，链接，调试以及数据的分析。同时完成一个正弦波信号发生器的程序的编写，并在集成开发环境下进行模拟运行，观察结果。 设计内容 编写一个产生正弦波信号的程序，在CCS 软件下进行模拟运行，观察输出结果。 设计原理 正弦波信号发生器已被广泛地应用于通信、仪器仪表和工业控制等领域的信号处理系统中。通常有两种方法可以产生正弦波，分别为查表法和泰勒级数展开法。查表法是通过查表的方式来实现正弦波，主要用于对精度要求不很高的场合。泰勒级数展开法是根据泰勒展开式进行计算来实现正弦信号，它能精确地计算出一个角度的正弦和余弦值，且只需要较小的存储空间。本次课程设计只要使用泰勒级数展开法来实现正弦波信号。 1. 产生正弦波的算法 在高等数学中，正弦函数和余弦函数可以展开成泰勒级数，其表达式为 若要计算一个角度x 的正弦和余弦值，可取泰勒级数的前5项进行近似计算。 ……………………………………装………………………………………订…………………………………………线………………………………………
由上述两个式子可以推导出递推公式，即 sin(nx)=2cos(x)sin[(n-1)x]-sin[(n-2)x] cos(nx)=2cos(x)sin[(n-1)x]-cos[(n-2)x] 由递推公式可以看出，在计算正弦和余弦值时，不仅需要已知cos(x)，而且还需要sin[(n-1)x]、sin[(n-2)x]和cos[(n-2)x]。 2. 正弦波的实现 ⑴计算一个角度的正弦值 利用泰勒级数的展开式，可计算一个角度x的正弦值，并采用子程序的调用方式。在调用前先在数据存储器d_xs单元中存放x的弧度值，计算结果存放在d_sinx单元中。 ⑵计算一个角度的余弦值 利用余弦函数展开的泰勒级数的前五项计算一个角度的余弦值，可采用子程序的调用方式来实现。调用前先将x弧度值放在数据存储器d_xc单元中，计算结果存放在d_cosx单元中。 ⑶正弦波的实现 利用计算一个角度的正弦值和余弦值程序可实现正弦波。其实现步骤如下：第一步：利用sin_start和cos_start 子程序，计算 45°~0°（间隔为 0.5°）的正弦和余弦值； 第二步：利用sin(2x)=2sin(x)cos(x)公式，计算 90°~0°的正弦值（间隔为1°）；第三步：通过复制，获得359°~0°的正弦值； 第四步：将359°~0°的正弦值重复从PA口输出，便可得到正弦波。 在实际应用中，正弦波是通过D/A口输出的。选择每个正弦周期中的样点数、改变每个样点之间的延迟，就能够产生不同频率的波形，也可以利用软件改变波形的幅度以及起始相位。 总体方案设计 1. 总体实现方案 我们知道一个角度为x的正弦和余弦函数，都可以展开为泰勒级数，且其前五项可以看为：
EDA课程设计——函数信号发生器 实验报告 学院（系） 专业、班级 学生姓名 学号 小组其他队员： 指导教师
（1）实验要求 （2）总体设计思路 （3）程序仿真 （4）实验结果 （5）心得体会 一．实验要求 （1）利用VHDL语言设计一个多功能信号发生器，可以产生正弦波，三角波，锯齿波和方波的数字信号。
（2）焊接一个D/A转换器，对输出的数字信号转换成模拟信号并在示波器上产生波形。 （3）在电路板上可以对波形进行选择输出。 （4）在电路板上可以对波形的频率与幅度进行调节。 二．总体设计思路 信号发生器主要由分频，波形数据的产生，四选一多路选择，调幅和D/A转换五个部分组成。 总体框架图如下： （1）分频 分频器是数字电路中最常用的电路之一，在FPGA的设计中也是使用效率非常高的基本设计。实现的分频电路一般有两种方法：一是使用FPGA芯片内部提供的锁相环电路，如ALTERA提供的PLL（Phase Locked Loop），Xilinx提供的DLL（Delay Locked Loop）；二是使用硬件描述语言，如
VHDL、Verilog HDL等。本次我们使用VHDL进行分频器设计，将奇数分频，和偶数分频结合起来，可以实现50%占空比任意正整数的分频。 分频器原理图： 在我们本次试验中的实现即为当按下按键时，频率自动减半。如当输入为100MHZ，输出为50MHZ。 （2）信号的产生。 根据查找资料，我们最终确定了在QUARTUS中波形数据产生的方法，即利用地址信号发生器和LPM_ROM模块。ROM 的地址信号发生器，有七位计数器担任。LPM_ROM底层是FPGA 中的M4K等模块。然后在VHDL顶层程序设计中将两部分调用从而实现信号的发生。ROM中存放不同的初始化MIF文件（存放不同波形的数据）从而产生不同的波形。 信号产生模块：
《EDA技术》设计报告 设计题目正弦信号发生器的设计 院系：信息工程学院 专业：通信工程____ 学号： 姓名：__________
一．设计任务及要求 1.设计任务: 利用实验箱上的D/A 转换器和示波器设计正弦波发生器，可以在示波器上观察到正弦波 2.设计要求: （1） 用VHDL 编写正弦波扫描驱动电路 （2）设计可以产生正弦波信号的电路 （3）连接实验箱上的D/A 转换器和示波器，观察正弦波波形 二．设计方案 （1）设计能存储数据的ROM 模块，将正弦波的正弦信号数据存储在在ROM 中，通过地址发生器读取，将正弦波信号输入八位D/A 转化器，在示波器上观察波形 （2）用VHDL 编写正弦波信号数据，将正弦波信号输入八位D/A 转化器，在示波器上观察波形 三．设计框图 图 1 设计框图 信号发生器主要由以下几个部分构成：计数器用于对数据进行采样，ROM 用于存储待采样的波形幅度数值，TLV5620用于将采集的到正弦波数字量变为模拟量，最后通过示波器进行测量获得的波形。其中，ROM 设置为7根地址线，8个数据位，8位并行输出。TLV5260为串行输入的D/A 转换芯片，因此要把ROM 中并行输出的数据进行并转串。 四．实现步骤 1.定制ROM 计 数 器 7根地址线 8 位 R O M 并转串输出 CLK TLV5620D/A 转换 RST
ROM的数据位选择为8位，数据数选择128个。利用megawizard plug-in manager定制正弦信号数据ROM宏功能块，并将上面的波形数据加载于此ROM中。如图3所示。 图2 ROM存储的数据 图3 调入ROM初始化数据文件并选择在系统读写功能 2.设计顶层
目录 1. 引言 (1) 2. VHDL语言及Quartus II软件介绍 (2) 2.1 VHDL语言 (2) 2.2 Quartus II软件 (2) 3.总体设计思想及流程 (3) 4. 具体程序实现模块 (4) 4.1倍频器模块 (4) 4.2主程序模块 (4) 4.3 波形显示模块 (5) 4.4频率显示模块 (5) 5. 软件仿真 (6) 6. 硬件显示 (7) 7. 总结与体会 (8) 参考文献 (9) 附录 (10) 附录1. 整体系统原理图 (10) 附录2. 主程序 (11)
1. 引言 信号发生器是一种能够产生多种波形，如三角波、方波、锯齿波、正弦波的仪器。信号发生器在电路实验和设备检测以及通信、雷达、导航、宇航等领域有广泛的应用。正因为其在生活中应用的重要性，人们它做了大量的研究，总结出了许多实现方式。可以基于FPGA 、VHDL、单片机、DOS技能、数字电路等多种方法实现。简易信号发生器是信号发生器的一种。可以实现信号发生器的一些基本功能。本次课程设计要求设计的是一种简易信号发生器。 在本设计中要求设计的简易信号发生器是采用VHDL来实现的简易多功能信号发生器。它能产生正弦波,三角波和方波。且对各种波形的要求如下：（1）设计任意信号发生器，使之能够生成正弦波、三角波和方波； （2）电路的外部频率为40MHz，要求信号发生器可产生0-1KHz、 1KHz~10KHz、10KHz~1MHz三档频率的信号； （3）要求具有波形选择和频率选择的功能； （4）在同一频率档内，可实现频率的加减； （5）要求显示波形的同时能够进行频率的调节； （6）要求能够显示波形：A——正弦波；B——三角波；C——方波； （7）要求能够显示频率值； （8）可用示波器进行波形的观测。
目录 摘要 (1) 一、设计要求 (3) 三、系统设计思路 (4) 3.1 波形函数发生装置的选择 (4) 3.2 波形输入输出控制方式的选择 (5) 四、各模块设计及仿真 (6) 4.1函数发生模块 (6) 4.1.1 正弦波模块 (6) 4.1.2 方波模块 (7) 4.1.3 递增锯齿波模块 (9) 4.1.4 递减锯齿波模块 (10) 4.1.5 阶梯波模块 (12) 4.1.6 三角波模块 (13) 4.2调控模块 (15) 4.2.1波形输出控制单元 (15) 4.2.2波形输入控制单元 (16) 4.2.3频率控制单元 (18) 4.2.4幅度控制单元 (20) 4.3 D/A转换器 (21) 4.4 总电路 (24) 五、硬件测试 (25)
5.1编译 (25) 5.2 引脚的锁定 (26) 5.3编程下载 (27) 5.4 硬件验证 (28) 六、课程设计心得体会 (31) 参考文献 (32) 附录 (33) 摘要 本次设计课题为应用VHDL语言及MAX+PLUSII软件提供的原理图输入设计功能，组合电子线路的设计加以完成一个任意波形信号发生器。它具有结构紧凑，性能稳定，设计结构灵活，方便进行多功能组成的特点，经济实用，成本低廉的特点。可产生正弦波、方波、三角波、递增锯齿波、递减锯齿波以及阶梯波，并可使用示波器观察波形。实现了系统信号实时快速测量，也为其广泛应用于实际领域创造了条件。 在实现过程中，将整体功能模块化，分为函数发生模块和调控模块。在调控模块中实现了调频调幅以及对于波形的输入输出控制。对于D/A转化器，本实验选择的是TLC7528，利用简单的8进制计数控制CS和WR端口的同步输出， 实现数模转换的同时，保持相应位的同步实现。 在课程设计中遇到了诸多困难，在用示波器显示波形时，却总是得不到稳定的波形，后来发现在输入控制中，仅需要3位二进制数即能完成简单的8进制计数，自己却习惯性的用了8位，这使得分频现象严重，更改后即得到了了稳定的
课程设计I(论文)说明书 (正弦波信号发生器设计) 2010年1月19日
摘要 正弦波是通过信号发生器，产生正弦信号得到的波形，方波是通过对原信号进行整形得到的波形。 本文主要介绍了基于op07和555芯片的正弦波-方波函数发生器。以op07和555定时器构成正弦波和方波的发生系统。Op07放大器可以用于设计正弦信号，而正弦波可以通过555定时器构成的斯密特触发器整形后产生方波信号。正弦波方波可以通过示波器检验所产生的信号。测量其波形的幅度和频率观察是否达到要求，观察波形是否失真。 关键词：正弦波方波 op07 555定时器
目录 引言 (2) 1 发生器系统设计 (2) 1.1系统设计目标 (2) 1.2 总体设计 (2) 1.3具体参数设计 (4) 2 发生器系统的仿真论证 (4) 3 系统硬件的制作 (4) 4 系统调试 (5) 5 结论 (5) 参考文献 (6) 附录 (7) 1
引言 正弦波和方波是在教学中经常遇到的两种波形。本文简单介绍正弦波和方波产生的一种方式。在这种方式中具体包含信号发生器的设计、系统的论证、硬件的制作，发生器系统的调制。 1、发生器系统的设计 1.1发生器系统的设计目标 设计正弦波和方波发生器，性能指标要求如下： 1）频率范围100Hz-1KHz ； 2）输出电压p p V ->1V ； 3）波形特性：非线性失真~γ<5%。 1.2总体设计 （1）正弦波设计：正弦波振荡电路由基本放大电路、反馈网络、选频网 络组成。
2 图1.1 正弦波振荡电路产生的条件是要满足振幅平衡和相位平衡，即AF=1； φa+φb=±2nπ；A=X。/Xid; F=Xf/X。；正弦波振荡电路必须有基本放大电路， 本设计以op07芯片作为其基本放大电路。 基本放大电路的输出和基本放大电路的负极连接电阻作为反馈网络。反馈网络中 两个反向二极管起到稳压的作用。振荡电路的振荡频率f0是由相位平衡条件决 定的。一个振荡电路只在一个频率下满足相位平衡条件，这要求AF环路中包含 一个具有选频特性的选频网络。f0=1/2πRC。要实现频率可调，在电容C不变的 情况下电阻R可调就可以实现频率f0的变化。 （2）方波设计：方波可以把正弦波通过斯密特触发器整形后产生。基于555定时器接成的斯密特触发器。 设斯密特触发器输出波形为V1，V2且V1>V2。 输入正弦波v1从0逐渐升高的过程：v1<1/3Vcc时，输出v0=V1； 当1/3Vcc EDA课程设计简易信号发生器的设计实现 小组成员：XXXXXX XXXXX 专业：XXXXX 学院：机电与信息工程学院指导老师：XXXXXX 完成日期：XX年XX月XX日 目录 引言 (3) 一、课程设计内容及要求 (3) 1、设计内容 (3) 2、设计要求 (3) 二、设计方案及原理 (3) 1、设计原理 (3) 2、设计方案 (4) （1）设计思想 (4) （2）设计方案 (4) 3、系统设计 (5) （1）正弦波产生模块 (5) （2）三角波产生模块 (6) （3）锯齿波产生模块 (6) （4）方波产生模块 (6) （5）波形选择模块 (6) （6）频率控制模块 (6) （7）幅度控制模块 (6) （8）顶层设计模块 (7) 三、仿真结果分析 (7) 波形仿真结果 (7) 1、正弦波仿真结果 (7) 2、三角波仿真结果 (8) 3、锯齿波仿真结果 (8) 4、方波仿真结果 (8) 5、波形选择仿真结果 (9) 6、频率控制仿真结果 (9) 四、总结与体会 (10) 五、参考文献 (10) 六、附录 (11) 简易信号发生器 引言 信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广范的应用。它能够产生多种波形，如正弦波、三角波、方波、锯齿波等，在电路实验和设备检验中有着十分广范的应用。 本次课程设计采用FPGA来设计多功能信号发生器。 一、课程设计内容及要求 1、设计内容 设计一个多功能简易信号发生器 2、设计要求 （1）完成电路板上DAC的匹配电阻选择、焊接与调试，确保其能够正常工作。 （2）根据直接数字频率合成（DDFS）原理设计正弦信号发生器，频率步进1Hz，最高输出频率不限，在波形不产生失真（从输出1KHz正弦转换为输出最高频率正弦时，幅度衰减不得大于10%）的情况下越高越好。频率字可以由串口设定，也可以由按键控制，数码管上显示频率傎。 （3）可以控制改变输出波形类型，在正弦波、三角波、锯齿波、方波之间切换。 （4）输出波形幅度可调，最小幅度步进为100mV。 二、设计方案及原理 1、设计原理 （1）简易信号发生器原理图如下 学生实验报告 系别电子信息学院课程名称《EDA综合实验》 班级12通信实验名称正弦信号发生器的设计 实验时间 2014年5 月日 学号2012 指导教师王红航 成绩批改时间2014年月日 报告容 一、实验目的和任务 进一步熟悉QuartusII及其LPM_ROM与FPGA硬件资源的使用方法。 二、实验原理介绍 EDA是电子设计自动化，对象是数字电路设计，而证选择、新号发生器的设计却是一个模拟电路设计，因此需要用到D/A转换器。 根据正弦信号发生器的波形，得知该试验的输入为时间，而输出为振幅。如果将正弦波的振幅放在存储单元为64的ROM中，根据ROM的功能得知，ROM中的数据与地址是一一对应的关系，因此设计由时间和振幅的对应关系转换为时间和地址的对应关系。据此，要得到正弦信号，需要设计一个6位二进制计数器。下图为总体设计框图： 在许多实用情况下，必须使用宏功能模块才能使用一些Altera特定期间的硬件功能，例如各类片上存储器、DSP模块等等。这些可以以图形或硬件描述语言模块形式方便调用的宏功能块，使得基于EDA技术的电子设计的效率和可靠性有了很大的提 高。 LPM是参数可设置模块库（Library of Parameterized Modules）的英语缩写。根据实际电路的设计需要，选择LPM库中的适当模块，并为其设定适当的参数，就能满足自己的设计需要，从而在自己的项目中十分方便的调用优秀的电子工程技术人员的硬件设计成果。 LPM功能模块容丰富，每一模块的功能、参数含义、使用方法、硬件描述语言模块参数设置及调用方法都可以在QuartusII中的help中查阅到，方法是选择help→Megafunction/LPM命令。 定制LPM_ROM模块流程： 1、定制初始化数据文件，建立.hex格式文件 （1）打开QuartusII软件，选择“NEW”菜单，在“others”卡片下选择“Hexadecimail（Inter-Format）File”或者“Memory Initialization File”， 如下图所示。 （2）点击图中的OK后，弹出如图所示的图片，改写“Number of words”为64. （3）点击图中OK后，弹出如图所示的图片，按照图的数据讲空白的表格填上 正弦信号发生器设计方案 1 引言 为了精确地输出正弦波、调幅波、调频波、PSK及ASK等信号，并依据直接数字频率合成(Direct Digital FrequencySvnthesizer，简称DDFS)技术及各种调制信号相关原理，设计了一种采用新型DDS器件产生正弦波信号和各种调制信号的设计方法。采用该方法设计的正弦信号发生器已广泛用于工程领域，且具有系统结构简单，界面友好等特点。 2 系统总体设计方案 图1给出系统总体设计方框图，它由单片机、现场可编程门阵列(FPGA)及其外围的模拟部分组成。在FPGA的内部数字部分中，利用FPGA内部的总线控制模块实现与键盘扫描、液晶控制等人机交互模块的通信，并在单片机与系统工作总控制模块之间的交互通信中起桥梁作用。系统工作总控制可统一控制各个时序模块；各时序模块用于完成相应的控制功能。在模拟部分中，利用无源低通滤波器及放大电路，使AD9851型DDS模块的输出信号成为正弦波和FM调制信号；再利用调幅电路，使FPGA内部DDS模块产生的信号与AD9851输出的载波信号变为调幅信号，同时在基带码控制下通过PSK/ASK调制电路得到PsK和ASK信号。最后，各路信号选择通道后，经功率放大电路驱动50Ω负载。 3 理论分析与计算 3．1 调幅信号 调幅信号表达式为： 式中：ω0t，ωt分别为调制信号和载波信号的角频率；MA为调制度。 令V(O)=Vocos(ω0t)，V(ω)=MAcos(ωt)，则V(t)=V(O)+V(O)V(ω)。故调幅信号可通过乘法器和加法器得到；通过改变调制信号V(ω)的幅值改变MA，V(ω)的范围为0．1～l V，MA对应为10％~100％。 3．2 调频信号 采用DDS调频法产生调频信号，具体实现方法：通过相位累加器和波形存储器在FPGA内部构成一个DDS模块，用于产生1 kHz的调制信号。其中，波形存储器的数据即为调制信号的幅度值。将这些表示幅度值的数据直接与中心频率对应的控制字相加，即可得到调频信号的瞬时频率控制字，再按调制信号的频率切换这些频率控制字，即可得到与DDS模块输出相对应的调频信号。 3．3 PSK和ASK信号 ASK信号是振幅键控信号，可用一个多路复用器实现。当控制信号为1时，选择载波信号输出；当控制信号为0时，不选择载波信号输出；当控制信号由速率为10 Kb／s的数字脉冲序列给出时，可以产生ASK信号。PSK信号是移相键控信号，这里只产生二相移相键控，即BPSK信号。它的实现方法与ASK基本相同，只是在控制信号为0时，选择与原载波信号倒相的输出信号，该倒相信号可由增益倍数为l的反相放大电路实现。 4 主要功能电路设计 图2给出调幅电路。它采用ADI公司的乘法器AD835实现。该器件内部自带加法器，可直接构成调幅电路。图3给出PSK／ASK电路。它主要由多路复用器和移相器构成。其中，移相器采用Maxim公司的高速运算放大器MAX477所构成的反相放大电路实现，多路复用器采用ADI公司的AD7502。当两条通道选择控制线A1AO为ll时，输出原信号；当A1A0为00时，输出原信号的反相信号；当A1A0为01时，无信号输出。这样只要FPGA按固定速率通过Al和AO两条控制线给出基带序列信号，就能相应输出PSK和ASK信号。 EDA课程设计 题目一：交通灯控制器VHDL的设计 题目二：智能函数发生器 题目三：乐曲硬件演奏电路的VHDL设计 专业：通信工程 班级：通信084班 一、设计题目：交通灯控制器VHDL的设计 二、设计目标 1、设计一个交通信号灯控制器，由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。 2、红、绿、黄发光二极管作信号灯，。 3、主干道处于常允许通行的状态，支干道有车来时才允许通行。主干道亮绿灯时，支干道亮红灯；支干道亮绿灯时，主干道亮红灯。 4、主、支干道均有车时，两者交替允许通行，主干道每次放行45秒，支干道每次放行25秒，设立45秒、25秒计时、显示电路。 5、在每次由绿灯亮到红灯亮的转换过程中，要亮5秒黄灯作为过渡，使行驶中的车辆有时间停到禁行线外，设立5秒计时、显示电路。 三、设计原理 主系统由三个模块组成，jtd.vhd为顶层文件，其内部包含三个功能模块模块：信号灯主控模块（moore.vhd）、减法计数器模块（jishu.vhd）、译码器模块（led7s.vhd）。 1、选择1HZ时钟脉冲作为系统时钟。 2、45秒、25秒、5秒定时信号用倒计时，计时起始信号由主控电路给出，每当计满所需时间，即向主控电路输出“时间到”信号，转换信号灯状态，由主控电路启、闭三色信号灯 显示结果：十字路口的交通灯控制信号由主控电路给出，能显示十字路口东西、南北两个方向的红、黄、绿灯的指示状态。用两组红、黄、绿三种颜色的灯分别作为东西、南北两个方向的红、黄、绿灯，变化规律为：东西绿灯亮，南北红灯亮→东西黄灯亮，南北红灯亮→东西红灯亮、南北绿灯亮→东西红灯亮，南北黄灯亮→东西绿灯亮，南北红灯亮….，这样依次循环。 东西方向是主干道车道，南北方向是支干道车道，要求两条交叉道路上的车辆交替运行，主干道每次通行时间都设为45秒，支干道每次通行时间都设为25秒。 在绿灯转为红灯时，要求黄灯先亮5秒钟，才能变换运行车道。要求交通灯控制器有复位功能，在复位信号使能的情况下能够实现交通灯的自动复位，并且要求所有交通灯的状态变化，包括复位信号引起的均发生时钟脉冲的上升沿处。 ★项目2：数字信号源 项目简述：设计制作一个正弦信号发生器。 （1）正弦波输出频率范围：1kHz～10MHz； （2）具有频率设置功能，频率步进：100Hz； （3）输出信号频率稳定度：优于10-2； （4）输出电压幅度：1V到5V这间； （5）失真度：用示波器观察时无明显失真。 （6）输出电压幅度：在频率范围内 50负载电阻上正弦信号输出电压的峰-峰值V opp=6V±1V； （7）产生模拟幅度调制(AM)信号：在1MHz~10MHz范围内调制度m a可在30%～100%之间程控调节，步进量50%，正弦调制信号频率为1kHz，调制信号自行产生； （8）产生模拟频率调制(FM)信号：在100kHz~10MHz频率范围内产生20kHz最大频偏，正弦调制信号频率为1kHz，调制信号自行产生； （9）产生二进制PSK、ASK信号：在100kHz固定频率载波进行二进制键控，二进制基带序列码速率固定为10kbps，二进制基带序列信号自行产生； 开发时间：2007 开发人数：1 运行环境：windows xp、Quartus II 相关内容：（还未整体综合） 下面是调幅原理图： 下面是调频原理图： Location P IN_28 Option Value VCC clk INPUT Location P IN_2Location P IN_4Location P IN_6Location P IN_8Location P IN_12Location P IN_14Location P IN_16Location P IN_18 Option Value VCC p0[7..0] INPUT LocationP IN_44 Option...V alue...VCC CSKF[2..0] INPUT Location P IN_20Location P IN_23Location P IN_42 Option Value VCC CSKC[2..0] INPUT Location P IN_180 Option Value daclk OUTPUT Location P IN_175Location P IN_176Location P IN_173Location P IN_174Location P IN_169Location P IN_170Location P IN_167Location P IN_168Location P IN_165Location P IN_166 Option Value qout[9..0] OUTPUT NOT inst23 GND address[11..0]clock q[9..0] sin_rom0 inst2 data[7..0]cskc[2..0]cskf[2..0]oen kc[23..0]kf[23..0] xsj1 inst A B A+B dataa[23..0] datab[23..0] result[23..0]lpm_add_sub0 inst15 A B A+B dataa[23..0] datab[23..0] result[23..0]lpm_add_sub0 inst16 DFF data[23..0]clock q[23..0] lpm_dff0 inst10 A B A+B dataa[23..0] datab[23..0] result[23..0]lpm_add_sub0 inst17 GND DFF data[23..0]clock q[23..0] lpm_dff0 inst9 address[11..0]clock q[9..0] sin_rom0 inst3 GND QQ[23..0] qa[23..0] QQ[23..12] qd[23..0] qb[23..0] qa[14..5] q a [23..15] q a [4..0]qu[23..12] qd[23..0] qb[23..0] qu[23..0] 下面是正弦信号发生器设计原理图： L o c a t i o n P I N _28O p t i o n V a l u e V C C c l k I N P U T L o c a t i o n P I N _2L o c a t i o n P I N _4L o c a t i o n P I N _6L o c a t i o n P I N _12L o c a t i o n P I N _14L o c a t i o n P I N _16L o c a t i o n P I N _18L o c a t i o n P I N _8 O p t i o n V a l u e V C C p 0[7..0] I N P U T C C P U T V C C I N P U T V C C I N P U T L o c a t i o n P I N _180 O p t i o n V a l u e d a c l k O U T P U T L o c a t i o n P I N _166L o c a t i o n P I N _165L o c a t i o n P I N _168L o c a t i o n P I N _167L o c a t i o n P I N _170L o c a t i o n P I N _169L o c a t i o n P I N _174L o c a t i o n P I N _173L o c a t i o n P I N _176L o c a t i o n P I N _175 O p t i o n V a l u e q o u t [9..0] O U T P U T G N D N O T i n s t 24 a d d r e s s [11..0]c l o c k q [9..0] s i n _r o m 0 i n s t 2 O C T A L L A T C H E S D [8..1]G O E N Q [8..1] 74373b n s t 6 G N D A B A + B d a t a a [47..0] d a t a b [47..0]r e s u l t [47..0]l p m _a d d _s u b 1 i n s t 3 D F F d a t a [47..0]c l o c k q [47..0] l p m _d f f 0 i n s t 8 d a t a [7..0]c s k c [5..0]o e n k c [47..0]x s j 1 i n s t 3:8 D E C O D E R A B G 1C G 2A N G 2B N Y 0N Y 1N Y 2N Y 3N Y 4N Y 5N Y 6N Y 7N 74138 n s t 5O C T A L L A T C H E S D [8..1]G O E N Q [8..1]74373b i n s t 10U n s i g n e d m u l t i p l i c a t i o n d a t a a [9..0]d a t a b [15..0] r e s u l t [25..0] l p m _m u l t 0 i n s t 16N O T i n s t 17 N O T i n s t 18 N O T i n s t 19 N O T i n s t 20 N O T i n s t 22 N O T i n s t 23 N O T i n s t 25N O T i n s t 26 c s [5..0] q q [47..0] q a [7..0]c s 7 q a [15..8] c s 6 c s 0 c s 1 c s 2 c s 3 c s 6 c s 7 c s 5 c s 4 q q [31..20] q a [15..0]q o u t [9..0] q o u [9..0] 实验三：PWM信号发生器的设计 1．实验目的 （1）熟悉Quartus Ⅱ/ISE Suite/ispLEVER软件的基本使用方法。 （2）熟悉GW48-CK或其他EDA实验开发系统的基本使用方法。 （3）学习VHDL程序中数据对象、数据类型、顺序语句和并行语句的综合使用。 2.实验内容 设计并调试好一个脉宽数控调制信号发生器，此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成的，它的输出信号的高/低电平脉宽可分别由两组8位预置数进行控制。 用GW48-CK或其他EDA实验开发系统（事先应选定拟采用的实验芯片的型号）进行硬件验证。 3．实验要求 （1）画出系统的原理图，说明系统中各主要组成部分的功能。 （2）编写各个VHDL源程序。 （3）根据系统的功能，选好测试用例，画出测试输入信号波形或编号测试程序。 （4）根据选用的EDA实验开发装置编好用于硬件验证的管脚锁定表格或文件。 （5）记录系统仿真、逻辑综合及硬件验证结果。 （6）记录实验过程中出现的问题及解决办法。 4.实验条件 （1）开发条件：Quartus Ⅱ 8.0。 （2）实验设备：GW48-CK实验开发系统。 （3）拟用芯片：EP3C55F484C8N。 5.实验设计 1）系统原理图 本信号发生器电路PWM的设计分为两个层次，其中底层电路包括两个完全相同的可自加载加法计数器LCNT8组成的，它的输出信号的高/低电平脉宽可分别由两组8位预置数进行控制。 加法计数器LCNT8，再由这两个模块按照图3.1所示的原理图构成顶层电路PWM。 LCNT8 图3.1 LCNT8电路原理图 图 3.1 PWM电路原理图 2）VHDL程序 信号发生器PWM的底层和顶层电路均采用VHDL文本输入，有关VHDL程序如下。LCNT8的VHDL源程序： --LCNT8.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ---USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY LCNT8 IS PORT(CLK,LD:IN STD_LOGIC; D:IN INTEGER RANGE 0 TO 255; CAO:OUT STD_LOGIC); END ENTITY LCNT8; ARCHITECTURE ART OF LCNT8 IS SIGNAL COUNT:INTEGER RANGE 0 TO 255; BEGIN PROCESS(CLK) IS BEGIN IF CLK'EVENT AND CLK='1'THEN IF LD='1' THEN COUNT<=D; ELSE COUNT<=COUNT +1; END IF; END IF; END PROCESS; PROCESS(COUNT) IS BEGIN IF COUNT=255 THEN CAO<='1'; ELSE CAO<='0'; END IF; END PROCESS; 实验八正弦信号发生器的设计 一、实验目的 1、学习用VHDL设计波形发生器和扫频信号发生器。 2、掌握FPGA对D/A的接口和控制技术，学会LPM_ROM在波形发生器设计中的实用方法。 二、实验仪器 PC机、EDA实验箱一台 Quartus II 6.0软件 三、实验原理 如实验图所示，完整的波形发生器由4部分组成： ? FPGA中的波形发生器控制电路，它通过外来控制信号和高速时钟信号，向波形数据ROM 发出地址信号，输出波形的频率由发出的地址信号的速度决定；当以固定频率扫描输出地址时，模拟输出波形是固定频率，而当以周期性时变方式扫描输出地址时，则模拟输出波形为扫频信号。 ?波形数据ROM中存有发生器的波形数据，如正弦波或三角波数据。当接受来自FPGA的地址信号后，将从数据线输出相应的波形数据，地址变化得越快，则输出数据的速度越快，从而使D/A输出的模拟信号的变化速度越快。波形数据ROM可以由多种方式实现，如在FPGA外面外接普通ROM；由逻辑方式在FPGA中实现（如例6）；或由FPGA中的EAB模块担当，如利用LPM_ROM实现。相比之下，第1种方式的容量最大，但速度最慢；，第2种方式容量最小，但速度最最快；第3种方式则兼顾了两方面的因素； ? D/A转换器负责将ROM输出的数据转换成模拟信号，经滤波电路后输出。输出波形的频率上限与D/A器件的转换速度有重要关系，本例采用DAC0832器件。 DAC0832是8位D/A转换器，转换周期为1μs，其引脚信号以及与FPGA目标器件典型的接口方式如附图2-7所示。其参考电压与＋5V工作电压相接（实用电路应接精密基准电压）。DAC0832的引脚功能简述如下： ?ILE（PIN 19）：数据锁存允许信号，高电平有效，系统板上已直接连在＋5V上。 ?WR1、WR2（PIN 2、18）：写信号1、2，低电平有效。 ?XFER(PIN 17)：数据传送控制信号，低电平有效。 毕业设计（论文） 开题报告 题目正弦信号发生器的 FPGA设计 专业光信息科学与技术 班级光信072 学生周力强 指导教师杨秀芳 2011 年 一、毕业设计(论文)课题来源、类型 本课题是在长期研究可编程逻辑技术及数字逻辑原理基础上提出的，通过对于FPGA及VHDL硬件描述语言的了解与研究，以及对于开发软件Quartus Ⅱ的掌握，所进行的正弦信号发生器的设计。 课题来源：自选课题。 课题类型：系统设计。 二、选题的目的及意义 信号发生器是各种测试和实验过程中不可缺少的工具，在通信、测量、雷达、控制、教学等领域应用十分广泛。不论是在生产、科研还是在数学上，信号发生器都是电子工程师信号仿真实验的最佳工具，而且，信号发生器的设计方法多，设计技术也越来越先进。随着我国经济和科技的发展，对相应的测试仪器和测试手段提出了更高的要求，信号发生器已成为测试仪器中至关重要的一类，因此开发信号发生器具有重大意义。本课题的目的是研究正弦信号发生器的设计方法，设计出具有调频、调幅功能的正弦信号发生器。本文是以现场可编程门阵列（FPGA）作为硬件基础，先将所需要产生的正弦信号波形的一个周期的若干个采样点的二进制信息存储在波形存储器（ROM）中，再通过硬件电路依次从波形存储器中读取出来。经数模转换以及滤波后得到正弦信号的波形。 三、本课题在国内外的研究状况及发展趋势 正弦信号主要用于测量电路和系统的频率特性、非线性失真、增益及灵敏度等。按频率覆盖范围分为低频信号发生器、高频信号发生器和微波信号发生器；按输出电平可调节范围和稳定度分为简易信号发生器（即信号源）、标准信号发生器（输出功率能准确地衰减到-100分贝毫瓦以下）和功率信号发生器（输出功率达数十毫瓦以上）；按频率改 EDA 设计报告 设计题目函数信号发生器 姓名叶建军 班级06电子科学与技术1班学号20065713 任课教师吴小所 日期2009年6月2 3日 一、引言 随着基于CPLD的EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机等领域的重要性日益突出。作为一个学电子信息专业的学生，我们必须不断地去了解更多的新产品信息，这就更加要求我们对EDA有个全面的认识。信号发生器在我们的日常中有很重要的应用，用VHDL语言去实现设计将会使我们对本学科知识可以更好地掌握。 本设计是一个基于VHDL的采用自顶向下设计方法实现的信号发生器，该设计方法具有外围电路简单，程序修改灵活和调试容易等特点，并通过计算机仿真和实验证明了设计的正确性。 二、题目分析 要求设计一个函数发生器，该函数发生器能够产生递增斜波、递减斜波、方波、三角波、正弦波、及阶梯波，并且可以通过选择开关选择相应的波形输出；系统具有复位的功能；通过按键确定输出的波形及确定是否输出波形。FPGA是整个系统的核心，构成系统控制器，波形数据生成器，加法器，运算/译码等功能。 通过以上分析设计要求完成的功能，确定函数发生器可由递增斜波产生模块、递减斜波产生模块、三角波产生模块、阶梯波产生模块、正弦波产生模块、方波产生模块和输出波形选择模块组成，以及按键复位控制和时钟输入。由此可确定系统的总体原理框图为： 三、方案选择 1、波形函数发生方案对比选择 波形函数发生是本设计的最重要的部分，实现函数发生的途径也有很多，因此必须选择一种易于实现且精度高的方案，以此来提高本设计的实用性。 方案一：通过单片机控制D/A，输出三种波形。此方案输出的波形不够稳定，抗干扰能力弱，不易调节，而且达不到题目要求的六种波形。 方案二：使用传统的锁相频率合成方法。通过芯片IC145152，压控振荡器搭接的锁相环电路输出稳定性极好的正弦波，再利用过零比较器转换成方波，积简易信号发生器的设计实现
EDA实验-正弦信号发生器的设计说明
正弦信号发生器设计
EDA交通灯控制器+函数信号发生器+乐曲演奏电路
制作一个正弦信号发生器的设计
湖南工业大学EDA实验报告之PWM信号发生器的设计
EDA实验 正弦波信号发生器设计
开题报告模版-正弦信号发生器的设计
eda设计的信号发生器
相关主题
文本预览