数字逻辑电路第二版刘常澍 习题解答
第1次： 1-14：（3）、（4）；1-15：（3）、（4）；1-18：（1）； 1-22：（3）；1-23：（2） 1-14 将下列带符号数分别表示成原码、反码和补码形式。 (3) (?1111111)2 (4) ， (?0000001)2 ； 解： (3) (?1111111)2 =()原= ()反= ()补
(4) (?0000001)2 =()原= ()反= ()补
1-15 将下列反码和补码形式的二进制数变成带符号的十进制数
补
； 补
解： (3) 补=(-128) 10 (4) 补=(-27) 10 1-18列出下述问题的真值表，并写出逻辑式。
（1）有A 、B 、C 三个输入信号，如果三个输入信号均为0或其中一个为1时，输出信号Y =1，其余情况下，输出Y =0。
式：C B A C B A C B A C B A Y +++=
逻辑函数的反函数（3）C A D C BC D A Y ?+=)( 逻辑函数的对偶式（2）D BC B A D B A BC Y ?++++=)(
第2次：1-21（5）（8）
法将下列函数化简为最简与-或式。
（8） 次：第1章：（3）、31（3） 1-26用K 图化简法将下列逻辑函数化
为最简与-或式
（
4
）
∏=)12,11,10,8,5,4,3,2,1,0(),,,(M D C B A Y
1-28 用K 图化简法将下列逻辑函数化为最简与-或-非式
（4）∏=)151412108765420()(,,,,,,,,,,M D ,C ,B ,A Y 1-27 用K 图化简法将下列逻辑函数化为最简或-与式
（3）∑=11,14),6,8,9,10,(0,1,2,3,4)(m D ,C ,B ,A Y （4）∏=)151413111098632()(,,,,,,,,,M D ,C ,B ,A Y 用K 图将下列具有约束条件的逻辑函数化为1-30 最
简“与-或”逻辑
式。
(3)
∑∑+=)15,14,13,12,11,10()9,8,5,3,1,0(),,,(d m D C B A Y
ABC
BC A ABC AB BC A C B A AB BC A C AB AB BC A C AB AB
BC A C AB Y =+=+++=?+?=?++=?++=)())(()(ABC ACD ABC CD B A ACD BC ACD B A BC AD C B A BC AD C B A B A AB BC AD C B A C B A B A Y +=+++=+?+=+??+=+??++=++?+=0)()()
()()
()()
)((
解： (3)D B D C C B Y ++=
1-31 用K 图完成下列函数运算 (3))()(C B A BC A C B A C AB BC A C B A C A Y +++⊕++=
解：设BC A C B A C A M ++=，C B A BC A C B A C AB N +++=，则N M Y ⊕=
第4
次：第2章：2-12、2-13、2-18、2-19 2-12 设开
关闭合为1，断开为0，灯亮为1，灯灭为0，用逻辑式表示题图P2-12所示开关电
路的逻辑关系，并用
逻辑符号画出逻辑图。
解：（a ）C AB Y +=1 （b ）C B A Y )(1+= （c ） CD AB Y +=1
逻辑图如题解图
P2-12所示。 2-13 根据输入信号波形，画出题图P2-13所示各电路
的输出波形。
解：AB Y =1， B A Y +=2， B A Y ⊕=3， B A B A Y +==4 ，输出波形图如下。
2-18 写出题图P2-18各电路的逻辑表达式，并对应图题图P2-18（d ）输入波形画出各输出波形。
解：(a)
C AB Y +=1；
(b) ???===)
1(0)0(2
C C AB Y ； (c) ???==⊕=)
0()1(3
C Z C B A Y 。 对应输入波形各输出波形如题解图P2-18所示。
2-19 现有四2输入与非门CC4011和四2输入或非门CC4001各一块，题图P2-19是它们的封装引脚示意图。试问实现Y 1=ABCD 和Y 2=A +B +C +D 。
解： CD AB ABCD Y +==1， )()(2D C B A D C B A Y +?+=+++=
连线图如下图所示。
第5次：第3章：3-15、3-16
3-15 试分析题图P3-15所示电路的逻辑功能。
解：C B A ABC C B A ABC Y +=?= 当ABC 为全0或全1时，Y 为1。 3-16 逻辑电路如题图P3-16所示，试分析其逻辑功能。
解：
该电路实质是一个三输入
与门
第6次作业： 第3章3-21（3）、（4）；3-22（2）、（3）
3-21 试画出用“与非”门和反相器实现下列逻辑函数的逻辑图。
题图P2-12
题解图P2-12
题图P2-18
题解图P2-18
题图P2-19
题图P3-15
题图P3-16
ABC
C B A ABC C C B A C B A AB C C B A B C B A C B A A C C B A B C B A A C B A C B A C C B A B C B A A C B A C B A Y =++=+++++=++++++++=+++++++++++=++++++++++++++=)())(())()(())()()((
(3) BC A C B A C AB Y ++=
解：所给原式非号下的与-或式是原函数的反函数，原函数（不带非号）和反函数的最小项编
号是错开的，根据反函数即可直接写出原函数的
最小项式，进而化简逻辑式为与-或式，用两次取非法变换为与非-与非式，再用与非门实现，如题解图P3-21(c)。
(4) )(BC B A B A BC A Y +++=
解：先变换逻辑式为与-或式，用两次取非法变换为与非-与非式，再用与非门实现，如题解图P3-21(d)。
3-22 试画出用“或非”门和反相器实现下列逻辑函数的逻辑图。
(2) ))()((C B A C B A C A Y +++++= 解： (3)
D B A D C B C AB Y +?+=)(
解：先将逻辑式变换为与-或式，再用K 图将逻辑式变换为或-与式，进而变换为或非-或非式，用或非门实现，如题解图P3-22(c)。
第7次作业： 第3章3-26；
3-27
；
3-30（3）
3-27 试设计一个三输入，三输出的逻辑电路，如题图P3-27所示。当A =1，B =C =0时，红﹑绿灯亮。当B =1，A =C =0时，绿﹑黄灯亮。当C =1，A =B =0时，黄﹑红灯亮。当A =B =C =0 时，三
个灯全亮。其它情况均不亮。
提示：驱动发光二极管（LED ）的输出门应该用集电极开路门，LED 正向导同压降约1V ，正常发光时电流在6~10mA 范围。
解：集电极开路门输出低电平发光二极管亮，按逻辑功能列出真
题解图P3-21(c)
题解图P3-21(d)
题图P3-27
ABC
C B C A B A ABC C B C A B A ABC C B A C B A C B A C B A BC
A C
B A
C AB Y ???=+++=++++=++=C
B C B A C A C B C B A C A Y ++++++=++++=))()(
(
值表如下表所示。由真值表可得逻辑式：
AC B AC B R ?=+=，AB C C AB G ?=+=，BC A BC A Y ?=+=
用开路输出的四二输入与非门CT74LS09和四二输入与非门CT74LS00实现，图如下。 3-30试用八选一数据选择器CT74151实现下列函数
（3）
)1413107630()(3,,,,,,m D ,C ,B ,A F ∑=
解：所用K 图及逻辑图如题解图P3-30(c)所示。逻辑图如解图P3-30(d)所示
第8次作业： 第4章
4-8、4-9、4-11、4-12
4-8 图P3-8是主从RS 触发器的符号。已知初始状态Q =0，输入信号S 和R 的波形，试画出输出端Q 的波
形。
解：输出端Q 的波形画于题图P4-8中。 4-9 图P4-9是主从JK 触发器符号。已知输入信号J 和K 的波形，初始状态Q =0，试画出输出端Q 的波
形。
解：输出端Q 的波形画于题图P4-9中。 4-11 试画出题图P4-11所示D 触发器输出端Q 的电压波形，已知输入信号的波形
如图所示。
解：输出端Q 的波形画于题图P4-11中。 4-12 题图P4-12 给出了集成D 触发器CC4013的逻辑符号和输入信号的电压波形，试画出输出端Q 的波形。
解：输出端Q 的波形画于题图P4-12中。
第
9次作业： 第4章
4-20、4-21
4-13 图P4-21是D 触发器74LS74的符号。已知输入信号波形如图所示，试画出输出端Q 和的电
压波形。
解：输出端Q 的波形画于题图P4-13中。
4-14 图P4-14是JK 触发器74LS76A 的符号。已知其输入信号波形如图所
示，试画出输出端Q 的电压波形。
题解图P3-30(c)
题解图P3-30(d)
题图4-8
题图4-9
题图4-11
题图4-12
题图4-13
解：输出端Q 的波形画于题图P4-14中。
4-15 设图P4-15中各触发器的初始状态皆为0，试画出在CP 信号连续作用下各触发器输出端的电压波形。
解：第一个电路是同步RS 触发器；第二个电路是用同步RS 触发器反馈组成的T '触发器的，存在着空翻现象，即当CP 输入为1时，输出端Q 2输出振荡波形，其周期为组成该触发器逻辑门的3倍平均传输延迟时间（3t pd ）；第三个电路是D 触发器；第四个电路是主从延迟输出型的RS 触发器；第五个电路是用主从延迟输出型RS 触发器反馈组成的T '触发器
的，不存在空翻现象；第六个电路是用主从延迟输出型JK 触发器组成的T '触发器；
第七个电路是用D 触发器组成的T '触发器；第八个电路是用边沿触发型JK
触发器（下降沿触发）组成的
置1电路（即电路状态为1，CP 脉冲的作用不改变Q 8=1的原状态），若电路原状态为0，经过一个CP 脉冲下降沿后Q 8变为1；第九个电路是用边沿触发型JK 触发器（下降沿触发）组成的T '触发器。
各触发器在CP 脉冲作用下，输出波形画于题解图P4-15。
第10次作
业： 第5章5-19
5-19、分析题图P5-19所示电路为几进制计数器，并画出初始状态Q 1Q 0=00的状态
转移图和波形图。
解：根据逻辑图列激励方程和状态转移方程为 J 1=Q 0，K 1=1，10Q J =， K 0=1，
n n
n Q Q Q 0111=+ ， n
n
n Q Q Q 011
=+ 再列出状态转移表如题解表P 5-19。
根据状态表画出状态图和波形图如题解图P5-19。 这是一个三进制计数器。
第
11
次作业： 第5章5-16、5-22
5-16、分析如题图P5-16所示电路，写出电路激励方程，状态转移方程，画出全状态图，并说明该电路是否具有自启动特性
解：根据逻辑图列激励方程和状态转
移方程为
J 2=Q 1Q 0，K 2=Q 0，0211Q Q K J ==，J 0=K 0=1， Q Q Q Q Q Q
n n n n
n 2
0121
2
+=+，
n
n n
n n
n
n Q Q Q Q Q Q Q 10201211+=+，n
n Q Q 010=+。
再列出状态转移表如题解表P5-16。
根据状态表画出
题图4-14
题图P4-15
题解图P4-15
题图P5-19
题解表P 5-19 题解图P5-19
题图P5-16
题解表P5-19
题解表P5-16
Q 2
n
Q 1n Q 0n Q 2n+1Q 1n+1Q 0n+1 0 0 0
0 0 1
状态图如题解图P5-16。该电路同步六进制计数器， M =6，从状态图可以看出电路具有自启动功能。 5-22、分析题图P5-22所示电路为几进制计数器，并画出初始状态Q 2Q 1Q 0=000的全状态图和波形图。
解：根据逻辑图列激励方程和状态转移方程为
J 2=Q 1，K 2=1， 21Q J =，K 1=1， J 0=K 0=1
CP 2=CP 1=Q 0，CP 0=CP n n
n Q Q Q
1212
=+，n
n
n Q Q Q
1211
=+，
列出状态转移表如题解表P5-22。状态转移图和工作波形如题解图P5-22所示。
由题解表P5-22和题解图P5-22可知，该电路为一个异步六进制计数器，并具有自启
动功能。
选
做
作业： 第5章5-23
5-23、分析题图P5-23所示电路为几进制计数器，并画出初始状态Q 2Q 1Q 0=000的全状态图和波形图。
解：根据逻辑图列出激励方程和状态转移方程为n Q J 12=，
n Q K 12=， n Q J 01=，n
Q K 01=，
n
Q J 10=，n
Q K 2
0=， n n n n
n n Q Q Q Q Q Q
1
2121
1
2=+=+，n n n n
n n Q Q Q Q Q Q 0
1
10
11
=+=+，?????===+=+)
1()0(02010
20110
Q Q Q Q Q Q Q Q Q
n
n n n
n
n
n 。
再列出状态转移表如题解表P 5-23。 全状态图和波形图如题解图P5-23所示。
题解表P5-22
题图P5-22 题图P5-23
题解表P 5-23
第12次作业： 第6章6-5、6-6
6-5、分析题图P6-5（a ）、(b)所示由中规模同步计数器CT74LS161构成的计数分频器的模
值，并画出全状态图。
解：（a ）CT74LS161的复位功能是异步的，则电路采用的是异步复位法，复位状态为1001，该状态不是计数循环中的一个状
态，
因而计数循环的状态为0000~1000，共9个状态，则M=9，全状态图为题解图P6-5（a ）；
（b ）CT74LS161的置数功能是同步的，电路采用的是同步置数法，置数状态为1001，该状态应是
计数循环中的一个状态，所置数值为0000，因而计数循环的状态为0000~1001，共10个状态，则M=10，全状态图为题解图P6-5（b ）。
6-6、分析题图P6-6（a ）、(b)所示由中规模同步计数器CT74LS163构成的计数分频器的模值，并画出
全状态图。
解：（a ）CT74LS163的复位功能是同步的，电路采用的是同步复位法，复位状态为1001，该状态应是计数循环中的一个状态，因而计数循环的状态为0000~1001，共10个状态，则M=10，全状态图为图解题
图P6-6（a ）；
(b)CT74LS163的
置数功能是同步的，电路采用的是同步置数法，置数状态为进位信号CO ，即状态是1111时置数，它应是计数循环中的一个状态，所置数值为0101，因而计数循环的状态为0101~1111，共11个状态，则M=11，全状态图为题解图P6-6（b ）。
第14次作业：
第6章6-5、6-6
6-15、用同步4位二进制计数集成芯片
CT74LS161采用进位反馈同步置数法构
成模M 为14的计数器，并画出接线图和全状态图。
解：采用进位反馈同步置数法构成模值M 为14的计数器，在十六个状态循环中截取14个状态形成主计数循环即可，其中必须包含状态1111，以便用该状态产生置数信号，所置数值应是0010，题解图P6-15(a)和(b)是其逻辑图和全状态图。 6-16、用同步4位二进制计数集成芯片CT74LS163采用同步复位法构成模值M 为11的计数器，并画出接线图和全
状态图。
解：采用同步复位法组成11进制计数器，计数循环包括状态0000和产生复位信号的状态1010，即计数循环状态为0000~1010，共11个状态。接线图和全状态图如题解图P6-16所示。 第15次作
业 第7章7-10、7-11、7-12、
7-15、7-17
7-10 某存储器具有11条地址线和8条双向数据线，问该存储器的存储容量是
多少？
题解图P5-23
题图P6-5
题解图P6-5
题图P6-6
题解图P6-6
题解图P6-15 题解图P6-16
答：容量是RAM2048字×8位（RAM2k ×8）。
7-11 已知HM6264为8kB ×8b 的静态RAM ，用其组成一个容量为32kB ×32b 的RAM ，用什么扩展方法？需用多少片HM6264芯片？
答：既要用字扩展又要用位扩展，组成容量为32kB ×32b 的RAM ，需用16片HM6264芯片。 7-15 在一片ROM 上实现下列组合逻辑函数：
∑=)14111098643210()(1,,,,,,,,,,m D ,C ,B ,A Y ； ∏=)151413111098632()(2,,,,,,,,,M D ,C ,B ,A Y ；
解：用ROM 实现逻辑函数以最小项式形式适合其与阵列和或阵列的结构，Y 1是最小项式的形式，Y 2、Y 3为最大项形式，需要将它们转换为最小项式形式，按照两种形式项号相错的性质即可对应转换，则：Y 1、Y 2、Y 3用ROM 实现的逻辑图如题解图P6-15所示。
)12,7,5,4,1,0(),,,(2∑=m D C B A Y ；
7-17 在一片PLA 上实现下列组合逻辑
函数：
C B AC BC A F ++=1；D
A BCD D C
B A F ++=2；D
C BC C A B A F +++=3；
D C BC D A F )(4+=
解：先将各函数写成最简与-或式的形式，以对应PLA 的与阵列和或阵列；实现逻辑函数的PLA 如题解图P6-17所示。
题解图P6-17
院系： 专业班级： 学号： 姓名： 座位号： A. 4 B. 3 C. 6 D. 5 7. 下列电路中属于时序逻辑电路的是 【 】 A. 加法器 B. 数据分配器 C. 计数器 D. 译码器 8. 下列关于门电路的使用，描述不正确的是 【 】 A. TTL 与非门闲置输入端可以直接接电源 B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用 C. CMOS 或门闲置输入端应接地 D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】 A. 同时增大R 、C 值 B. 同时减小R 、C 值 C. 同比增大R 值减小C 值 D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】 A. ROM B. 动态RAM C. MUX D. 静态RAM 1. 8位D/A 转换器的理论分辨率是_____________________。 2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。 3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。 4. 图2.1所示集成计数器的模M=_____________________。 图2.1 （题2.4图） 5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。 二、填空题 （每小题2分，共20分）
6. 对于T 触发器，当T=______时，触发器处于保持状态。 7. 逻辑函数C B AB F +=的反函数F 为_____________________。 8. 5个变量的逻辑函数全部最大项有_____________________个。 9. 二进制数()20110.101110转换成十进制数是___________________。 10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。 1. 时序逻辑电路中可以没有门电路，但是必须要有触发器。 （ ） 2. 对于二进制正数，反码和补码相同。 （ ） 3. 半加器只能用于对两个1位二进制数相加。 （ ） 4. 多谐振荡器需要输入触发信号才可以输出矩形脉冲。 （ ） 5. 逻辑函数的取值与逻辑变量的取值不同，可以有0、1、2等多种可能。 （ ） 6. 分析组合逻辑电路的目的是要得到逻辑电路的真值表。 （ ） 7. 数字逻辑电路的晶体管和模拟电路的晶体管工作状态相同。 （ ） 8. 同步时序逻辑电路有稳定状态，异步时序逻辑电路没有稳定状态。 （ ） 9. 两个或多个OC 门的输出端可以直接相连，实现线与。 （ ） 10. 可编程阵列逻辑PAL 的与阵列可编程，或阵列不可编程。 （ ） 1. 写出图4.1所示电路表示的逻辑函数关系式； F A C B 图4.1（题4.1） F= _____________________ 2. 画出实现逻辑函数C B A ABC Y +=的门电路图； 3. 由D 触发器和与非门组成的电路如图 4.2所示，试画出Q 端的波形，设电路 初态为 0； A Q 12345CP A Q 图4.2（题4.2） 4. 用卡诺图法将逻辑函数()∑=)15,14,12,10,8,7,5,2,0(m D ,C ,B ,A Y 化成最简 “与或”表达式。 四、综合题 （每小题5分，共20分） 三、判断题（正确的在题号后括号内填写“T ”,错误的填写“F ”） （每小题1分，共10分）
数字电子技术基础考题 」、填空题：（每空3分，共15分） 辑表达式 ）和（ 卡诺图 路，称为全加器。 等° 17. 根据不同需要，在集成计数器芯片的基础上，通过采用 进位输出置最小数法 等方法可以实现任意进制的技术器。 18. 4. 一个JK 触发器有_2_个稳态，它可存储_J — 位二进制数。 19. 若将一个正弦波电压信号转换成 同一频率的矩形波，应采用 多谐振荡器 _______ 电路。 20. __________________________________________ 把JK 触发器改成T 触发器的方法是J=k=t __________________________________________________ 。 21. N 个触发器组成的计数器最多可以组成 _^n 进制的计数 器。 1逻辑函数有四种表示方法，它们分别是（ 真值表 ）、（ 逻辑图 2. 将2004个“ 1 ”异或起来得到的结果是（ 3. 由555定时器构成的三种电路中, ）和（ 是脉冲的整形电路。 4. TTL 器件输入脚悬空相当于输入（ 电平。 5. 基本逻辑运算有：（and not ）和（or ）运算。 6. 采用四位比较器对两个四位数比较时, 先比较 最咼 位。 7. 触发器按动作特点可分为基本型、 （同步型 主从型 ）和边沿型; 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器 9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL ）电路和 CMOS ）电路。 10. 施密特触发器有（ 2 ）个稳定状态?，多谐振荡器有（0 ）个稳定状态。 11.数字系统按组成方式可分为 功能扩展电路、功能综合电路 两种; 12?两二进制数相加时，不考虑低位的进位信号是 加器。 13?不仅考虑两个 本位 .相加，而且还考虑来自 低位进位 _______ 相加的运算电 14.时序逻辑电路的输出不仅和 该时刻输入变量的取值 有关，而且还与_电路原来 的状态 有关。 15?计数器按CP 脉冲的输入方式可分为 同步计数器和 异步计数器。 16?触发器根据逻辑功能的不同，可分为 rs jk 反馈归零法 置数法
5-1 分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 CLK Z 图 题 5-1图 解：从给定的电路图写出驱动方程为： 0012 10 21()n n n n n D Q Q Q D Q D Q ?=??=?? =?? e 将驱动方程代入D 触发器的特征方程D Q n =+1 ，得到状态方程为： 10012110 12 1()n n n n n n n n Q Q Q Q Q Q Q Q +++?=??=??=??e 由电路图可知，输出方程为 2 n Z Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-1(a ）所示，时序图如图题解5-1(b ）所示。 题解5-1(a ）状态转换图
1 Q 2/Q Z Q 题解5-1(b ）时序图 综上分析可知，该电路是一个四进制计数器。 5-2 分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入变量。 Y A 图 题 5-2图 解：首先从电路图写出驱动方程为： () 0110101()n n n n n D AQ D A Q Q A Q Q ?=? ?==+?? 将上式代入触发器的特征方程后得到状态方程 () 1011 10101()n n n n n n n Q AQ Q A Q Q A Q Q ++?=? ?==+?? 电路的输出方程为： 01n n Y AQ Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-2所示
Y A 题解5-2 状态转换图 综上分析可知该电路的逻辑功能为： 当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位； 当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。 5-3 已知同步时序电路如图(a)所示，其输入波形如图 (b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。 X (a) 电路图 1234CLK 5678 X (b)输入波形 图 题 5-3图 解：电路的驱动方程、状态方程和输出方程分别为： 0010110001101101 1, ,n n n n n n n n n n J X K X J XQ K X Q X Q XQ X Q XQ Q XQ XQ XQ Y XQ ++?==??==???=+=?? ?=+=+?= 根据状态方程和输出方程，可分别做出11 10,n n Q Q ++和Y 的卡诺图，如表5-1所示。由此 做出的状态转换图如图题解5-3（a)所示，画出的时序图如图题解5-3（b ）所示。
自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的 A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。 A ． B A F = B ．0101B B A A F ++= ．0011B A B A F ++=
数字逻辑复习题
————————————————————————————————作者：————————————————————————————————日期： 1
1 数字逻辑复习提要 一、选择题 1.若ABCDEFGH 为最小项，则它有逻辑相邻项个数为( A ) A. 8 B. 82 C. 28 D. 16 2.如果编码0100表示十进制数4，则此码不可能是(B ) A. 8421BCD 码 B. 5211BCD 码 C. 2421BCD 码 D. 余3循环码 3.构成移位寄存器不能采用的触发器为( D ) A. R-S 型 B. J-K 型 C. 主从型 D. 同步型 5.以下PLD 中，与、或阵列均可编程的是(C )器件。 A. PROM B. PAL C. PLA D. GAL 6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F= A 。 A ． B ． C ． D ． 7．组合电路是指 B 组合而成的电路。 A ．触发器 B ．门电路 C ．计数器 D ．寄存器 8．电路如右图所示，经CP 脉冲作用后，欲使Q n+1 =Q ，则A ，B 输入应为 A 。 A ．A=0，B=0 B ．A=1，B=1 C ．A=0，B=1 D ．A=1，B=0 9．一位十进制计数器至少需要 4个触发器。 A ．3 B ．4 C ．5 D ．10 D B A D B A D B A ++D B A D C A C B A ++D C A D B A C B A ++D B A D B A D B A ++
第一章绪论练习题 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码3．一位十六进制数可以用位二进制数来表示。 A. １ B. ２ C. ４ D. 16 4．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256） 10 B.（127） 10 C.（FF） 16 D.（255） 10 6．与十进制数（53.5） 10 等值的数或代码为。 A.(0101 0011.0101) 8421BCD B.(35.8) 16 C.(110101.1) 2 D.(65.4) 8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期8．与八进制数(47.3) 8 等值的数为： A.(100111.011) 2B.(27.6) 16 C.(27.3) 16 D.(100111.11) 2 9. 常用的BC D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强11．把10010110 B二进制数转换成十进制数为（） A. 150 B. 96 C.82 D. 159 12．将4FBH转换为十进制数( ) A. 011101110101B B. 011100111011B C. 010********* D. 100010000101 13．将数1101.11B转换为十六进制数为（） A.D.CH B. 15.3H C. 12.EH D. 21.3H 14．将十进制数130转换为对应的八进制数： A.202 B. 82 C. 120 D. 230
第12章时序逻辑电路 自测题 一、填空题 1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。 2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。 3．用来累计和寄存输入脉冲个数的电路称为。 4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。、 5．、寄存器的作用是用于、、数码指令等信息。 6．按计数过程中数值的增减来分，可将计数器分为为、和三种。 二、选择题 1．如题图12.1所示电路为某寄存器的一位，该寄存器为 。 A、单拍接收数码寄存器； B、双拍接收数码寄存器； C、单向移位寄存器； D、双向移位寄存器。 2．下列电路不属于时序逻辑电路的是。 A、数码寄存器； B、编码器； C、触发器； D、可逆计数器。 3．下列逻辑电路不具有记忆功能的是。 A、译码器； B、RS触发器； C、寄存器； D、计数器。 4．时序逻辑电路特点中，下列叙述正确的是。 A、电路任一时刻的输出只与当时输入信号有关； B、电路任一时刻的输出只与电路原来状态有关； C、电路任一时刻的输出与输入信号和电路原来状态均有关； D、电路任一时刻的输出与输入信号和电路原来状态均无关。 5．具有记忆功能的逻辑电路是。 A、加法器； B、显示器； C、译码器； D、计数器。 6．数码寄存器采用的输入输出方式为。 A、并行输入、并行输出； B、串行输入、串行输出； C、并行输入、串行输出； D、并行输出、串行输入。 三、判断下面说法是否正确，用“√"或“×"表示在括号 1．寄存器具有存储数码和信号的功能。( ) 2．构成计数电路的器件必须有记忆能力。( ) 3．移位寄存器只能串行输出。( ) 4．移位寄存器就是数码寄存器，它们没有区别。( ) 5．同步时序电路的工作速度高于异步时序电路。( ) 6．移位寄存器有接收、暂存、清除和数码移位等作用。（） 思考与练习题 12.1.1 时序逻辑电路的特点是什么? 12.1.2 时序逻辑电路与组合电路有何区别? 12.3.1 在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码
3组合逻辑电路习题解答 33 自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。
第2章习题 一、单选题 1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。 A）5 B）6 C）10 D）50 2.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。 A）1 B）2 C）4 D）16 3.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。 A）1 B）0 C）D4D）D5 4.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。 A）5 B）6 C）7 D）8 5.能实现并-串转换的是（ C ）。 A）数值比较器B）译码器C）数据选择器D）数据分配器 6.能实现1位二进制带进位加法运算的是（ B ）。 A）半加器B）全加器C）加法器D）运算器 7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。A）3，6 B）6，3 C）3，3 D）6，6 8.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。 A）8，3 B）16，3 C）8，8 D）16，16 9. 4位输入的二进制译码器，其输出应有（ A ）位。 A）16 B）8 C）4 D）1 二、判断题 1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。（） 2. 编码器在任何时刻只能对一个输入信号进行编码。（）
3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。（ ） 4. 编码和译码是互逆的过程。（ ） 5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ） 6. 3位二进制编码器是3位输入、8位输出。（ ） 7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。（ ） 8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。（ ） 9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。（ ） 10. 二进制译码器的每一个输出信号就是输入变量的一个最小项。（ ） 11. 竞争冒险是指组合电路中，当输入信号改变时，输出端可能出现的虚假信号。（ ） 三、综合题 1．如图所示逻辑电路是一个什么电路，当A 3～A 0输入0110，B 3～B 0输入1011，Cin 输入1时，Cout 及S 3～S 0分别输出什么 +A 3B 3C in 3C out +++A 2B 2A 1B 1A 0B 0210 答：图中所示电路是4位串行进位全加器电路 C out =1，S 3S 2S 1S 0=0001 2．使用门电路设计一个4选1的数据选择 器，画出逻辑图。 解：4选1数据选择器有4个数据输入 端（D 0D 1D 2D 3），2个选择输入端（S 1S 0），1个 数据输出端（Y ）。真值表如下： D S 1 S 0 Y
逻辑代数基础 一、选择题 1. 以下表达式中符合逻辑运算法则的是 D 。 A.C ·C =C 2 B.1+1=10 C.0<1 D.A +1=1 2. 逻辑变量的取值１和０可以表示： ABCD 。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 3. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n 4. 逻辑函数的表示方法中具有唯一性的是AD 。 A .真值表 B.表达式 C.逻辑图 D.卡诺图 5.F=A B +BD+CDE+A D= AC 。 A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 6.逻辑函数F=)(B A A ⊕⊕ = A 。 A.B B.A C.B A ⊕ D. B A ⊕ 7．求一个逻辑函数F 的对偶式，可将F 中的 ACD 。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” E.常数不变 8．A+BC= C 。 A .A + B B.A + C C.（A +B ）（A +C ） D.B +C 9．在何种输入情况下，“与非”运算的结果是逻辑0。 D A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑0。 B C D A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 二、判断题（正确打√，错误的打×） 1． 逻辑变量的取值，１比０大。（ × ）。 2． 异或函数与同或函数在逻辑上互为反函数。（ √ ）。 3．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ × ）。
数字电子技术习题解答 一、 化简下列逻辑函数，并画出F1的无竞争冒险的与非—与非逻辑电路；画出F2的最简与或非逻辑电路。（每题8分，共16分） 1. F1=B C A B A B C B A +++ 2. F2(A,B,C,D)=Σm （2，3，6，10，14）+Σd （5，9，11） 解：1、F1=BC ’+A(B ’+C ’)=((BC ’+AB ’+AC ’)’)’=((AB ’.)’(BC ’)’(.AC ’)’)’ 由卡诺图可知化简后的表达式不存在竞争冒险。图略 2、F2=((B ’C+CD ’)’)’ 二、 如图所示电路为TTL 电路，输入分别是A ，B ， C 。试根据其输入的波形，画出对应的输出Y1，Y2的波形（忽略门的延迟时间）。 图 解：对于Y1来说，由于电阻R1太大信号无法正确传输，故A 恒等于1，而R2、R3对信号的传输没有影响，所以Y1=BC ；对于Y2来说，当C=1时，三态门处于高阻态，这时Y2=A ’，当C=0时，三态门处于“0”、“1”逻辑状态，这时Y2=（AB ’）’。根据以上分析画Y1、Y2的波形于上图。 00 01 11 0 1 1 Y Y A B C Y 1 Y
三、试设计一个按8421BCD 码计数的同步七进制加法计数器，由零开始计数。 1. 用JK 触发器实现; （10分） 2. 用1片同步十进制计数器74LS160及最少的门电路实现.74LS160功能表及逻辑符号如图3所示。（10分） 图3 解：1、根据题给8421BCD 码加法计数器要求，得状态转换表： 将状态方程与JK 触发器的特性方程比较，得驱动方程： J 2= Q 0Q 1 ，K 2=Q 1 J 1= Q'0Q ’2，K 1=Q ’0 J 0=(Q 1Q 2)’, K 0=1 输出方程：C=Q 1Q 2 图略， 由设计过程可知任意态111将进入000，故电路可自启动。 2、略。 四、 设计一多数表决电路。要求A 、B 、C 三人中只要有两人以上同意，则决议就通过。但A 还有决定权，即只要A 同意，即使其他人不同意也能通过。 （每小题5分，共15分） 1. 列出真值表并写出逻辑函数; 次态卡诺图： Q*2=Q ’1Q 2+Q 0Q 1Q ’2 Q*1=Q 0Q ’1+Q'0Q ’2 Q 1 Q*0=Q ’1Q ’0+Q ’2
《时序逻辑电路》练习题及答案 [6.1] 分析图P6-1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 图P6-1 [解] 驱动方程：311Q K J ==， 状态方程：n n n n n n n Q Q Q Q Q Q Q 13131311⊕=+=+； 122Q K J ==， n n n n n n n Q Q Q Q Q Q Q 12212112 ⊕=+=+； 33213Q K Q Q J ==，， n n n n Q Q Q Q 12313 =+； 输出方程：3Q Y = 由状态方程可得状态转换表，如表6-1所示；由状态转换表可得状态转换图，如图A6-1所示。电路可以自启动。 表6-1 n n n Q Q Q 123 Y Q Q Q n n n 111213+++ n n n Q Q Q 123 Y Q Q Q n n n 1112 13+++ 0 00 00 1 010 01 1 0010 0100 0110 1000 100 10 1 110 11 1 000 1 011 1 010 1 001 1 图A6-1 电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。 [6.2] 试分析图P6-2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入逻辑变量。 图P6-2
[解] 驱动方程：21 Q A D =， 2 12Q Q A D = 状态方程：n n Q A Q 21 1 =+， )(122112n n n n n Q Q A Q Q A Q +==+ 输出方程：21Q Q A Y = 表6-2 由状态方程可得状态转换表，如表6-2所示；由状态转换表 可得状态转换图，如图A6-2所示。 电路的逻辑功能是：判断A 是否连续输入四个和四个以上“1” 信号，是则Y=1，否则Y=0。 图A6-2 [6.3] 试分析图P6-3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。 图P6-3 [解] 321Q Q J =，11=K ； 12Q J =，312Q Q K =； 23213Q K Q Q J ==， =+11n Q 32Q Q ·1Q ； 211 2 Q Q Q n =++231Q Q Q ； 3232113Q Q Q Q Q Q n +=+ Y = 32Q Q 电路的状态转换图如图A6-3所示，电路能够自启动。 图A6-3 [6.4] 分析图P6-4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A 为输入变量。 n n Q AQ 12 Y Q Q n n 1 112++ 000 00 1 010 01 1 100 11 1 110 10 1 010 100 110 00 1 11 1 100 010 000
复习思考题 3-1 组合逻辑电路的特点 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。 3-2 什么是半加什么是全加区别是什么 若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。 3-3 编码器与译码器的工作特点 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。 3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题 中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。 3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。 习 题 3-1试分析图所示各组合逻辑电路的逻辑功能。 解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕= (2) 化简与变换：
令 D C Y B A Y ⊕=⊕=21 则 21Y Y Y ⊕= 输入 中间变量 中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 (4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。 (b)图 (1) 由逻辑图逐级写出表达式： B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为1 3-2 试分析图所示各组合逻辑电路的逻辑功能，写出函数表达式。
《数字逻辑》习题案例（计算机科学与技术专业、信息安全专业） 2004年7月 计算机与信息学院、计算机系统结构教研室
一、选择题 1．十进制数33的余3码为 。 A. 00110110 B. 110110 C. 01100110 D. 100100 2．二进制小数-0.0110的补码表示为 。 A ．0.1010 B ．1.1001 C ．1.0110 D ．1.1010 3．两输入与非门输出为0时，输入应满足 。 A ．两个同时为1 B ．两个同时为0 C ．两个互为相反 D ．两个中至少有一个为0 4．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项 ？ A ． 9 B ．7 C ．16 D ．不能确定 5. 下列逻辑函数中，与A F =相等的是 。 )(A 11⊕=A F )(B A F =2⊙1 )(C 13?=A F )(D 04+=A F 6. 设计一个6进制的同步计数器，需要 个触发器。 )(A 3 )(B 4 )(C 5 )(D 6 7. 下列电路中，属于时序逻辑电路的是 。 )(A 编码器 )(B 半加器 )(C 寄存器 )(D 译码器 8. 列电路中，实现逻辑功能n n Q Q =+1的是 。 )(A )(B 9. 的输出端可直接相连，实现线与逻辑功能。 )(A 与非门 )(B 一般TTL 门 )(C 集电极开路OC 门 )(D 一般CMOS 门 10．以下代码中为无权码的为 。 A . 8421BCD 码 B . 5421BCD 码 C . 余三码 D . 格雷码 11．以下代码中为恒权码的为 。 A .8421BCD 码 B . 5421BCD 码 C . 余三码 D . 格雷码 12．一位十六进制数可以用 位二进制数来表示。 A . １ B . ２ C . ４ D . 16 13．十进制数25用8421BCD 码表示为 。 A .10 101 B .0010 0101 C .100101 D .10101 14．在一个8位的存储单元中，能够存储的最大无符号整数是 。 CP Q CP Q CP Q CP
数字电子技术基础试题 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为： 、 和 。 4 . 主从型JK 触发器的特性方程 = 。 5 . 用4个触发器可以存储 位二进制数。 6 . 存储容量为4K×8位的RAM 存储器，其地址线为 条、数据线为 条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ ）图。 图 1 2.下列几种TTL 电路中，输出端可实现线与功能的电路是（ ）。 A 、或非门 B 、与非门
C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器
触发器 一、单项选择题： (1)对于D触发器，欲使Q n+1=Q n，应使输入D=。 A、0 B、1 C、Q D、 (2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。 A、0 B、1 C、Q (4)请选择正确的RS触发器特性方程式。 A、 B、 C、 (约束条件为) D、 (5)请选择正确的T触发器特性方程式。 A、 B、 C、 D、 (6)试写出图所示各触发器输出的次态函数(Q )。 n+1 A、 B、 C、 D、 (7)下列触发器中没有约束条件的是。 A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 二、多项选择题： (1)描述触发器的逻辑功能的方法有。 A、状态转换真值表 B、特性方程 C、状态转换图 D、状态转换卡诺图 (2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 (3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。 A、J=K=1 B、J=0,K=0 C、J=1,K=0 D、J=0,K=1 (4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。 A、J=K=1 B、J=1,K=0 C、J=K=0 D、J=0，K=1 三、判断题： (1)D触发器的特性方程为Q n+1=D，与Q 无关，所以它没有记忆功能。（） n (2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。 （） (3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（） (8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。 (9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。 (10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。 四、填空题： (1)触发器有（）个稳态，存储8位二进制信息要 （）个触发器。 (2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。 (3)按逻辑功能分，触发器有（）、（）、（）、（）、（）五种。 (4)触发器有（）个稳定状态，当＝0，＝1时，称为（）状态。 时序逻辑电路 一、单项选择题： (2)某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ，数据从输入端到达输出端被延迟多长时间？ A、128μs B、256μs C、512μs D、1024μs (3)4个触发器构成的8421BCD码计数器共有（）个无效状态。 A、6 B、8 C、10 D、4 (4)四位二进制计数器模为 A、小于16 B、等于16 C、大于16 D、等于10 (5)利用异步预置数端构成N进制加法计数器，若预置数据为0，则应将（）所对应的状态译码后驱动控制端。 A、N B、N－1 C、N+1 (7)采用集成中规模加法计数器74LS161构成的电路如图所示，选择正确答案。 A、十进制加法计数器 B、十二进制加法计数器
复习思考题 3-1 组合逻辑电路的特点？ 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。 3-2 什么是半加？什么是全加？区别是什么？ 若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。 3-3 编码器与译码器的工作特点？ 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。 3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题？ 中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。 3-5 什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？ 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。 习 题 3-1试分析图3.55所示各组合逻辑电路的逻辑功能。 解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕= (2) 化简与变换：
令 D C Y B A Y ⊕=⊕=21 则 21Y Y Y ⊕= (3)由表达式列出真值表，见表3.1。 输入 中间变量 中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 (4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。 (b)图 (1) 由逻辑图逐级写出表达式： B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为1 3-2 试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。
数字逻辑试题1答案 一、填空：（每空1分，共20分） 1、（）8 =（ ）16 2、 10= ( )2 3、（FF ）16= ( 255 )10 4、[X]原=，真值X= ，[X]补 = 。 5、[X]反=，[X]补= 。 6、-9/16的补码为，反码为 。 7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分） 1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动 2、化简)(B A B A ABC B A F +++=（5分） 答：0=F 3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。 4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。（5分）
5分 注：答案之一。 三、分析题（30分） 1、分析以下电路，说明电路功能。（10分） 解： ∑∑==) 7,4,2,1()7,6,5,3(m Y m X 2分 A B Ci X Y 0 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 8分 2、分析以下电路，其中X 为控制端，说明电路功能。（10分） 解：XABC C B A X ABC X C B A X C B A X C B A X F ++++?+?= 4分 )()(ABC C B A X C B A X F ++⊕⊕= 4分 所以：X=0 完成判奇功能。 X=1 完成逻辑一致判断功能。 2分