1．将二进制数化为等值的十进制和十六进制：
(1100101)2=( 101 )10 =( 65 )16
2．写出下列二进制数的原码和补码：
(-1011)2=( 11011 )原=( 10101 )补
Y的电平依次为3．输出低电平有效的3线–8线译码器的输入为110时,其8个输出端0
7~Y 10111111 。
*；
4．写出J、K触发器的特性方程：Q
Q+
=
Q
K
J
5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。
1．余3码10001000对应的8421码为（A ）。
A．01010101 B.10000101 C.10111011 D.11101011
2.使逻辑函数)
B
A
B
=为0的逻辑变量组合为( D )
C
+
+
F+
(C
A
'
'
)(
'
'
)(
A. ABC=000
B. ABC=010
C. ABC=011
D. ABC=110
3．标准或-与式是由（C ）构成的逻辑表达式。
A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（B）。
Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１
5．一个8选一数据选择器的地址输入端有（C ）个。
A.1
B.2
C.3
D.8
6．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。
A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位
7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。
A．JK=00 B. JK=01 C. JK=10 D. JK=11
8. 用８个触发器可以记忆（ D ）种不同状态．
A．8 B．16 C．128 D．256
9. 多谐振荡器可以产生下列哪种波形( B )
A.正弦波
B.矩形脉冲
C.三角波
D.锯齿波
10．输出在每个时钟周期翻转一次的触发器是（ A ）。
A. T′触发器
B. T触发器
C. D触发器
D. JK触发器
11.对于CMOS的与非门，若其一个输入端不用时，最好应该如何处理？（ C ）
A. 接地
B. 悬空
C. 通过电阻接电源
D. 以上都可
12. 当TTL与非门的输入端悬空时相当于输入为( B )
A.逻辑0
B.逻辑1
C.不确定
D.0.5V
13. 在下列电路中,只有( C )属于组合逻辑电路.
A. 触发器
B. 计数器
C.数据选择器
D.寄存器.
14. 数码管的每个显示线段是由( B )构成的.
A.灯丝
B.发光二极管
C.发光三极管
D.熔丝.
15．逻辑函数F=A⊕B和G=A⊙B满足关系（ A ）。
A. F=G′
B. F=G′+1
C. F′=G′
D. F=G
16．下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。
A. 与门
B. 或门
C. 非门
D. 与非门
17．逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F和G相“与”的结果是（ A ）。
A．m2+m3 B． 1 C． A′+B D． A+B
18. 某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移4位，完成该操作
需要（ B ）时间。
A.10μs
B.40μs
C.100μs
D.400ms
19．将D触发器改造成T触发器，图1所示电路中的虚线框内应是（D ）。
A. 或非门
B. 与非门
C. 异或门
D. 同或门
20．8位DAC转换器，设转换系数k=0.05, 数字01000001转换后的电压值为（ B ）V。
Ａ.0.05 B.3.25 C.6.45 D. 0.4
1. (93.75)10=( 5D.C )16
2. 写出函数F=A+(BC′+((CD) ′) ′的反函数F′=A′C′+(AD) ′
。
4. 对共阳接法的发光二极管数码显示器，应采用__低_____电平驱动的七段显示译码器。
5．输出低电平有效的二 – 十进制译码器的输入为0110时,其输出端09′~′Y Y 的电平为 1110111111 。
7. 一个时序电路，在时钟作用下,状态变化是
000-010-011-001-101-110-010-011-001-101-110-010-011….，作为计数器，为_5______进制计数器,还有___2___个偏离状态。
8. A/D 转换过程是通过取样、保持、_量化_______、编码四个步骤完成的。
9. 在256×4位RAM 中，每个地址有__4_____个存储单元。
1．只有当决定一件事的几个条件全部不具备时，这件事才不会发生，这种逻辑关系为( C
)。
A.与
B.与非
C.或
D.或非
2．与函数C B C A AB ′′++相等的表达式为（ C ）。
A ．C A A
B ′+ B ．
C B AB ′+ C ．C AB +
D ．C B C A ′′+
3．扇出系数是指逻辑门电路( C )。
A. 输入电压与输入电压之间的关系数
B. 输出电压与输入电流之间的关系数
C. 输出端带同类门的个数
D. 输入端数
4． TTL 与非门多余端的处理,不能将它们( D )。
A.与有用输入端连在一起
B.悬空
C.接正电源
D.接地
5．一个8选一数据选择器的地址输入端有（ C ）个。
A.1
B.2
C.3
D.8
6．为实现将JK 触发器转换为D 触发器，应使（ A ）。
A. J=D ，K=D′
B. K=D ，J=D′
C. J=K=D
D. J=K=D′
7．同步时序电路和异步时序电路的差异在于后者( B )
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
8．四级移位寄存器,现态为0111，经右移一位后其次态为（A ）。
A.0011或者1011
B.1111或者1110
C.1011或者1110
D.0011或者1111
9．为把50HZ正弦波变换成周期性矩形波,应选用( A )。
A. 施密特触发器
B.单稳态触发器
C. 多谐振荡器
D.译码器
10．要构成容量为1K×8的RAM，需要（A ）片容量为256×4的RAM。
A.8
B.4
C.64
D.32
1．如果采用二进制代码为200份文件顺序编码，最少需用 8 位。
2．和二进制数（1010.01）2等值的十进制数为 10.25 。
3．二进制数（+0000110）2的原码为00000110、反码为00000110
补码为00000110。
4．逻辑函数式A⊕0的值为 A 。
5．逻辑函数式Y = A′BC′ + AC′ + B′C的最小项之和的形式为A′B′C+A′BC′+AB′C′+AB′C+ABC′。
6. 组合逻辑电路的特点是任何时刻的输出只由当时的输入决定，与电路的其它状态无关。
7．若存储器的容量为512K×8位，则地址代码应取19 位。
8．D/A转换器的主要技术指标是转换精度和转换速度。
1．逻辑代数中的三种基本运算指（ C ）。
(a)加、减运算 (b)乘、除运算 (c)与、或、非运算 (d)优先级运算
2．若两个逻辑式相等，则它们的对偶式（ D ）。
(a)不一定相等 (b)可能为0 (c) 可能为1 (d) 一定相等
3.正逻辑的高电平表示为（ B ）。
(a) 0 (b)1 (c)原变量 (d)反变量
4．三态门电路的输出可以为高电平、低电平及（C ）。
(a)0 (b)1 (c)高阻态 (d)导通状态
5．随着计数脉冲的不断输入而作递增计数的计数器称为（ A ）。
(a)加法计数器 (b)减法计数器 (c)可逆计数器 (d)加/减计数器
一、填空题（每空1分，共20分）： 1．寻址容量为2K ×8的RAM 需要 11 根地址线。
2． （-42）10的反码为 11010101 ；（+42）10的补码为 00101010 。（用8位二进制表示）
3．图（1）为8线-3线优先编码器，优先权最高的是 '7I ，当同时输入'3I 、'1I 时，输出'0'1'2Y Y Y = 100 。
4．一个8位D/A 转换器的最小输出电压增量为0.02V ，当输入代码为10000111时，输出电压为
2.7V 。
5．Y=C A AB ' ：在 B=C=1 条件下，可能存在 0 型冒险。
6．（84）10=（ 1010100 ）2=（ 54 ）16=（ 10000100 ）8421BCD 码
7．A ⊕1 = A ’ ；A ⊕0 = A 。
8．对n 个变量来说，最小项共有 2^N 个；所有的最小项之和恒为 1 。
9．用TTL 门电路驱动CMOS 门电路必须考虑 电压是否匹配 问题。
10．已知施密特触发器的电压传输特性曲线如图（2）所示：
图（1） 图（2）
则该施密特触发器的U T+= 7V 、U T-= 3V 、ΔU T = 4V ；
是 同相 （同相还是反相）施密特触发器。
二、判断题（对的打√，错的打×；每小题1分，共10分）：
（ 0 ）1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。
（ 1 ）2、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。
（0 ）3、把一个5进制计数器与一个10进制计数器级联可得到15
进制计数器。
（ 1 ）4、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。
（0 ）5、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一
次转换操作需要8us。
（ 1 ）6、施密特触发器的回差越大，电路的抗干扰能力超强，但电路的触发灵敏度将越低。
（0 ）7、数值比较器、寄存器都是组合逻辑电路。
（0 ）8、若TTL门电路和CMOS门电路的电源电压都为5V，则它们的输出电压幅度也相等。
（ 1 ）9、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。
（0 ）10、单稳态触发器的分辨时间T d，由外加触发脉冲决定。
1．若将一个JK触发器变成一位二进制计数器，则（ 4 ）。
（1）J=K=0 （2）J=0、K=1 （3）J=1、K=0 （4）J=K=1
2．有一组合逻辑电路，包含7个输入变量，7个输出函数，用一个PR O M实现时应采用的规格是（ 3 ）。
(1)64?8 (2) 256?4 (3) 256?8 (4) 1024?8
3．在异步六进制加法计数器中，若输入CP脉冲的频率为36kHz，则进位输出CO的频率为（ 3 ）。
（1）18kHz （2）9kHz （3）6kHz （4）4kHz
4．要构成容量为1K×8的RAM，需要（ 2 ）片容量为256×4的RAM。
（1）4 （2）8（3）16 （4）32
5．若某模拟输入信号含有200Hz、600Hz、1KHz、3KHz等频率的信号，则该ADC电路的采样频率应大于等于（ 4 ）。
（1）400Hz （2）1.2KHz （3）2KHz （4）6KHz
6．N个触发器可以构成能寄存（ 2 ）位二进制数码的寄存器。
(1) N-1 (2)N (3) N+1 (4) 2N
7．时钟为1MHz的移位寄存器，串行输入数据经8us后到达串行输出端，则该寄存器的位数为（ 2 ）。
（1）3 （2）4 （3）5 （4）6
8．若接通电源后能自动产生周期性的矩形脉冲信号，则可选择（ 3 ）。
（1）施密特触发器 2）单稳态触发器（3）多谐振荡器（4）T’触发器
9．一个四位二进制加法计数器的起始值为0110，经过30个时钟脉冲作用之后的值为（ 1 ）。（1）0100 （2）0101 （3）0110 （4）0111
10．正逻辑的“0”表示（4 ）。
（1） 0 V （2）+5 V （3）高电平（4）低电平
二、填空题（每空1分，共20分）： 1．石英晶体多谐振荡器的振荡频率为： 石英晶体的固有谐振频率
2．（46）10=（ 101110 ）2=（ 2E ）16=（ 1000110 ）8421BCD 码
3．图（1）为8线-3线优先编码器，优先权最高的是 I7’ ，当同时输入'5I 、'3I 时，输出'0'1'2Y Y Y = 010 。
4．用CMOS 门电路驱动TTL 门电路必须考虑 电流是否匹配 问题。
5．一个双输入端的TTL 与非门和一个双输入端的CMOS 与非门，它们的输入端均是一端接高电平，另一端通过一个10k Ω的电阻接地，则TTL 与非门输出为 低电平 ，CMOS 与非门输出为 高电平 。
6．（+35）10的反码为 00100011 ；（-35）10的补码为 11011101 。（用8位二进制表示）
7．Y=))(('C A B A ++：在 B=C=0 条件下，可能存在 1 型冒险。
10．已知施密特触发器的电压传输特性曲线如图（2）所示：
图（1） 图（2）
则该施密特触发器的U T+= 6V 、U T-= 2V 、ΔU T = 4V ；
是 反相 （同相还是反相）施密特触发器。
三、判断题（对的打√，错的打×；每小题1分，共10分）：
（ 1 ）1、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（0 ）2、单稳态触发器的输出脉宽是指暂稳态的持续时间，它由外加触发脉冲决定。
（0 ）3、门电路的噪声容限越小，抗干扰能力越强。
（0 ）4、共阴接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。
（ 1 ）5、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。
（0 ）6、寻址容量为8K×4的RAM需要10根地址线。
（ 1 ）7、格雷码具有任何相邻码只有一位码元不同的特性。
（ 1 ）8、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。
（ 1 ）9、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一
次转换操作需要10us。
（0 ）10、存放CMOS电路的容器可以是任意材料制成的。
1．组合逻辑电路输入端信号同时向相反方向变化时，其输出端（ 2 ）。
（1）一定输出尖峰脉冲（2）有可能输出尖峰脉冲
（3）尖峰脉冲不可以控制（4）都不是
2．三极管作为开关使用时主要工作在（ 4 ）。
（1）饱和区、放大区（2）击穿区、截止区
（3）放大区、击穿区（4）饱和区、截止区
3．某ADC电路的全量程为10V，为了获得分辨率为10mV，则该电路的输入数字量至少为（4 ）位。
（1）7 （2）8 （3）9 （4）10
4．利用PAL产生一组有4个输入变量，3个输出的组合逻辑函数，每个函数所包含与项的最大数是6个，则所选PAL的输入端数，与项数，以及输出端数是（ 3 ）。
（1）8，18，3 （2）4，18，3 （3）4，6，3 （4）8，6，3
5. 组合逻辑电路与时序逻辑电路的主要区别是 1 。
（1）任意时刻的输出信号与前一时刻的电路状态是否有关（2）是否包含门电路
（3）输入与输出信号的个数（4）包含门电路的数量
6．要构成容量为4K×8的RAM，需要 3 片容量为1K×2的RAM。
（1）4 （2）8（3）16 （4）32
7．若输入CP脉冲的频率为10kHz，通过某计数器后输出信号的频率为1kHz；则该计数器的模为（ 3 ）。
（1）4 （2）8 （3）10 （4）12
8. 逻辑函数F(A,B,C) = B + A’C的最小项之和标准表达式为（ 1 ）。
（1） F = ∑(1,2,3,6,7) （2） F = ∑(1,2,4,6,7)
（3） F = ∑(1,2,5,6,7) （4） F = ∑(1,2,4,5,7)
9．时钟为1MHz的移位寄存器，串行输入数据经8us后到达并行输出端，则该寄存器的位数为
（1）4 （2）6 （3）8 （4）10
10．当T 触发器T=1时,触发器具有 2 功能。
（1）保持 （2）计数 （3）禁止 （4）预置位
一、填空题（每空1分，共10分）
1、（1011.101）2=（11.625 ）10=（BA ）16。
2、已知函数B A F ⊕=，则F 的与非-与非表达式为（ ))()(('''''B A B A ），与或非表达式为（ )))(((''++'B A B A ）。
4、OC 门工作时的条件是（ 外接电源和上拉电阻 ）。
5、对于JK 触发器，若K J =，则可构成（T ）触发器；若K J '=，则可构成（ D ）触发器。
二、选择题（每题2分，共30分）
（1-10为单项选择题）
1、函数B A ⊕与B A '⊕'（C ）
A 、互为反函数
B 、互为对偶式
C 、相等
D 、以上都不对
2、硅二极管导通和截止的条件是（ C ）
A 、V Ｄ＞0.7V V Ｄ＜0.5V
B 、V Ｄ＞0.5V ＶＤ＜0.7V
C 、V Ｄ＞0.7V V Ｄ＜0.7V
D 、V Ｄ＞0.5V V Ｄ＜0.5V
3、标准与或式是由（D ）构成的逻辑表达式
A 、最大项之和
B 、最小项之积
C 、最大项之积
D 、最小项之和
4、为实现F=ABCD ，下列电路接法正确的是（ B ）
A B C D
5、下列电路中属于组合逻辑电路的是（ C ）
A、触发器
B、计数器
C、数据选择器
D、寄存器
6、RS触发器的约束条件是（A ）
A、RS=0
B、R+S=1
C、RS=1
D、R+S=0
7、用触发器设计一个17进制的计数器所需触发器的数目是（D ）
A、2
B、3
C、4
D、5
8、多谐振荡器可产生的波形是（B ）
A、正弦波
B、矩形脉冲
C、三角波
D、锯齿波
9、要构成容量为4Kx8的RAM，需容量为256x4的RAM（C ）
A、2个
B、4个
C、32个
D、8个
10、下来不属于模数转换步骤的是（C ）
A、采样
B、保持
C、滤波
D、编码
（11-15为多项选择题）
11、下列说法中不正确的是(BCD )
A、已知逻辑函数A+B=AB，则A=B
B、已知逻辑函数A+B=A+C，则B=C
C、已知逻辑函数AB=AC，则B=C
D、已知逻辑函数A+B=A，则B=1
12、以下代码中为无权码的是（BC ）
A、8421BCD码
B、余三码
C、格雷码
D、5421码
13、TTL与非门的输入端悬空时相当于输入为（AC ）
A、逻辑1
B、逻辑0
C、高电平
D、低电平
14、D/A转换器主要的技术指标有（ABD ）
A、分辨率
B、转换误差
C、转换精度
D、转换速度
15、存储器的扩展方式有（AB ）
A、位扩展
B、字扩展
C、字节扩展
D、双字扩展
一、填空题（每空1分，共10分）
1、（12.7）10=（1100.1011 ）2（小数点后面取4位有效数字）=（ C.B ）16
2、如图所示的可编程逻辑阵列电路中，Y1=
（
2
1
2
4
2
1
4
3
1
4
3
2
3
2
1
1
I
I
Y
I
I I
I
I I
I
I
I
I
I I
Y
⊕
=
+
+
+
=
），Y2=（）。
3、TS门输出的三种状态为高电平，低电平，高阻态
4、4、对于JK触发器，若K
J'
=，则构成（D ）触发器，若K
J==1，则构成（T’）触发器。
5、若ROM具有10条地址线和8条数据线，则存储容量为（8K ）位，可以存储（1024 ）字节。
二、选择题（每题2分，共30分）
（1-10为单项选择题）
1、对TTL门电路，如果输入端悬空则其等效为（A ）
A、逻辑1
B、逻辑0
C、接地
D、任意选择
2、n个变量可以构成（C）个最小项
A、n
B、2n
C、2n
D、2n＋１
3、8位DAC转换器，设转换系数k=0.05, 数字01000001转换后的电压值为（ B ）V。
A、0.05
B、3.25
C、6.45
D、 0.4
4、标准与或式是由（D）构成的逻辑表达式
A、最大项之和
B、最小项之积
C、最大项之积
D、最小项之和
5、逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F和G相“与”的结果是（ A ）。
A、m2+m3
B、1
C、B
A+' D、A+B
6、下列电路中属于组合逻辑电路的是（C ）
A 、触发器
B 、计数器
C 、数据选择器
D 、寄存器
7、RS 触发器的约束条件是（ A ）
A 、RS=0
B 、R+S=1
C 、RS=1
D 、R+S=0
8、要构成容量为4Kx8的RAM ，需容量为256x4的RAM （ C ）
A 、2个
B 、4个
C 、32个
D 、8个
9、四位的移位寄存器,现态为0111,经右移一位后其次态为（ A ）
A.0011或者1011
B.1111或者1110
C.1011或者1110
D.0011或者1111
10、5个触发器构成的计数器最大的计数值为（ C ）
A 、5
B 、10
C 、32
D 、25
（11-15为多项选择题）
11、已知D A CDE BD B A F '+++'=，下列结果正确的是（A C ）
A 、D
B A F +'= B 、D B A F )('+=
C 、))((
D B D A F +'+= D 、))((D B D A F '++=
12、欲使J K 触发器按Q n +1=Q n 工作，可使J K 触发器的输入端为以下哪几种情况？（AB D ）
A 、J =K =0
B 、J=Q,K =Q '
C 、J =Q ',K=Q
D 、J =Q ,K =0
13、关于PROM 和PAL 的结构，以下叙述正确的是（AD ）
A 、P RO M 的与阵列固定，不可编程
B 、P RO M 与阵列、或阵列均不可编程
C 、P AL 与阵列、或阵列均可编程
D 、P AL 的与阵列可编程
14、下列属于模数转换步骤的是（ACD ）
A 、采样
B 、滤波
C 、保持
D 、量化
15、D/A 转换的主要技术指标有（ ACD ）
A 、分辨率
B 、转换精度
C 、转换误差
D 、转换速度
2．十进制数-14的反码为10001 ；补码为10010 。
3．数字电路中，存在回差电压的电路是施密特触发电路。
5．有一编码器其输入端是8个，则其输出端为 3 。
6．一个8位数的D/A它的分辨率是1∕(28-1) 。
7．写出下列触发器特性方程：SR触发器Q﹡= S +R′Q ，SR=0（约束条件）；
JK触发器Q﹡= J Q′+K′Q 。
8．三个JK触发器构成计数器，其最多有效状态为8 个；若要组成十进制计数器，则需要 4 个触发器，它的无效状态有 6 个。
二、判断题：（每小题1分，共10分）
（0 ）1、OC门和三态门均可实现“线与”功能。
（1 ）2、余3码= 8421BCD码+ 0011。
（0 ）3、时序电路和组合电路都具有记忆性。
（1 ）4、一个模为2n的计数器也是一个2n进制的分频器。
（0 ）5、最基本的数字逻辑关系是与非和或非。
（0 ）6、计数器和数字比较器同属于时序逻辑电路。
（ 1 ）7、移位寄存器必须是同步的时序逻辑电路。
（ 1 ）8、由N个触发器组成的寄存器只能寄存N个数码。
（0 ）9、TTL反相器输入端悬空时，输出端为高电平。
（0 ）10、RAM是只读存储器的简称。
三、单选题（（每小题1分，共10分）：
1．可编程阵列逻辑PAL，其与逻辑阵列是（A ），或逻辑阵列是（ B ）。
（A）可编程；（B）固定；（C）不确定。
2．下列所示触发器中属下降沿触发的是（B ）。
（A）（B）（C）
3．如右图所示CMOS电路，其逻辑功能是（C )。
（A）CMOS异或门；
（B）CMOS与非门；
（C）CMOS或非门。
4．十六路数据选择器应有( B )选择控制端。
（A）2；（B）4；（C）6 ；（D）8。
5．如右图真值表，B 、C 为输入变量，则输入与输出变量是（ A ）。
（A ）同或门；（B ）异或门；（C ）或非门。
6．在逻辑代数式F=A ⊕B 中，若B=1，则F=（ C ）。
（A ）F=0 ；
（B ）F=A ；
（C ）F=A ＇。
7．如右图电路完成的是（ C ）功能。
（A ）计数器； （B ）左移移位寄存器； （C ）右移移位寄存器。
8
（A ）能自启动；（B 9 （A ） （AB ）＇+（ （B ） （A+B ）（ （C ） （AB+CD ）＇
10．在A/D （A ）采样、量化、编码；
（B ）保持、编码、译码；
（C ）采样、保持、译码。
一、填空（每空1分，共15分）：
2．十进制数-13反码为 10010 ；补码为 10011 。
5． A/D 转换过程要经过采样 、保持、 量化 和 编码 四个步骤完成。 F
L
1J C 1CP Q
S R Q 1
K 1
6．三个D 触发器构成计数器，最多有效状态为 8 ；若要成十进制计数器，则需要 4 个触发器，它的无效状态有 6 个。
二、判断题：（每小题1分，共10分）
（0 ）1．PAL 逻辑器件的与阵列和或阵列均可编程。
（ 0 ）2．8421BCD 码 = 余3码－1100 。
（ 1 ）3．TTL 反相器输入端悬空时，输入端相当于接高电平。
（1 ）4．一个模十的计数器也是一个十分频器。
（ 0 ）5．OD 门和三态门均可实现“线与”功能。
（0 ）6．计数器和数字比较器同属于时序逻辑电路。
（ 1 ）7．数码寄存器必须是同步的时序逻辑电路。
（ 0 ）8．将N 个触发器可构成N 进制的扭环形计数器。
（ 0 ）9．N 进制编码器的输入与输出端数目满足n —2n 关系。
（1 ）10．ROM 是只读存储器的简称。
三、选择题：（每小题1分，共10分）
1．可编程逻辑阵列PLA 中，PLA 的与阵列是（ A ），或阵列是（ A ）。
（A ）可编程 （B ）固定 （C ）不确定
2．已知某二变量输入逻辑门的输入 A 、B 及输出Y 的波形如下，试判断其为何种逻辑门的功能。（
C ） （A ）与非门；
（B ）或非门；
（C ）与门；
（D ）异或门。
3．十六路数据选择器应有( B )选择控制端。
（A ）2； （B ）4； （C ）6 ； （D ）8。
4．如右图真值表，B 、C 为输入变量，则输入与输出变量是（ A ）。
B C F
0 0 1 1 0 1 0 1 0
1
1
（A ）异或门；（B ）同或门；（C ）或非门。
5．如右图电路所示，其逻辑功能是（ C ）。
（A ）计数器；
（B ）右移移位寄存器；
（C ）左移移位寄存器。
6．如右图所示CMOS （A ）CMOS 与非门； （B ）CMOS 或非门；
（C ）CMOS 异或门。 Y a )
1D C 1
CP Q 2S
L Q
21D C 1Q 1Q
11D C 1Q 0Q 01C 1Q
1Q 11J C 1Q 0
Q
01K
1K
7．有一计数器，其状态转换图如下所示，则该计数器（ A ）。
（A ）能自启动；
（B ）不能自启动； （C ）不好判断。 8．有门电路如右图所示，则其输出Z 的逻辑表达式为（ C ）。
（A ）Z=（AB ）＇； （B ）Z=（A+B ）＇；
（C ）Z=0。
9．下列所示触发器中属上降沿触发的是（ B ）。
（A ） （B ） （C ）
10．在逻辑代数式F=A ⊕B 中，若B=0，则F=（ A ）。
（A ）F=A ；
（B ）F=A ＇；
（C ）F=0。
一、填空（每空1分，共10分）
3、如果采用二进制代码为100份文件顺序编码，最少需要用（ 7 ）位。
4、逻辑函数式A ⊕1的值为（ A ’ ）。
5、逻辑函数式C B C A C B A Y ''+'+''=的最小项之和
的形式是
（ C AB C B A C B A C B A '+''+''+''' ）。
二、单项选择题（每题1分，共10分）
1、下面哪种A/D 转换器的转换速度最快（ A ）。
（a ）并联比较型 ,（b ）逐次渐进型, （c ）双积分型 ,（d ）倒T 型
2、若两个逻辑式相等，则它们的对偶式（ D ）。
（a ）不一定相等,（b ）都等于1,（c ）都等于0,（d ）一定相等
3、正逻辑的低电平表示为（B ）。（注：本试卷其他题目均采用正逻辑。）
（a ）1,（b ）0,（c ）原变量,（d ）反变量 1 1 1
0 0 0 1 0 00 1 10 0 1010 1 1 0
1 0 1
/0/0/0/0
/0
/1
/0/0
4、三态门电路的输出可以为高电平、低电平及（ C ）。
（a）0,（b）1,（c）高阻态,（d）不定态
5随着计数脉冲的不断输入而作递增计数的计数器是（ A ）。
（a）加法计数器,（b）减法计数器,（c）可逆计数器,（d）寄存器
6、TTL输入端的悬空状态和接（A ）是等效的。
（a）逻辑1（b）逻辑0，（c）电容，（d）电感
7、TTL集成数字芯片，驱动大负载电流时，用输出（ B ）去驱动。
（a）高电平,（b）低电平,（c）电感,（d）电容
8、米里（Mealy）型电路的输出不仅与当时的输入有关，而且与（A ）的状态有关。
（a）存储器（b）计数器,（c）可逆计数器,（d）分频器
9、（ D ）构成的多谐振荡器的稳定度最高。
（a）555定时器,（b）环形振荡电路,（c）由施密特触发器,（d）反馈回路接入石英晶体振荡器10、（ C ）又叫做多路（转换）开关。
（a）译码器,（b）编码器,（c）数据选择器,（d）寄存器
也就是讲，一个触发器存储一位二进制数
触发器是存储单元
信你自己罢！只有你自己是真实的，也只有你能够创造你自己
电子科技大学二零零六至二零零七学年第二学期期末考试 试卷评分基本规则 数字逻辑设计及应用课程考试题中文A卷（120分钟）考试形式：闭卷考试日期2007年7月日课程成绩构成：平时20 分，期中20 分，实验0 分，期末60 分 一、填空题（每空1分，共5分） 1、CMOS与非门的未用输入端应连接到逻辑（1）电平或者输入信号连接端上。 2、DAC的功能是将（数字）输入成正比地转换成模拟输出。 512 EPROM可存储一个（9 ）输入4输出的真值表。 3、4 4、74X163的RCO输出有效条件是：仅当使能信号（ENT）有效，并且计数器的状态是15。 5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101)2. 二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分） 1、八路数据分配器的地址输入端有（B）个。 A. 2 B. 3 C. 4 D. 5 2、以下描述一个逻辑函数的方法中( C)只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（D）。 A. 2 B. 3 C. 4 D.5 5、下列各逻辑函数式相等，其中无静态冒险现象的是（D）。 A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’ C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’
标准答案及评分标准 课程名称：数字电路 适用专业（班级）： 课程归属：理工学科部 是否可携带（填写计算器、词典等）：计算器 开卷、闭卷：闭卷 学科部主任： 出卷人： ―――――――――――――――――――――――――――――――――― 一．选择题（每小题2分，共20分） 1．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 2．若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或 3．在下列逻辑电路中，不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器 4．一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是 【 C 】 A.4 B.2 C.3 D.16 5．最小项ABCD 的逻辑相邻最小项是 【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD 6．同步计数器和异步计数器比较，同步计数器的最显著优点是 【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 8．组合逻辑电路通常由【 】组合而成。 【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器 9．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出0 12Y Y Y ??的值是 【 C 】 A.111 B.010 C.000 D.101 10．逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.（A+B ）（A+C ） D.B+C
- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1=；Y 2 ＝ ；Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿ c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1
. 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号
图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线………………………
D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表；
电子线路分析与实践2期末复习辅导 2010年10月 练习题 一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值 。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时 ，外加反向电压时 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 和 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 。 10． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 和 。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括 分辨率 和 转换误差 。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是 。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为 量化 。 23．CPLD 的含义是 。 二、选择题 1. 十进制数85转换为二进制数为（ ） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（ ） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（ ） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10 )57(
5.某地址译码电路如图2所示，当输入地址变量 A7-A0的状态分别为什么状态 时，丫1、丫6分别才为低电平(被译中) 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 ________________ 和 _______________ 两分组成。 2. 十进制数(56) 10转换为二进制数为 ____________ 和十六进制数为 __________ 3. 串行进位加法器的缺点是 _________ ，想速度高时应采用 ____________ 加法器＜ 4. 多谐振荡器是一种波形 _________ 电路，它没有稳态，只有两个 ______________ 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M ________________ 二、化简、证明、分析综合题: 1. 写出函数F (A,B,C,D) = A B C D E 的反函数 2. 证明逻辑函数式相等： BC D D(B C)(AD B) B D 3. 已知逻辑函数 F= E( 3,5,8,9 , 10, 12) +E d(0,1,2) (1) 化简该函数为最简与或式： (2) 画出用两级与非门实现的最简与或式电路图： 4. 555定时器构成的多谐振动器图1所示，已知R 1=1K Q , R 2=8.2K Q , C=0.1卩F 试求脉冲宽度T ,振荡频率f 和占空比q 。 ) 级 班 ( 业 专 M As As 扣 As
6?触发器电路就输入信号的波形如图 3 所示，试分别写出D 触发器的Q 和Q1 的表达式，并画出其波形。 Q n+1= 7.已知电路如图4所示，试写出： ① 驱动方程； ② 状态方程； ③ 输出方程； ④ 状态表； ⑤ 电路功能。 二、设计题：(每10分，共20分) 1 ?设计一个三变量偶检验逻辑电路。当三变量 A B C 输入组合中的“ T 的 个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求: (1)列出该电路F(A,B,C)的真值表和表达式; (2)画出逻辑电路图 2 .试用74161、3-8译码器和少量门电路，实现图 5所示波形V01 VO2 其中CP 为输入波形。要求： 1 A Rd O E 營 _TLnJTTLTL D= J - Q i =
数 电 复 习 题 选择题： 1．下列四个数中，与十进制数（163）10不相等的是（ D ） A 、(A3)16 B 、（10100011）2 C 、（000101100011）8421BCD D 、（203）8 2．N 个变量可以构成多少个最小项（ C ） A 、N B 、2N C 、2N D 、2N -1 3．下列功能不是二极管的常用功能的是（ C ） A 、检波 B 、开关 C 、放大 D 、整流 4．.将十进制数10)18(转换成八进制数是 （ B ） A 、20 B 、22 C 、21 D 、23 5．译码器的输入地址线为4根，那么输出线为多少根（ C ） A 、8 B 、12 C 、16 D 、20 6．能把正弦信号转换成矩形脉冲信号的电路是（D ） A 、多谐振荡器 B 、D/A 转换器 C 、JK 触发器 D 、施密特触发器 7．三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 （ A ） A 、m2 B 、 m5 C 、m3 D 、 m7 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（ B ） A 、与阵列 B 、或阵列 C 、与阵列和或阵列都可以 D 、以上说法都不对 9．A/D 转换器中，转换速度最高的为( A )转换 A 、并联比较型 B 、逐次逼近型 C 、双积分型 D 、计数型 10．关于PAL 器件与或阵列说法正确的是 （ A ） A 、 只有与阵列可编程 B 、 都是可编程的 C 、 只有或阵列可编程 D 、 都是不可编程的 11. 当三态门输出高阻状态时，输出电阻为 （ A ） A 、无穷大 B 、约100欧姆 C 、无穷小 D 、约10欧姆 12为使采样输出信号不失真地代表输入模拟信号，采样频率 f s 和 输入模
天津理工大学考试试卷 2013～2014学年度第一学期 《高频电子线路》 期末考试 答案 课程代码： 0562010 试卷编号： 5-A 命题日期： 2013 年 11 月 5 日 答题时限： 120 分钟 考试形式：闭卷笔试 得分统计表： 大题号 总分 一 二 三 四 五 一、单项选择题（从4个备选答案中选择最适合的一项，每小题1分，共10分） 得分 1. 下图所示抽头式并联谐振回路中，接入系数为p ，则把电容C1折合到LC 回路两端后的值为 A 。 A 12C p B 11 2C p C 1pC D 11C p 2. 某丙类高频功率放大器原工作于在欠压状态，现欲调整使它工作在临界状态，可采用办法 B 。 A CC V 增加、 bm V 减小、 p R 减小
B C C V 减小、bm V 增加、p R 增加 C CC V 减小、 bm V 减小、p R 减小 D CC V 增加、 bm V 增加、 p R 增加 3. 给一个振荡器附加AFC 系统，是为了 D 。 A 尽量保持输出电平恒定； B 使振荡器的输出与参考信号完全同步（同频同相）； C 使振荡器输出的频率与参考信号频率相等，但初相位相对于参考信号初相位有一定的剩余误差； D 使振荡频率比不加时稳定。 4. 为了保证调幅波的包络能够较好地反映调制信号， C 。 A 集电极被调功率放大器和基极被调功率放大器都应工作在欠压状态 B 它们都应工作在过压状态 C 集电极被调功率放大器应工作在过压状态，另一个则应工作在欠压状态 D 基极被调功率放大器应工作在过压状态，另一个则应工作在欠压状态 5. 下面属于非线性元件特性的是 C 。 A 只有直流电阻，且阻值随静态工作点的改变而改变 B 只有动态电阻，且阻值随静态工作点的改变而改变 C 具有频率变换的作用 D 满足叠加原理 6. 某一调谐放大器，假设输入信号的频率为2MHz 、5MHz 、10MHz ，12MHz ，当谐振回路的谐振频率为10MHz 时，频率为 C 的信号在输出信号中最强。 A 2MHz B 5MHz C 10MHz D 12MHz 7. 若调制信号的频率范围为n F F -1时，用来进行标准调幅，则形成已调波的带宽为 A 。 A n F 2 B ()12F F n - C 12F D ()n f F m 12+ 8. 多级单调谐回路谐振放大器与单级单调谐回路放大器比较，叙述正确的是 C 。
1．将二进制数化为等值的十进制和十六进制： (1100101)2=( 101 )10 =( 65 )16 2．写出下列二进制数的原码和补码： (-1011)2=( 11011 )原=( 10101 )补 Y的电平依次为3．输出低电平有效的3线– 8线译码器的输入为110时,其8个输出端0 7~Y 10111111 。 *； 4．写出J、K触发器的特性方程：Q Q+ = Q K J 5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。 1．余3码10001000对应的8421码为（A ）。 A．01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数) B A B =为0的逻辑变量组合为( D ) C + + F+ (C A ' ' )( ' ' )( A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3．标准或-与式是由（ C ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（B）。 Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１ 5．一个8选一数据选择器的地址输入端有（C ）个。 A.1 B.2 C.3 D.8 6．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。 A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位 7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 8. 用８个触发器可以记忆（ D ）种不同状态． A．8 B．16 C．128 D．256 9. 多谐振荡器可以产生下列哪种波形( B ) A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 10．输出在每个时钟周期翻转一次的触发器是（ A ）。
一、 时序逻辑电路与组合逻辑电路不同， 其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输 出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。 四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器
五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程
（4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程
1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕?
通信071?5 班 20 08?20 09 学年第二学期 《数字电子技术基础》 课试卷试卷 类型：A ■卷 单项选择题(每小题2分，共24 分) 1、 8421BCD 码01101001.01110001转换为十进制数是： A : 78.16 B : 24.25 C : 2、 最简与或式的标准是： (c ) A:表达式中乘积项最多，且每个乘积项的变量个数最多 变量个数最多 C:表达式中乘积项最少，且每个乘积项的变量个数最少 变量个数最多 3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去1个表现形式不同的变量，保留相同变量 B:消去2个表现形式不同的变量，保留相同变量 C :消去3个表现形式不同的变量，保留相同 D:消去4个表现形式不同的变量，保留相同变量 4、 已知真值表如表 1所示，则其逻辑表达式为： A: A ? B ? C B: AB + BC C: AB + BC D: ABC (A+B+C ) 5、 函数 F(A ， A: F(A,B,C)= B: F(A,B,C)= C: F(A,B,C)= D: F(A,B,C)= B ，C)=AB+BC+AC 的最小项表达式为: E m E m E m E m (0， (3， (0， (2， 2, 5, 2, 4, 4) 6， 3， 6， 7) 4) 7) 6、 欲将一个移位寄存器中的二进制数乘以( A: 32 B : 10 7、 已知74LS138译码器的输入三个使能端( E 1=1， 是：(C ) A :::: (c 69.71 ，它能: 变量 32) 10需要 n 1 n = Q ，JK 触发器的J 、K 取值应是: B: J=0， K=1 (B ) B :集电极开路门 D : 54.56 B :表达式中乘积项最少，且每个乘积项的 D:表达式中乘积项最多，且每个乘积项的 (B ) (B ) ( C : _ E 2A =E 2B = 0 ) )个移位脉冲。 D : 6 _ _ A 2A 1A O =011，则输岀 丫厂?丫0 时，地址码 8、 要实现Q =Q A: J=0， K=0 9、 能够实现线与功能的是： A: TTL 与非门 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 输岀。 A : 8ms B : 4ms 11、 表2所列真值表的逻辑功能所表示的逻辑器件是： A B C D (D ) C: J=1， K=0 D : J=1， K=1 C :三态逻辑门 1kHz ，经过 D : CMOS 逻辑门 B )可转换为4位并行数据 译码器 选择器 优先 编码器 比 较器 输入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 12、 A: B: C: D: 图1所示为2个4位二进制数相加的串 11000 11001 10111 10101 接全力X 器逻辑电路图X 运算后 的 0 0 0 0 0 0 0 1 0 0 0 0 0 X 1 0 0 图 31 0 0 (A )
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：
数字电路考试试卷 一、填空 1．在三变量逻辑函数中，有m 5m 6= ，ΠM （0,1,2,3,4,5,6,7）= 。 2．十进制数78的二进制数是 ，八进制数是 ；十六进制数是 。 3．有一个六位D/A 转换器，设满刻度输出为6.3伏，当输入数字量为101001时，输出模拟电压为 。 ４．ＲＯＭ地址为Ａ０～Ａ７７，输出为Ｙ０～Ｙ３，则ＲＯＭ容量为 。 二．用卡诺图法化简下列函数为最简与或式。 1．F(A,B,C,D)=∑m(3,5,8,9,10,12)+∑d(0,1,2,13) 2．F(A,B,C,D)=（A+B+C+D ）（A+B+C+D ）（A+B+C+D ）（B+C ） 三．某组合电路有3个输入逻辑变量A 、B 、C 和一个控制变量M 。当M=1 时，A 、B 、C 中有偶数个1，电路输出为1；当M=0时，A 、B 、C 中 有奇数个1，电路输出为1。 1．请列出真值表，写出输出函数的最简与或逻辑表达式； 2．用3-8译码器74LS138实现该电路。 四． 已知JK 触发器构成的电路如图所示，设Q 0,Q 1,Q 2初态为0，试画出在CP 作用下，Q 0、Q 1、Q 2的时序图。 五．作出下列两种情况下序列信号检测器的最简状态转换图，凡收到输入序列101时输出就为1。
1．规定检测的101序列不重叠； 2．允许检测的101序列重叠。 六．下图是由8选1数据选择器和同步4位二进制计数器74161构成的循环序列为1101001(左位在前)的序列信号发生器的部分连线图。 （1） 试完成该电路的连线； （2） 画出计数器的状态转换图 七．555定时器、计数器和集成施密特电路构成下图所示电路。 （1）说明电路各部分的功能。 （2）若集成施密特电路的V DD =10V ，R 1 = 100K Ω，C 1 = 0.01μF ，VT+=6.3V ，VT- =2.7V 求v 1端波形的周期T 。 （3）74161芯片进位端C 与其CP 端脉冲的分频比是多少？ （4）若R = 30K Ω，C = 0.01μF ，求v O 端输出脉宽T W 是多少？ （5）画出v 1 ，74161进位端C 和v O 的波形。 C 1μF v o
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
填空题 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方 程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。二、选择题1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中， 输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。
A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（ D）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。（每题6分，共12分） 1、写出如图1所示电路的真值表及最简逻辑表达式。
西南交通大学数字电子技术学期考试试题一 一. 简答填空题（共20分，第6小题每空2分，其它每空1分） 1． 某数字信号的逻辑值为0111010，设高电平电压为5V ，低电平电压为0V 。试绘出该信号的数字波形。 波形： 2． 已知某时序电路的状态转换表如下，如果初态为S 0，输入序列为X=110101101时，则输出序列为 。 3． 写出下图所示各门电路的输出状态（0或1）。已知V IH =3.6V ，V IL =0.4V ，图（a ）、（b ）是TTL 门，图（c ）、（d ）是CMOS 门。 4． 一个存储容量为256K ×8的存储器，地址线有 条，数据线有 条。 5． 如要将一个最大幅度为5.1V 的模拟信号转换为数字信号，要求输入每变化20mv ，输出信号的最低位(LSB)发生变化，应选用 位A/D 转换器，其分辨率为 %。 次态/输出
6． 四个电路输入V I 、输出V O 的波形如图所示，试简答分别实现下列功能的最简电路类型（不必画出电路）。 7． 写出下图所示PLD 的输出F 1、F 2逻辑表达式。 二. 逻辑代数和组合逻辑 1. 公式法化简下列函数为最简与或式。（4分） BD C D A B A C B A D C B A F ++++=),,,( （a ） F 1= F 2=
2. 分析以下组合电路的功能，要求写出图示电路的逻辑表达式（3分），列出其真值表（2分），并说明电路的逻辑功能（2分）。 三. 用或非门设计一个组合电路。其输入为8421BCD码，输出L当输入数能被4整除时为1，其他情况为0。（0可以被任何整数整除，要求有设计过程，给出电路图） （1）建立真值表（3分） （2）写出函数的最小项表达式（3分） （3）化简函数表达式（4分） （4）用或非门实现。（4分） 四. 已知时序电路如图所示。 1．请写出各触发器的驱动方程和次态方程。（5分） 2．画出电路的状态（Q1Q0）转换图。（5分） CP
数电试题及答案
通信071~5 班20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷 题号一二三四五六七八九 总 成 绩 得 分 一、单项选择题（每小题2分，共24分） 1、8421BCD码01101001.01110001转换为十进制数是：（） A：78.16 B：24.25 C：69.71 D：54.56 2、最简与或式的标准是：（） A：表达式中乘积项最多，且每个乘积项的变量个数最多B：表达式中乘积项最少，且每个乘积项的变量个数最多 C：表达式中乘积项最少，且每个乘积项的变量个数最少D：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（）
A：消去1个表现形式不同的变量，保留相同变量 B：消去2个表现形式不同的变量，保留相同变量 C：消去3个表现形式不同的变量，保留相同变量表1 D：消去4个表现形式不同的变量，保留相同变量
4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕ B ⊕ C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要 （ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011， A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1
2015-2016年第一学年度 汕尾市职业技术学校电子线路期末考试(开卷) 班级___________ 姓名__________ 分数__________ 一选择题（本大题共十道小题，每小题2分） 1、模拟电路中晶体管大多工作于( )。 A．放大状态 B.截止状态 C.击穿状态 D.饱和状态 2、当逻辑函数有n个变量时，共有( )个变量取值组合？ A. n B. 2n C. n2 D. 2n 3、十进制数25用8421BCD码表示为( )。 A、10 101 B、0010 0101 C、100101 D、100101 4、下列逻辑式中，正确的逻辑公式是( )。 A．A+B=A B B. A+B=A B + C. A+B=AB D. A+= 00 5、二输入端的与非门，其输入端为A、B，输出端为Y,则其表达式Y= （）。 A、AB B、AB C、B A+D、A+B 6、逻辑式A+BC=( )。 A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 7、辑电路如图示，其逻辑式为( )。 A.F=A+BC B、F=A B C ?+ C、F=A B C ++D、F=A·BC
1 1& ≥1 1F A B C 8、一个T触发器，在T=0时，加上时钟脉冲，则触发器（）。 A、保持原态 B、置0 C、置1 D、翻转 9、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是 （）。 A、5 B、6 C、8 D、43 10、下列电路中，不属于组合逻辑电路的是( ) A．译码器B．全加器 C．寄存器 D．编码器 二填空题（本大题共十小题每小题2分） 1、数字信号的特点是在上和上都是断续变化的，其高电平和低电平 常用和来表示。 2、OC门的输出端可并联使用，实现________功能；三态门可用来实现 ______________。 3、(35)10 =（）2 = ( )8421BCD 4、基本逻辑运算有________、________、________3种。 5、在RS、JK、T和D触发器中，_____触发器的逻辑功能最多。 6、组合电路由________________构成，它的输出只取决于_ ________________ 而与原状态无关。
广东海洋大学 -- 学年第 学期 《数字电子技术基础》课程试题■考试■A 卷■闭卷课程号： 16632205□考查□B 卷□开卷题 号一二三四五六七八九十总分阅卷教师 各题分数1025 153020100实得分数一．填空题。(每题2分，共10分) 1．将二进制数化为等值的十进制和十六进制： (1100101)2=( 101)10 =(65)162．写出下列二进制数的原码和补码： (-1011)2=( 10001011)原=( 11110101)补3．输出低电平有效的3线 – 8线译码器的输入为110时,其8个输出端的电平依次为 1011111 。 07~Y Y 4．写出J 、K 触发器的特性方程： ；5. TTL 集电极开路门必须外接__电源和上拉电阻______才能正常工作。二．单项选择题。（1～15每题1分，16～20每题2分，共25分）1．余3码10001000对应的8421码为（ B ）。A ．01010101 B.10000101 C.10111011 D.111010112.使逻辑函数为0的逻辑变量组合为( D ) )')(')(''(C A C B B A F +++= A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=1103．标准或-与式是由（ B ）构成的逻辑表达式。 A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 班级： 姓名： 学号： 试题共 10 页 加白纸 1 张密 封 线习题到试卷连备进；对于布置情况与有关高中资料试卷电气系统接线等情况，然后根据规范与规程规定，制定设备调试高中资料试卷方案。度内来中资料
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1