摘要：锁相环路是PLL 是一个能够跟踪输入信号相位变化，以消除频率误差为目的的闭环自动控制系统。锁相环环路PLL 主要由鉴相器PD 、环路滤波器LF 和电压控制振荡器VCO 组成，工作原理主要是频率牵引和相位锁定。PLL 在无线电技术很多领域，如调制与解调、频率合成、数字同步系统等方面得到了广泛运用，已经成为现代模拟与数字通信系统中不可缺少的基本部件。
关键词：锁相环；鉴相器；压控振荡器；环路滤波器
1锁相环基本工作原理
锁相环（PLL ）主要由鉴相器（PD ）、环路滤波器(LF) 、压控振荡器(VCO)三部分组成。基本组成框图如图1所示。
图1 锁相环结构图
图1中，输入信号()i u t 与反馈输出信号()o u t 的相位进行比较，得到误差相位()e t θ，并由此产生误差电压()D u t ，误差电压经过环路滤波器过滤得到控制电压()c u t ，()c u t 控制VCO 的振荡频率，改变输出信号
()o u t 的频率和相位，同时改变了输出信号和输入信号的相位差()e t θ。即控制电压加到压控振荡器上使之
产生频率偏移，来跟踪输入信号频率()i w t 。当输出信号频率等于输入信号频率时，会有一个稳态相位差，使鉴相器输出一个稳定的直流误差电压，控制VCO 输出信号频率稳定在输入信号频率上，即为PLL 的锁定状态。
在PLL 中，鉴相器的鉴相特性 ()()D d e u t K t θ= （1） 式中：d K 为鉴相器灵敏度。
压控振荡器VCO 的控制特性为 v w =o w +c K ()c u t （2） 式中：o w 为压控振荡器的自由振荡频率（c u 为0时的固有频率），c K 为压控灵敏度。若输入信号()i u t 为单频信号，()sin[]i i i i u t U wt θ=+，则相位误差()e t θ为
()[()]()()t
t
e i i o c c i o i c c t w t w K u t dt w w t K u t dt θθθ=+-+=-+-??
（3）
令环路滤波器单位冲击响应()()h t t δ=，则控制电压()c u t 为
()[()]*()()c d e d e u t K t t K t θδθ==
因此 ()
()()()e i o c c d e d t w w K u t w K t dt
θθ=--=?- （4）
式中：
()
e d t dt
θ为环路的瞬时频差，i o w w w ?=-为环路的固有频差，()d e K t θ为由()c u t 控制VCO 产生的控制频差。
因此锁相环的控制关系可描述为：瞬时频差=固有频差-控制频差
当环路对输入固定频率的信号之后，稳态频差等于零，稳态相差为固定值。误差电压为直流，直流滤波得到控制电压也是直流。
2环路工作原理与相位模型
环路能实现相位锁定，主要是利用负反馈控制系统原理。负反馈控制系统的的功能是检测误差和修正误差,最后使得被控制变量与输入变量一致或基本一致，其基本结构如图2所示。
输入信号
+控制信号
误差信号
图2 负反馈系统框图
反馈部件反馈被控制变量，输入变量与反馈变量比较得到误差信号，误差信号经控制器输出与误差成比例的控制信号，来修正被控制变量，以减少误差，最终使输入变量与反馈变量的误差趋于0。
2.1鉴相器（PD ）
鉴相器是一个相位比较装置，用来检测环路输入信号与反馈信号之间的相位差()e t θ。并将相位误差转换为误差电压()D u t ，()D u t 是相差()e t θ的函数。鉴相器有多种类型，如模拟乘法器、取样保持型、边沿触发数字型等，以下对模拟乘法器型鉴相器，分析其基本原理，给出数学模型。
2.1.1基本原理
模拟乘法器主要用来对输入的两个模拟信号进行鉴相。原理框图如图3所示。设参考信号()i u t 与反馈信号()o u t 均为单频余弦信号，两个输入信号分别用正弦和余弦函数表示，且两者的初始位相都为0。由图3（a ）得： 1
()sin cos [sin()sin()]2
D i i o o i o i o i o u t U wtU w t U U w w t w w t ==
++-
（5）
（a ）模拟乘法器框图 图3 （b ）拟乘法器的鉴相特性
经环路滤波器滤除高频分量后 11
()sin()sin ()sin ()22
D i o i o i o e d e u t U U w w t U U t K t θθ=
-==
（6） 式中()e t θ为i u 与o u 的相位差；d K 为鉴频灵敏度。
模拟乘法器的鉴频特性如图3（b ）所示，我们也把这种鉴频特性为正弦鉴频特性，由图可知，当()e t θ在
[~
]2
2
π
π
-
内变化时，输出和输入信号有单一对应关系。当|()|6
e t π
θ<
时，()()D d e u t K t θ=，即D u 与e θ可近
似为线性关系。一般有模拟乘法器构成的鉴相器都工作在满足上面的条件之下。
2.1.2数学模型（相位模型）
根据以上工作原理，鉴相器是以两个输入信号的相位差控制其输出电压变化。所以数学模型如图4所示。
o
θ+-
图4 鉴相器数学模型
其中： e i o θθθ=-
2.2环路滤波器（LF ）
环路滤波器是由线性电路组成的低通滤波器，在环路中是为了滤除误差电压中的高频成分和噪声，起到平滑VCO 的控制电压()c u t 的作用，它对锁相环的瞬时响应，锁定时间，频率特性和稳定性等都有影响。所以它是锁相环中的一个重要部件。
2.2.1环路滤波器的模型
环路滤波器在时域分析中可用一个传输算子()F p 来表示，这里d
p dt
=
为微分算子。在复频域分析中可
用传递函数()F s 表示，其中s=a+j Ω是复频率；若用s=j Ω带入()F s 中可得到它的频率响应F(j )Ω。
滤波器的描述方程，用时域和复频域表示分别为式（13）和式（14），模型如图8所示 。
()()()c D u t F p u t = （7）
()()()c d U s F s U s = （8）
（a ）时域模型 （b ）复频域模型
图8 环路滤波器数学模型
2.2.2常用环路滤波器的电路原理 （1）无源RC 积分滤波器
这是结构最简单的低通滤波器，电路构成如图5所示，其传递函数表达式为
()111
()1
()1c D U s F s U s s s τττ
=
==
++ (9) 式中：RC τ=为时间常数，由电路和信号理论可知，该电路具有低通特性，相位滞后。当频率很高时，幅度趋于零，相位滞后接近
2
π
，即最大相位差为2π-。
图5 RC 积分滤波器 图6 无源比例积分滤波器
（2）无源比例积分滤波器
电路组成如图6所示，其传递函数表达式为
222
111
1
1()11s s F s s s ττττττ+
+=
=++
（10）
其中112()R R C τ=+，22R C τ=
频率响应为 2
1
1()1jw F jw jw ττ+=
+ （11）
直流增益为，当频率很高时 2
12
()|w R F jw R R →∞=
+ （12）
频率响应为电阻分压比，这就是滤波器的比例作用。从相频特性上看，当频率很高时有相位超前校正的作用，这是由相位超前因子（21jw τ+）引起的。这个相位超前作用将有利于改善环路的稳定性。 （3）有源比例积分滤波器
有源比例积分滤波器有运算放大器组成，电路如图7所示。
图7 有源比例积分滤波器
传递函数为 22
2
11
1
1()s s F s s s
ττ
τττ+
+=-=- （13）
式中 11R C τ=；11R C τ=
分析上式可知，对于理想集成运算放大器（高增益），可以近似为理想积分滤波器，(0)F =∞。实际上，有源比例积分滤波器的(0)F A =，所以它提高了环路的直流增益，有利于降低稳态相对误差。有源比例积分滤波器的3dB -带宽较窄，利于滤除环路噪声。频率较高时， 2
1
()|w R F jw R →∞=
（14） 所以其高频段增益可以在较大的范围内进行调整，增大了设计上的灵活性。
2.3压控振荡器（VCO ）
压控振荡器是一个电压-频率变换装置，在理想的情况下，压控振荡器的振荡频率应随输入控制电压
()c u t 线性变化，即应有变换关系v w =o w +c K ()c u t 。实际应用中的压控振荡器的控制特性只有有限的线性控
制范围，超出这个范围之后控制灵敏度将会下降。
由于压控振荡器的输出反馈到鉴相器上，对鉴相器输出误差电压()D u t 起作用的不是其频率，而是其相位
()()()t t
v
o
c c
w d w t K u d ττττ=+??
即 20
()()t
c
c
t K u d θττ=? （15）
改写成算子形式为 2()()c
c K t u t p
θ= （16）
所以压控振荡器的数学模型如图9所示。
图9 压控振荡器的模型 从模型上看，压控振荡器具有一个积分因子
1
p
，这是相位与角频率之间的积分关系形成的。锁相环路中要求输出的是相位，因此，这个积分作用是压控振荡器所固有的。在环路中起着相当重要的作用。
如上所述，压控振荡器应是一个具有线性控制特性的调频振荡器，对它的基本要求是：频率稳定度好（包括）；控制灵敏度c K 高；控制特性的线性要好；线性区域要宽等等。这些要求之间往往是矛盾的，设计中要折衷考虑。压控振荡器电路的形式很多，常用的有LC 压控振荡器，晶体压控振荡器，负阻压控振荡器和RC 压控振荡器等几种。
3环路的相位模型
综合以上各环节的数学模型，锁相环的相位模型如图10所示。
图10 锁相环的相位模型
由图写出环路的基本方程式为
0()()()()()
sin[()]c
e i i d e K t t t t K F p t p
θθθθθ=-=- （17）
两边对t 求导，整理得： ()()sin[()]e i d c e p t p K K F p t θθθ=- （18） 式17完整的描述环路闭合后所发生的控制过程。
()
()e e i o d t p t w w w dt
θθ=
=?=-称为瞬时频差，它表示压控振荡器频率o w 偏离输入信号i w 的数值。 令()sin[()]d c e K K F p t θ00()o o w t w w =?=-其中0o w 是未加控制电压()c u t 时压控振荡器的固有频率。
()sin[()]d c e K K F p t θ称为控制频差，它表示压控振荡器在()()sin[()]c d c e u t K K F p t θ=的作用下，产生振荡
频率i w 偏离0o w 的数值。0i
i i o d p w w dt
θθ=
=-为固有频差，它表示输入频率i w 偏离0o w 的数值。 由此可知式17说明锁相环路闭合后的任意时刻，瞬时频差w ?()t 与控制频差0()w t ?之和恒等于输入固有频率()i w t ?，即()()()o i w t w t w t ?+?=? 与第一节中式4结论一致。
4锁相环的捕捉特性
锁相环路由起始时失锁状态进入锁定状态的过程，称为捕获过程。相应的，能够由失锁进入锁定所允许最大的i w ?称为捕获带，用p w ?表示。
当环路未加输入信号()i u t 时，VCO 上没有控制电压，它的振荡频率为0o w 。若将恒定频率为i w 的输入频率加到环路上，固有频差（起始频差）0i i o w w w ?=-在接入()i u t 的瞬间，0()o o w t w =，加在鉴相器的两信号的瞬时相位差 0
()()t
e i
i
t w t dt wt θ=
?=?? 。相应的，鉴相器输出的误差电压()sin()D
d i u
t K w t =?，显然，()
D u t 是频率为i w ?的差拍电压。
（1）i w ?较小时，由于i w ?的差拍频率较低，落在环路滤波器的通频带内，因而()D u t 的基波分量能通过环路滤波器加到VCO 上，控制VCO 的振荡频率()o w t ，使()o w t 在0o w 基础上近似按正弦规律变化。当
()()i o w t w t =时，环路便趋于锁定。锁定后输入与输出的相位差称为稳态相差()e θ∞，从而产生误差电压()D u t ，以维持环路的锁定状态。
（2）i w ?较大时，即将超出环路滤波器的同频带，但仍小于捕获带p w ?。这时，鉴相器输出的差拍电压()
D u t 通过环路滤波器时将受到较大的衰减，所以加到VCO 上的控制电压()c u t 很小，VCO 振荡频率()o w t 的变化幅度也很小，使得()o w t 不能立即变化到等于i w ，而要经过几个差拍周期后才能锁定。
（3）i w ?很大时，即大于捕获带p w ?，鉴相器输出的差拍电压()D u t 不能通过环路滤波器，因而VCO 上没有控制电压()c u t ，环路处于失锁状态。但是如果i w ?不是很大，尽管环路不能锁定，但也存在频率牵引现象。VCO 振荡频率的平均值向着i w 靠近了。
综上所述，PLL 并不是任何情况下环路都能锁定。如果VCO 固有频率与输入频率相差太大，环路失锁；只
有当VCO 固有频率与输入频率相差不大时环路才能锁定。
5锁相环的跟踪特性
当环路锁定后，如果输入信号频率i w 或VCO 振荡频率o w 发生变化，则VCO 振荡频率o w 会跟踪i w 而变化，
维持o i w w 的锁定状态的过程称为跟踪过程或同步过程。
由于环路锁定后，i w 或o w 得变化也会引起鉴相器的两个输入信号相位差的变化。因此，跟踪的基本原理与捕获类似。但是，在环路锁定的情况下，缓慢增大固有频差，鉴相器也是缓慢变化，由于此时()D u t 差拍频率很低，可近似为直流变化，环路滤波器对()D u t 的衰减会很小，加到VCO 的控制电压()c u t 几乎等于()D u t ，从而使跟踪过程中控制能力增强。而捕获过程中，固有频差较大时，鉴相器输出的误差电压()D u t 将受到环路滤波器较大的衰减，控制能力减弱。即环路对差拍波的衰减大于对直流电压的的衰减。因此，环路滤波器的存在将使锁相环的捕获带小于同步带。
【参考文献】
季仲梅 杨洪生 王大鸣 刘正军 《通信中的同步技术及应用 》清华大学出版社 张厥盛 《锁相技术》 西安电子科技大学出版社
锁相电路（PLL）及其应用 自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的围。 目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。 一、锁相环路的基本工作原理 1．锁相环路的基本组成 锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。 图1 锁相环路的基本组成框图 将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。 在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出
控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。 2．锁相环路的捕捉与跟踪过程 当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。锁相环由失锁到锁定的过程，人们称为捕捉过程。系统能捕捉的最大频率围或最大固有频带称为捕捉带或捕捉围。 当锁相环路锁定后，由于某些原因引起输入信号或压控振荡器频率发生变化，环路可以通过自身的反馈迅速进行调节。结果是VCO 的输出频率、相位又被锁定在基准信号参数上，从而又维持了环路的锁定。这个过程人们称为环路的跟踪过程。系统能保持跟踪的最大频率围或最大固有频带称为同步带或同步围，或称锁定围。 捕捉过程与跟踪过程是锁相环路的两种不同的自动调节过程。 由此可见，自动频率控制（AFC ）电路，在锁定状态下，存在着固定频差。而锁相环路控制（PLL ）电路，在锁定状态下，则存在着固定相位差。虽然锁相环存在着相位差，但它和基准信号之间不存在频差，即输出频率等于输入频率．这也表明，通过锁相环来进行频率控制，可以实现无误差的频率跟踪．其效果远远优于自动频率控制电路． 3．锁相环路的基本部件 1）鉴相器（PD —Phase Detector ） 鉴相器是锁相环路中的一个关键单元电路，它负责将两路输入信号进行相位比较，将比较结果从输出端送出。 鉴相器的电路类型很多，最常用的有以下三种电路． （1）模拟乘法器鉴相器，这种鉴相器常常用于鉴相器的两路输入信号均为正弦波的锁相环电路中。 （2）异或门鉴相器，这种鉴相器适合两路输入信号均为方波信号的锁相环电路中，所以异或门鉴相器常常应用于数字电路锁相环路中。 （3）边沿触发型数字鉴相器，这种鉴相器也属于数字电路型鉴相器，对输入信号要求不严，可以是方波，也可以是矩形脉冲波．这种电路常用于高频数字锁相环路中。 图2 是异或门鉴相器的鉴相波形与鉴相特性曲线。
锁相环工作原理 锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压 的相位被锁住，这就是锁相环名称的由来。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地 80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。锁相环路是一个相位反馈自动控制系统。它由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。 锁相环的工作原理： 1. 压控振荡器的输出经过采集并分频； 2. 和基准信号同时输入鉴相器； 3. 鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4. 控制VCO，使它的频率改变； 5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。 锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。这时，压控振荡器按其固有频率fv进行自由振荡。当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。如果fR和fv相差不大，鉴相器对uR和uv进行鉴相的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。 环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。 锁相环路在锁定后，不仅能使输出信号频率与输入信号频率严格同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用 ．锁相环的基本组成: 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如
1.锁相环的基本原理和模型 在并网逆变器系统中，控制器的信号需要与电网电压的信号同步，锁相环通过检测电网电压相位与输出信号相位之差，并形成反馈控制系统来消除误差，达到跟踪电网电压相位和频率的目的。一个基本的锁相环结构如图1-1所示，主要包括鉴相器，环路滤波器，压控振荡器三个部分。 图1-1 基本锁相环结构 鉴相器的主要功能是实现锁相环输出与输入的相位差检测；环路滤波器的主要作用应该是建立输入与输出的动态响应特性，滤波作用是其次；压控振荡器所产生的所需要频率和相位信息。 PLL 的每个部分都是非线性的，但是这样不便于分析设计。因此可以用近似的线性特性来表示PLL 的控制模型。 鉴相器传递函数为：)(Xo Xi Kd Vd -= 压控振荡器可以等效为一个积分环节，因此其传递函数为：S Ko 由于可以采用各种类型不同的滤波器（下文将会讲述），这里仅用)(s F 来表示滤波器的传递函数。 综合以上各个传递函数，我们可以得到，PLL 的开环传递函数，闭环传递函数和误差传递函数分别如下： S s F K K s G d o op )()(=，)()()(s F K K S s F K K s G d o d o cl +=，) ()(s F K K S S s H d o += 上述基本的传递函数就是PLL 设计和分析的基础。 2.鉴相器的实现方法 鉴相器的目的是要尽可能的得到准确的相位误差信息。可以使用线电压的过零检测实现，但是由于在电压畸变的情况下，相位信息可能受到严重影响，因此需要进行额外的信号处理，同时要检测出相位信息，至少需要一个周波的时间，动态响应性能可能受到影响。 一般也可以使用乘法鉴相器。通过将压控振荡器的输出与输入相乘，并经过一定的处理得到相位误差信息。 在实际的并网逆变器应用中还可以在在同步旋转坐标系下进行设计，其基本的目的也是要得的相差的数值。同步旋转坐标系下的控制框图和上图类似，在实际使用中，由于pq 理论在电网电压不平衡或者发生畸变使得性能较差，因而较多的使用dq 变换，将采样得到的三相交流电压信号进行变化后与给定的直流参考电压进行比较。上述两种方法都使用了近似，利用在小角度时正弦函数值约等于其角度，因而会带来误差，这个误差是人为近似导致的误差，与我们要得到的相位误差不是一个概念，最终的我们得到相位误差是要形成压控振荡器的输入信号，在次激励下获得我们所需要的频率和相位信息。 2.1乘法鉴相器
锁相环及其应用 所谓锁相环路，实际是指自动相位控制电路（APC）,它是利用两个电信号的相位 误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常 用PLL表示。 称VCO ）三个部件组成闭合系统。这是一个基本环路，其各种形式均由它变化而来 PLL概念 设环路输入信号V i= V im Sin( 3 i t+ 0 i) 环路输出信号V o= V om Sin( 3 o t+ 0 o) 其中 3 o = 3 r +△ 3 o 率的自动控制系统称为锁相环路 PLL构成 由鉴相器（PD环路滤波器（LPF）压控振荡器（VCO组成的环路 通过相位反馈控制, 最终使相位保持同步, 实现了受控频率准确跟踪基准信号频锁相环路是由鉴相器（简称PD）、环路滤波器（简称LPF或LF ）和压控振荡器（简
ejt 戶心(tAejt)谋差相檯 PLL 原理 从捕捉过程一锁定 A.捕捉过程(是失锁的) 0 i — 0 i 均是随时间变化的，经相位比较产生误差相位 0 e = 0 i - 0 o ,也是变化的。 b. 0 e (t)由鉴相器产生误差电压 V d (t)= f ( 0 e )完成相位误差一电压的变换作用。 V d (t)为交流电压。 C. V d (t)经环路滤波，滤除高频分量和干扰噪声得到纯净控制电压，由 VCO 产生 控制角频差△ 3 0,使3 0随3i 变化。 B.锁定(即相位稳定) 即 3 0= 3 r + △ 3 Omax 。 3 r 为VCO 固有振荡角频率。) 锁相基本组成和基本方程(时域) 各基本组成部件 鉴相器(PD) a. 一旦锁定0 e (t)= 0 e -(很小常数) V d (t)= V d (直流电压) b. 3 0= 3 i 输出频率恒等于输入频率(无角频差，同时控制角频差为最大△ 3 Omax
锁相环的组成和工作原理 #1 1．锁相环的基本组成 ． 许多电子设备要正常工作， 通常需要外部的输入信号与内部的振荡信 许多电子设备要正常工作， 号同步，利用锁相环路就可以实现这个目的。 号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路， 锁相环路是一种反馈控制电路，简称锁相环 ）。锁相环的特点是 （PLL）。锁相环的特点是：利用外部输入的 ）。锁相环的特点是： 参考信号控制环路内部振荡信号的频率和相 位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪， 所以锁 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪， 相环通常用于闭环跟踪电路。锁相环在工作的过程中， 相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出 于闭环跟踪电路 信号的频率与输入信号的频率相等时， 信号的频率与输入信号的频率相等时，输出电压与输入电压保 持固定的相位差值，即输出电压与输入电压的相位被锁住，这 持固定的相位差值，即输出电压与输入电压的相位被锁住， 就是锁相环名称的由来。 就是锁相环名称的由来。 （ ） 锁相环通常由鉴相器 PD） 环路滤波器 LF） 、 （ ） 和压控振荡器 VCO） （ ） 三部分组成， 所示。 三部分组成，锁相环组成的原理框图如图 8-4-1 所示。 锁相环中的鉴相器又称为相位比较器， 它的作用是检测输入信号和输 锁相环中的鉴相器又称为相位比较器， 出信号的相位差，并将检测出的相位差信号转换成 uD（t）电压信号 出信号的相位差， ） 输出， 该信号经低通滤波器滤波后形成压控振荡器的控制电压 u（t） 输出， ， C ） 对振荡器输出信号的频率实施控制。 对振荡器输出信号的频率实施控制。 施控制 2．锁相环的工作原理 ． 锁相环中的鉴相器通常由模拟乘法器组成， 利用模拟乘法器组成的鉴 锁相环中的鉴相器通常由模拟乘法器组成， 相器电路如图 8-4-2 所示。 所示。
第四章信号传输电路 第四章信号传输电路 (1) 4.4.1 模拟和数据通信系统概述 (2) 4.4.2 模拟调制与解调电路 (6) 4.4.3 集成锁相环及其应用 (13)
4.4.1 模拟和数据通信系统概述 一、简介 以前讲的通信，通常是指通过电线和空间电磁波实现。随着现代技术的发展，通信的信道频率越来越高，除长波、中波、短波通信以外，还有移动通信、微波通信(其频率范围在300MHz～300GHz)、卫星通信。通信用的介质也由电线、电缆、同轴电缆、到光纤通信。电子计算机的出现后，又使模拟通信快速地发展为数字通信。 下图是一个通信系统的典型框图： 通信方式： 模拟通信方式：构成模拟通信系统：设法保持基带信号不失真，电路全为模拟电路组成(放大、调制、解调等)。 数字通信方式：构成数字通信系统：数据传输的高可靠性，严格的通信协议和标准。 二、模拟信号传输 其过程一般为：将包含要传输信息的基带电信号进行调制(用高频信号运载要传输的信号《高频信号也称载波》)T发射T接收端接收(解调即还原出原来的信息)。 模拟信号的调制分模拟正弦调制和模拟脉冲调制。 1．拟正弦调制
幅度调制AM：调幅波-普通的调幅广播。 频率调制FM：调频波-调频广播。 相位调制PM：调相波-特殊用场。 2．模拟脉冲调制 此时，载波是脉冲波，调制波可以是正弦或其它波形，根据载波信号的参量随调制波而改变的情况，可分为脉冲波调制、脉冲幅度调制PAM(信号检测)、脉冲宽度调制PWM(各种开关电源)、脉冲脉位调制PPM(锁相)。 在通信系统中要求在同一信道中能传送多个基带(调制波信号)信号，采用将各个基带信号调制到不同的载波频率上。例如，广播电台中波段，中央人民广播电台一套是560kHz，浙江人民广播电台810kHz等，560kHz、810kHz是指载波频率。这个技术称为频分复用(Frequency – division multiplexing
PLL(锁相环)电路原理及设计[收藏] PLL(锁相环)电路原理及设计 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 一PLL(锁相环)电路的基本构成 PLL(锁相环)电路的概要 图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。 此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。 (将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。) 利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。 PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。 只要是基准频率的整数倍，便可以得到各种频率的输出。 从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率为fr，VCO的频率为fo。 在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD 会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果frlt;fo时，会产生负脉波信号。
PLL的概念 我们所说的PLL。其实就是锁相环路，简称为锁相环。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 目前锁相环主要有模拟锁相环，数字锁相环以及有记忆能力（微机控制的）锁相环。 PLL的组成 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 压控振荡器（VCO）的基本概念
调节可变电阻或可变电容可以改变波形发生电路的振荡频率，一般是通过人的手来调节的。而在自动控制等场合往往要求能自动地调节振荡频率。常见的情况是给出一个控制电压（例如计算机通过接口电路输出的控制电压），要求波形发生电路的振荡频率与控制电压成正比。这种电路称为压控振荡器，又称为VCO或 u-f转换电路。 压控振荡器是锁相环中关键部件，在实际应用中有很多种结构。 压控振荡器（VCO）电路的举例和原理 利用集成运放就可以构成精度高、线性好的压控振荡器。 我们知道积分电路输出电压变化的速率与输入电压的大小成正比，如果积分电容充电使输出电压达到一定程度后，设法使它迅速放电，然后输入电压再给它充电，如此周而复始，产生振荡，其振荡频率与输入电压成正比。即压控振荡器。下图就是实现上述意图的压控振荡器(它的输入电压Ui＞0)。 上述电路实际上就是一个方波、锯齿波发生电路，只不过这里是通过改变输入电压Ui的大小来改变输出波形频率，从而将电压参量转换成频率参量。 压控振荡器的用途较广。为了使用方便，一些厂家将压控振荡器做成模块，有的压控振荡器模块输出信号的频率与输入电压幅值的非线性误差小于0.02%，但振荡频率较低，一般在100Kz以下。 图中所示电路中A1是积分电路，A2是同相输入滞回比较器，它起开关作用。当它的输出电压u01=+UZ时，二极管D截止，输入电压（Ui＞0），经电阻R1向电容C充电，输出电压uo逐渐下降，当u0下降到零再继续下降使滞回比较器A2同相输入端电位略低于零，uO1由+UZ跳变为－UZ，二极管D由截止变导通，电容C放电，由于放电回路的等效电阻比R1小得多，因此放电很快，uO迅速上升，使A2的u+很快上升到大于零，uO1很快从－UZ跳回到+UZ，二极管又截止，输入电压经R1再向电容充电。如此周而复始，产生振荡。振荡频率与输入电压的函数关系为：
什么是锁相环（PLL）工作原理及对硬件电路连接的要求锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同 步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在 比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz 和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。 通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的 10MHz背板时钟同步来实现锁相环同步的。 锁相环(PLL)的工作原理 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的 原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
基本组成和锁相环电路 1、频率合成器电路 频率合成器组成： 频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射信号源，发射信号源主要由锁相环和VCO电路直接产生。如图3-4所示。 在现在的移动通信终端中，用于射频前端上下变频的本振源（LO），在射频电路中起着非常重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop）来实现。 2.锁相环： 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理： 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO）：振
荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制VCO，使它的频率改变； 5、这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R分频器、N分频器、压控振荡器（VCO）、低通滤波器（LFP）构成，并留有数据控制接口。 锁相环电路的工作原理是：在控制接口对R分频器和N分频器完成参数配置后。晶振产生的参考频率（Fref）经R分频后输入到鉴相器，同时VCO的输出频率（Fout）也经N分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式输出，并通过LFP滤波，加到VCO的调制端，从而控制VCO的输出频率，使鉴相器两输入端的输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N和R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz，通过内部固定数字频率分频器生成5KHz或6.25KHz的参考频率。VCO振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图3-5所示。 N=F VCO/F R N：分频次数 F VCO：VCO振荡频率
2、理论分析计算与电路设计 2.1 锁相环 2.1.1 锁相环原理 为了使系统产生稳定的载波，本系统设计中采用锁相环路。锁相环路是一种反馈控制电路，将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位以达到与参考信号同频的目的。由MC145152、MC12022及压控振荡器组成的锁相环路产生 的载波的稳定度达到4×10-5，准确度达到3×10-5 。 锁相环的总体框图如下： 2.1.2 锁相环分频 锁相环分频由参考分频和可编程分频组成，由MC145152及MC12022实现。 分频框图如下： 图中PD 为数字鉴相器，f o 为压控振荡的输出频率（即发射频率）。 由于压控振荡器输出信号的频率比较大，MC145152无法对它直接分频，必须用MC12022芯片先进行预分频获得频率较小的信号。MC12022内有64和63两种分频系数 本设计中采用64分频，即P=64。 MC12022输出的信号进入MC145152进行再次分频后与参考信号进行相位比较，使载波达到与参考信号相同的稳定度。本设计中参考信号通过晶振分频得到。参考晶振（10.24MHz 晶体振荡器，频率稳定度可达10-5～10-6 ）从MC145152芯片的OSCIN 、OSCOUT 接入，MC145152中的÷R 计数器对参考信号进行参考分频。本设计中设置R ＝1024，即R A0R A1R A2＝101，对晶振频率进行1024分频得到10KHz 的参考频率信号。用4位拨码开关设置R 的值，MC145152的参考分频系数如下： MC145152芯片集分频、鉴相于一体，内有÷A 减法计数器，÷N 减法计数器进行可编程分频。分频系数N 、A 由并行输入的数据控制，本设计中通过单片机来控制N 、A,改变N 、A 的值即可实现频道的选择。 可编程分频的原理及计算如下：
本实验要使用CMOS4046集成电路研究锁相环（PLL ）的工作原理。电路包括两个不同的鉴相器和一个VCO 。另外还有一个齐纳二极管参考电压源用在供电调节中，在解调器输出中有一个缓冲电路。用户必须提供环路滤波器。4046具有高输入阻抗和低输出阻抗，容易选择外围元件。 注意事项 1. 本实验较为复杂，进入实验室之前，确认你已经弄懂了电路预计应该怎样工作。对某样东西还没有充分分析之前，不要去尝试制作它。在开始实验之前要通读本文。 2. 在实验第一部分得到的数据要用来完成实验的其它任务。所以要仔细对待这部分内容。 3. 小心操作4046芯片，CMOS 集成电路很容易损坏。避免静电释放，使用10k Ω电阻把信号发生器的输出耦合到PLL 。在关掉4046供电电源之前先关闭信号发生器，或者从信号输入端给整个电路供电。要避免将输出端对电源或对地短路，TTL 门电路可以容忍这种误操作但CMOS 不能（要注意松散的导线）。CMOS 输出也没有能力驱动电容负载。VSS 应该接地，VDD 应该接5V ，引脚5应该接地（否则VCO 被禁止）。 1 VCO 工作原理 阅读数据手册中的电路描述。VCO 常数（0K 单位为弧度/秒-伏）是工作频率 变化与输入电压（引脚9上）变化之比值。测量出0K ，即，画出输出频率关于 输入电压的曲线。确认数据范围要覆盖5kHz 到50kHz 。对于R1, R2 和C 的各种参数取值进行测量，确定0K 对于R1 ,R2 和C 是怎样的近似关系。测量VCO 输出的上升和下降时间，研究电容性负载的影响。 2 无源环路滤波器 无源环路滤波器位于鉴相器输出与VCO 输入之间。此滤波器对鉴相器输出中的高次谐波进行衰减，并控制环路的强度。通常用一个简单RC 滤波器就可以满足要求，这种设计能避免有源滤波器设计中固有的电平移动和输出限制的恼人问题。但另外一方面，有源滤波器可以提供更优越的性能。 2.1 相位比较器 首先来看一下4046的相位比较器II 的输出。该输出端是一个三态器件，这可以在环路锁定时减小波纹。与存在两倍基频拍频的情况不同，这里没有任何拍频。糟糕的方面是，当我们需要为环路建立一个框图时，D K 却不能很好地定义。当向上或向下驱动之一接通时，输出端表现为电压源。但是当输出端悬浮时，它实质上为一个电流源（一个0A 电流源）。因此D K 的值将依赖于给定的滤波器。考察图1。 图1 相位比较器II 的输出 图中当向上驱动器接通时，相位比较器输出为5PO v V =+，当向下驱动器接通时，0PO v V =，当相位比较器处在开路状态时，PO D v v =。我们可以求出输出的平均值：
锁相环的组成和工作原理#1 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡 器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1 所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入 信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电 路如图8-4-2所示。 鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压 分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 即（8-4-4） 则，瞬时相位差θd为 （8-4-5）
锁相环基本原理 一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1， Ud = Kd (θi –θo) U F = Ud F （s ） θi θo 图1 一．鉴相器（PD ） 构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。 异或门的逻辑真值表示于表1，图2是逻辑符号图。 表1图2 从表1可知，如果输入端A 和B 分别送 2π 入占空比为50%的信号波形，则当两者 存在相位差?θ时，输出端F 的波形的 占空比与?θ有关，见图3。将F 输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与?θ有关，这样，我 们就可以利用异或门来进行相位到电压 ?θ 的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U U=Vdd*?θ/π (1) Vcc 不同的?θ，有不同的直流分量Vd 。 ?θ与V 的关系可用图4来描述。 从图中可知，两者呈简单线形关 1/2Vcc 系： Ud = Kd *?θ (2) 1/2ππ?θ Kd 为鉴相灵敏度图4 F O o U K dt d =θV PD LPF VCO Ui Uo V A B F __F = A B + A B F B A
2． 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。 二． 压控振荡器（VCO ） 压控振荡器是振荡频率ω0受控制电压U F （t ）控制的振荡器，即是一种电压——频率变换器。VCO 的特性可以用瞬时频率ω0（t ）与控制电压U F （t ）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO 的振荡频率，称为自由振荡频率ωom ，或中心频率，在VCO 线性控制范围内，其瞬时角频率可表示为： ωo （t ）= ωom + K 0U F （t ） 式中，K 0——VCO 控制特性曲线的斜率，常称为VCO 的控制灵敏度，或称压控灵敏度。 三． 环路滤波器 这里仅讨论无源比例积分滤波器如图5。 其传递函数为： 1 )(1 )()()(212+++== τττs s s U s U s K i O F 式中：τ1 =R1C τ2 = R2 C 图5 四． 锁相环的相位模型及传输函数 图6 图6为锁相环的相位模型。要注意一点，锁相环是一个相位反馈系统，在环路中流通的是相位，而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。 由图6可知： R1 0640 V Kd KF(s)Ko/s i o e A -+
PLL电路的基本工作原理 1.1PLL电路的三大组成各部分 Phase lock loop锁相环电路适用于生成与输入信号同步的新的信号电路。PLL电路基本上由三大部分组成： 1）鉴相器（phase detector） 鉴相器用于检测出两个输入信号的相位差。鉴相器的工作方式多种多样，大部分是数字方式的，也有模拟方式工作的鉴相器，主要方式检测出两个信号上升沿的差。 2）环路滤波器（loop filter） 环路滤波器是将鉴相器输出的含有波纹的直流信号平均化，将次变换为交流成分较少的低通滤波器。环路滤波器滤除了滤除波纹的功能外，还有一个重要的功能，即决定稳定进行PLL环路控制的传输特性。稳定的PLL电路的环路滤波特性是非常重要的。关系到整个系统的性能。 3）压控振荡器（voltage controlled osillator） 压控振荡器就是用输入的直流信号控制振荡频率，它是一种可变频振荡器。 1.1.2PLL的应用与频率合成器 在图中可以看到，将输入信号与VCO输出信号进行比较，控制两个信号使其保持相位同步。两个输入信号同相位，当然也可以对频率进行同样的控制，这样一来就可以是VCo输出的振荡频率能够跟踪输入信号的频率了。 这时，VcO的振荡频率变化由环路滤波器的时间常数决定。时间常数越大，频率的变化越慢；时间常数越小，频率变化越快。这样，VCo的振荡频率同步跟踪输入信号的频率。 在图中若跟踪速度设计得当，由VCO可得到接受信号或与电磁波同步的信号。例如，接受电磁波信号中叠加有噪声时，VCO立即停止接收该信号，不收噪声影响，VCO与接收信号平品均频率稳定同步，并持续振荡。
数字锁相环原理及应用 .全数字锁相环结构及原理 图1 数字锁相环路的基本结构 (1)数字环路鉴相器（DPD） 数字鉴相器也称采样鉴相器，是用来比较输入信号与压控振荡器输出信号的相位，它的输出电压是对应于这两个信号相位差的函数。它是锁相环路中的关键部件，数字鉴相器的形式可分为：过零采样鉴相器、触发器型数字鉴相器、超前—滞后型数字鉴相器和奈奎斯特速率取样鉴相器。 (2)数字环路滤波器（DLF） 数字环路滤波器在环路中对输入噪声起抑止作用，并且对环路的校正速度起调节作用。数字滤波器是一种专门的技术，有各种各样的结构形式和设计方法。引入数字环路滤波器和模拟锁相环路引入环路滤波器的目的一样，是作为校正网络引入环路的。因此，合理的设计数字环路滤波器和选取合适的数字滤波器结构就能使DPLL满足预定的系统性能要求。 (3)数字压控振荡器（DCO） 数控振荡器，又称为数字钟。它在数字环路中所处的地位相当于模拟锁相环中的压控振荡器（VCO）。但是，它的输出是一个脉冲序列，而该输出脉冲序列的周期受数字环路滤波器送来的校正信号的控制。其控制特点是：前一采样时刻得到的校正信号将改变下一个采样时刻的脉冲时间位置。 全数字锁相环工作原理 全数字锁相环的基本工作过程如下： (1) 设输入信号 u i (t) 和本振信号（数字压控振荡器输出信号）u o (t) 分别 是正弦和余弦信号，他们在数字鉴相器内进行比较，数字鉴相器的输出是一个与两者间的相位差成比例的电压u d (t)。 (2) 数字环路滤波器除数字鉴相器输出中的高频分量，然后把输出电压u c (t)
加到数字压控振荡器的输出端，数字压控振荡器的本振信号频率随着输入电压的变化而变化。如果两者频率不一致，则数字鉴相器的输出将产生低频变化分量，并通过低通滤波器使DCO的频率发生变化。只要环路设计恰当，则这种变化将使 本振信号u o (t) 的频率与数字鉴相器输入信号u i (t) 的频率一致。 (3)最后，如果本振信号的频率和输入信号的频率完全一致，两者的相位差将保持某一个恒定值，则数字鉴相器的输出将是一个恒定直流电压（忽略高频分量），数字环路滤波器的输出也是一个直流电压，DCO的频率也将停止变化，这时，环路处于“锁定状态”。
锁相环路的特性及其应用 锁相环路(Phase Lock Loop，PLL)是一种自动相位控制(APC)系统，是现代电子系统中应用广泛的一个基本部件。它的基本作用是在环路中产生一个振荡信号(有时也称本地振荡)，这个信号的频率受控制电压的作用，当环路锁定时，振荡信号的输出频率与输入信号的频率完全相等，两个信号的相位差保持恒定。实现了无频率误差的信号跟踪，合理地选择PLL的直流增益、振荡频率和相应带宽可有效地改善环路性能，达到理想的效果。l 锁相环路的组成与特性 1.1 锁相环路的组成锁相环路由3部分组成：鉴相器PD(Phase Detector)、环路滤波器LF(Loop Fillter)和压控振荡器VCO(Voltage-Controlled Oscillator)。组成框图： 鉴相器PD 通常鉴相器由模拟相乘器和低通滤波器组成；作用是将输入信号的相位与VCO 的输出信号相位进行比较，并比较结果转化为误差电压Ud(t)；该电压是两个信号相位差的函数。环路滤波器LF 是低通滤波器，作用是滤除误差电压Ud(t)中的高频分量后得到控制电压Uc(t)，并加给压控振荡器。压控振荡器VCO 通常由变容" target="_blank">变容二极管和电抗管等组成振荡电路；VCO的输出频率受Uc(t)的控制。当输入信号和输出信号频率相同相差恒定时，鉴相器输出中的低频分量为零，环路滤波器的输出也为零，压控振荡器的振荡频率不发生变化。如果二者的频率不一致，则鉴相器将产生低频分量，并通过环路滤波器使压空振荡器的频率发生变化。环路设计得恰当，这种变化将不断使输出信号的频率与输入信号的频率趋于一致，最终二者频率相等相位差恒定，Ud(t)，Uc(t)均为直流电压，VCO的输出频率将停止变化，环路处于“锁定”状态。当输入信号的频率发生变化时(VCO的控制范围)，VCO的输出就能跟上这个变化，实施跟踪和捕捉的过程，达到频率相等的要求。 1.2 锁相环路的基本特性正常工作时锁相环路具有以下基本特性：(1)良好的窄带特性：当环路处于锁定状态时，鉴相器输出的误差电压Ud(t)是一个能顺利通过环路滤波器的直流电压，如果此时输入信号中有干扰成分，则干扰信号与VCO的输出信号在鉴相器PD中比较所形成的误差电压受到环路滤波器的抑制(处于低通的通频带外)，于是VCO的输出信号中的干扰成分大为减少，此时环路相当于一个滤除噪声的高频窄带滤波器，其通频带可以做得很窄，如在几十兆赫兹至几百兆赫兹的中心频率上实现几赫兹至几十赫兹的窄带滤波。这种窄带滤波特性是LC，RC、石英晶体等滤波器很难达到的。(2)锁定后没有频差：在环路处于锁定状态时，环路的输出信号和输入信号的频率相等，没有剩余频差，只有剩余相位差。它比AFC系统更好地实现了频率控制，因而在自动频率控制、频率合等技术方面获得了广泛的应用。(3)自动跟踪特性：一个已经处于锁定状态的环路，当输入信号的频率稍有变化时，VCO的频率立即发生相应的变化，使输出频率与输入频率接近并最终达到相等。有时环路虽未达到锁定状态，经过自身的调节作用可以捕捉到输入信号并最终锁定。(4)易于集成化：组成锁相环路的基本部件都易于采用集成电路，随着集成技术的发展，整个环路包括一些放大元件、控制元件等均可集成在1块芯片上，目前常用的主要有L562，L565，L564，CD4046等集成锁相环。集成化可以减小设备体积、降低成本、提高设备的可靠性和稳定性，大大提高整机性能。 2 锁相环路的应用由于锁相环路性能优越，现广泛用于无线电通信技术中，可实现滤波、模拟和数字信号的调制与解调、倍频、分频、混频、频率合成等方面。 2.1 锁相倍频、分频和混频在基本锁相环路中，若将VCO的振荡频率锁定在所需要的频率上，就可进行倍频、分频和混频。(1)倍频：在反馈环路中接入一分频器，当环路处于锁定状态时，ωi=ωo／n，输出的频率ωo=nωi 为输入信号频率的n倍。。
摘要：锁相环路是PLL 是一个能够跟踪输入信号相位变化，以消除频率误差为目的的闭环自动控制系统。锁相环环路PLL 主要由鉴相器PD 、环路滤波器LF 和电压控制振荡器VCO 组成，工作原理主要是频率牵引和相位锁定。PLL 在无线电技术很多领域，如调制与解调、频率合成、数字同步系统等方面得到了广泛运用，已经成为现代模拟与数字通信系统中不可缺少的基本部件。 关键词：锁相环；鉴相器；压控振荡器；环路滤波器 1锁相环基本工作原理 锁相环（PLL ）主要由鉴相器（PD ）、环路滤波器(LF) 、压控振荡器(VCO)三部分组成。基本组成框图如图1所示。 图1 锁相环结构图 图1中，输入信号()i u t 与反馈输出信号()o u t 的相位进行比较，得到误差相位()e t θ，并由此产生误差电压()D u t ，误差电压经过环路滤波器过滤得到控制电压()c u t ，()c u t 控制VCO 的振荡频率，改变输出信号 ()o u t 的频率和相位，同时改变了输出信号和输入信号的相位差()e t θ。即控制电压加到压控振荡器上使之 产生频率偏移，来跟踪输入信号频率()i w t 。当输出信号频率等于输入信号频率时，会有一个稳态相位差，使鉴相器输出一个稳定的直流误差电压，控制VCO 输出信号频率稳定在输入信号频率上，即为PLL 的锁定状态。 在PLL 中，鉴相器的鉴相特性 ()()D d e u t K t θ= （1） 式中：d K 为鉴相器灵敏度。 压控振荡器VCO 的控制特性为 v w =o w +c K ()c u t （2） 式中：o w 为压控振荡器的自由振荡频率（c u 为0时的固有频率），c K 为压控灵敏度。若输入信号()i u t 为单频信号，()sin[]i i i i u t U wt θ=+，则相位误差()e t θ为 ()[()]()()t t e i i o c c i o i c c t w t w K u t dt w w t K u t dt θθθ=+-+=-+-?? （3）