第二章中央处理器CPU
学习目标
通过本章的学习能够识记CPU的结构组成、性能指标和封装方式，了解新一代CPU的接口类型和主流CPU产品，掌握CPU的选购，为CPU的性能测试、CPU常见故障处理建立基础。
知识要点
（1）CPU的基础知识。
（2）CPU的接口类型。
（3）CPU的主流产品介绍。
（4）CPU的选购。
第一节CPU的基础知识
CPU（Central Processing Unit）即中央处理器，它的内部是由几十万（Intel 80386）到几百万个（Intel Pentium）晶体管组成的大规模集成电路，其中包括运算器、寄存器、控制器、总线等。CPU 是整个计算机系统的核心，主要负责整个系统指令的执行、数据的算术与逻辑运算、数据传送以及输入输出的控制。CPU的结构十分复杂，在介绍CPU之前应该先了解一些关于CPU的基本概念和相关知识。
一、CPU的内部结构
CPU其实就是一块超大规模集成电路的硅晶片。它的内部是由几十万甚至上千万个晶体管元件组成的电路，其内部结构主要有控制单元、算术逻辑单元和存储单元三大部分。CPU的工作过程为调入指令，经过控制单元的调度分配，再送入算术逻辑单元进行处理，处理后的数据存入存储器中，最后由应用程序使用。
1．控制单元
控制单元是由指令寄存器、指令译码器和操作控制器3个部件组成，是整个CPU的控制中心。控制单元主要负责向计算机其他设备发送控制信息，以此来指挥计算机各个部分自动、协调地进行各种工作。
4．CPU的缓存
由于CPU的速度发展很快，而内存远远跟不上，为了解决CPU处理速度过快而内存速度过慢的矛盾，现代计算机的CPU都采用了高速缓冲存储器（Cache），简称CPU缓存。缓存CPU与内存之间拥有临时的、高速的数据存储空间，大大减轻了内存对CPU性能的制约。典型的CPU缓存结构都是由一级缓存（L1 Cache）和二级缓存（L2 Cache）组成，部分高端CPU还具有三级缓存（L3 Cache）。
L1 Cache又分为一级指令缓存和一级数据缓存两部分。一级指令缓存的作用是暂时存储并向CPU的控制器递交操作所需的原始指令，CPU控制器再进行译码分析执行操作。一级数据缓存的作用是暂时存储并向CPU的运算器递交操作所需的原始数据，以供CPU运算器进行运算。一级缓存大小对CPU的性能有着很大的影响。
由于L1 Cache的容量有限，不能为CPU暂时存储所有的原始指令及数据，因此又增加了二级缓存——L2 Cache。L2 Cache的作用是用于暂时存储那些CPU即时操作所需要的，但是L1 Cache 中又没有存储的数据。不过L2 Cache仅仅暂时存储原始数据，而原始指令只由一级指令缓存来存储。
由于L2 Cache是CPU晶体管总数中占得最多的一个部分，高容量的L2 Cache成本相当高。所以Intel和AMD都是以L2 Cache容量的差异作为高端和低端产品的分界标准。
5．指令系统
CPU是靠执行指令来计算和控制系统的，每种CPU在设计时就规定了一系列与其硬件电路相匹配的指令系统。指令系统功能的强弱是CPU的重要指标。
（1）MMX指令集：MMX（Multi Media Extension，多媒体扩展）指令集是Intel公司于1996年推出的一项多媒体指令扩展技术。MMX指令集中包括57种多媒体指令，通过这些指令可以一次处理多个数据，在处理结果超过实际处理能力的时候也能进行正常处理，这样在软件的配合下，就可以得到更高的性能。MMX的优势在于当时存在的操作系统不必为此而做出任何修改，便可以轻松地执行MMX程序。
（2）SSE指令集：SSE（Steaming SIMD Extension，单指令多数据流扩展）指令集是Intel公司在Pentium II处理器中率先推出的。SSE指令集包括70条指令，包含提高3D图形运算效率的50条SIMD（单指令多数据技术）浮点运算指令、12条MMX整数运算增强指令、8条优化内存中连续数据块传输指令。理论上这些指令对目前流行的图像处理、浮点处理、3D运算、视频处理、音频处理等多媒体应用起到全面强化的作用。
SSE2是Intel公司在P4中所采用的指令集，提供144条多媒体指令，侧重于支持DVD播放、音频、3D图形数据和网络数据流处理方面。而P4（Prescott核心）处理器在SSE2指令集的基础上增加了13条新指令，包含一条专门针对视频解码的指令和两条针对线程处理的指令，其他10条指令则用于支持复杂的运算，如浮点转整数、单指令多数据流的浮点运算等。
（3）3DNow！指令集：3DNow！指令集是由AMD公司在SSE指令集之前开发的，并被AMD 广泛应用于其K6-2，K6-3以及Athlon（K7）处理器上。3DNow！指令集技术其实就是21条机器码的扩展指令集，主要针对三维建模、坐标变换、效果渲染等三维应用场合，在软件的配合下，可以大幅度提高3D处理性能。
（4）x86-64指令集。x86-64指令集是Athlon 64等64位处理器所采用的64位指令集，这种64位的处理器要求系统、软件都支持64位指令集。x86-64是64位处理器与操作系统、应用软件沟通的神经中枢，正是通过该指令集，64位处理器才能真正发挥作用。
形式也不断发生变化。芯片的封装从DIP ，QFP ，PGA ，BGA ，CSP 到MCM 等经历了不断的改进，使得封装面积与芯片面积越来越小，可靠性越来越高，安装越来越方便。下面对各种不同的封装做简单介绍。
1．DIP 封装
DIP （Dual In-line Package ，双列直插式封装）是20世纪70年代中小规模集成电路主流封装。它们的引脚直立在矩形集成电路的两个长边上，通常为8～40脚。当时主要有多层陶瓷双列直插式DIP ，单层陶瓷双列直插式DIP ，引线框架式DIP 等。由于其封装度很低，占去了很多有效的安装面积，所以它的性能很差。例如Intel 公司当时的4004，8086，80286，如图2.1.1所示为Intel 公司的第一代处理器4004。
2．PQFP 封装
PQFP （Plastic Quad Flat Package ，塑料四方扁平封装）是20世纪80年代大规模集成电路封装技术，引脚由方形集成电路的四边引出扁平封装PQFP 。它有208根I/O 引脚，0.5 mm 的焊区中心距和28 mm ×28 mm 大小的外形，使其封装度大大提高，适应了高频的需要。例如当时的Intel 80286，它
也是当时的最后一款16位的处理器，如图2.1.2所示。
图2.1.1 DIP 封装的Intel 4004处理器 图2.1.2 PQFP 封装的Intel 80286处理器
3．CPGA 封装
20世纪90年代以后，半导体技术越来越成熟，人类对半导体硅的开发达到了前所未有的深度，单位面积中的晶体管集成度进一步提高。为了适应高度发展的要求，人们在原有的封装基础上，又加入了球栅阵列封装，即BGA ，这样减小了I/O 引脚间距，提高了组装成品率，缩短了信号的延迟，有利于频率的进一步提升。
后来，工程师们又对BGA 进行了改良，用针脚代替了焊球，并在外壳上加上小风扇，使CPU 更稳定地工作，也就是现在常见的封装方式——CPGA 封装。
Intel Pentium II 和部分Pentium III 在一个暂短的时间里，采用了一种类似于现在的PCI 板卡的插
拔封装形式，不过那只是一个很短的时期。Pentium II 处理器如图2.1.3所示。
图2.1.3 插拔式Pentium II 处理器
2.1.4 mPGA封装的P4处理器 2.1.5 OPGA封装的Athlon XP系列
年推出的Prescott核心CPU采用了新型的LGA（Land Grray Array，接点网络阵列）采用了无针脚设计——不再采用针脚与主板连接，而是改成圆形的信号触点，对应的主板
2．Socket 478接口
最初的Socket 478接口是早期P4系列处理器所采用的接口类型，针脚数为478针。Socket 478的P4处理器面积很小，其针脚排列极为紧密。Intel 公司的P4系列和P4 Celeron 系列都采用此接口，目前这种CPU 已经逐步退出市场。
但是，Intel 于2006年初推出了一种全新的Socket 478接口，这种接口是目前Intel 公司采用Conroe 架构的处理器Conroe Duo 和Conroe Solo 的专用接口，与早期桌面版P4系列的Socket 478接口相比，虽然针脚数同为478根，但是其针脚定义以及电压等重要参数完全不相同，所以二者之间并不能互相兼容。随着Intel 公司的处理器全面向Conroe 架构转移，今后采用新Socket 478接口的处理器将会越来越多，例如即将推出的Conroe 架构的Celeron M 也会采用此接口。
3．Socket 775（LGA 775）接口
Socket 775又称为Socket T ，是目前应用于Intel LGA 775封装的CPU 所对应的接口，目前采用此种接口的有LGA 775封装的单核心的P4，P4 EE ，Celeron D 以及双核心的Pentium D 和Pentium EE 等CPU 。与以前的Socket 478接口CPU 不同，Socket 775接口CPU 的底部没有传统的针脚，而代之以775个触点，即并非针脚式而是触点式，通过与对应的Socket 775插槽内的775根触针接触来传输信号。Socket 775接口不仅能够有效提升处理器的信号强度，提升处理器频率，同时也可以提高处理器生产的良品率，降低生产成本。随着Socket 478的逐渐淡出，Socket 775已经成为Intel 桌面CPU
的标准接口。LGA 775处理器接口如图2.2.1所示。
图2.2.1 LGA 775处理器接口
4．Socket 754接口
Socket 754是2003年9月AMD 64位桌面平台最初发布时的CPU 接口，具有754根CPU 针脚，只支持单通道DDR 内存。目前采用此接口的有面向桌面平台的Athlon 64的低端型号和Sempron 的高端型号，以及面向移动平台的Mobile Sempron ，Mobile Athlon 64以及Turion 64。随着AMD 从2006年开始全面转向支持DDR 2内存，桌面平台的Socket 754将逐渐被Socket AM2所取代从而使AMD 的桌面处理器接口走向统一，而与此同时移动平台的Socket 754也将逐渐被具有638根CPU 针脚、支持双通道DDR 2内存的Socket S1所取代。
5．Socket 939接口
Socket 939是AMD 公司于2004年6月推出的64位桌面平台接口标准，具有939根CPU 针脚，支持双通道DDR 内存。目前采用此接口的有面向入门级服务器/工作站市场的Opteron 1XX 系列以及面向桌面市场的Athlon 64，Athlon 64 FX 和Athlon 64 X2，除此之外部分专供OEM 厂商的Sempron 也采用了Socket 939接口。Socket 939处理器和与过去的Socket 940插槽是不能混插的，但是Socket
945（3.4G ）、950（3.4 GHz ）。
1．Pentium D 8X0系列
Pentium D 8X0系列目前有820（2.8 GHz ）、830（3.0 GHz ）和840（3.2 GHz ）三款产品，都基于Smithfield 核心，实际上就是将两个P4处理器所采用的Prescott 核心封装在一起。这三款产品都采用800 MHz FSB ，0.09 μm 制造工艺，每核心1 MB 二级缓存，全部采用Socket 775接口，都支持硬件防病毒技术EDB 和64位技术EM64T ，除了
Pentium D 820之外都支持节能省电技术EIST ，如图
2.3.1所示。
图2.3.1 Pentium D 820处理器 2．Pentium D 8X5系列
Pentium D 8X5系列目前只有805（2.66 GHz ）一款产品，同样基于0.09 μm 制造工艺的Smithfield 核心，只不过前端总线降低到533 MHz FSB ，采用Socket 775接口，每核心1 MB 二级缓存，支持硬件防病毒技术EDB 和64位技术EM64T ，但不支持节能省电技术EIST 。
3．Pentium EE 8XX 系列
Pentium EE 8XX 系列目前只有840（3.2 GHz ）一款产品，同样基于0.09 μm 制造工艺的Smithfield 核心，采用800 MHz FSB ，每核心1 MB 二级缓存，Socket 775接口，支持硬件防病毒技术EDB ，64位技术
EM64T 和节能省电技术EIST ，如图2.3.2所示。
图2.3.2 Pentium EE 840处理器 4．Pentium D 9X0系列
Pentium D 9X0系列目前有920（2.8 GHz ）、930（3.0 GHz ）、940（3.2 GHz ）和950（3.4 GHz ）四款产品，都基于0.65 μm 制造工艺的Presler 核心，实际上就是将两个P4处理器所采用的Cedar Mill 核心封装在一起。采用800 MHz FSB ，每核心2 MB 二级缓存，Socket 775接口，支持硬件防病毒技
图2.3.3 Pentium D 9XX处理器图2.3.4 Core 2处理器
三、Athlon 64 X2处理器
AMD 方面的Athlon 64 X2系列处理器代号为Toledo 和Manchester ，同样可以简单看作是把两个Athlon 64所采用的Venice 核心整合在同一个处理器内部，每个核心都拥有独立的512 KB 或1 MB 二级缓存，两个核心共享HyperTransport ，处理器整合了内存控制器，支持双通道DDR 内存技术。Athlon 64 X2系列处理器采用0.09 μm 制程，基于Socket 939接口，支持1 GHz 的Hyper Transport （见图2.3.5）。产品线方面，K8 X2就包括了X2 3600+（2 GHz ）、X2 3800+（2 GHz ）、X2 4200+（2.2 GHz ）、X2 4400+（2.2 GHz ）、X2 4600+（2.4 GHz ）、X2 4800+（2.4 GHz ）
。如图2.3.6所示为Athlon 64 X2 3800+盒装处理器。
图2.3.5 Athlon 64 X2系列处理器
图2.3.6 AMD Athlon 64 AM2 X2 3800+（盒）CPU 此外，在新一代的Athlon 64 X2处理器中，首批上市的双核心Athlon 64 X2 5000+将是AMD 旗下第一款基于Socket M2接口的处理器，有940针脚，内建DDR 2控制器，支持双通道DDR 2 667内存，但是也将支持DDR 2 800内存，如图2.3.7所示。AMD Socket M2处理器都支持代号为Pacifica 的虚拟技术，支持同时运行多个操作系统。尽管Socket M2接口针脚数目和K8最初接口针脚数目相同，但是
Socket M2不兼容目前的Opteron 处理器和旧的Athlon 64处理器。
图2.3.7 Athlon 64 X2处理器（Athlon 64 X2 5000+）
集以及Virtualization （虚拟化）技术，性能全面超过了Athlon 64 FX-60。
在大家聚焦入门级的X2 3600+时，中高端的AM2 X2 4600+也进入了市场（见图2.4.2），该款处理器在频率方面有一定的提升，同样是采用0.09 μm 工艺制程，核心代号为“Windsor ”，默认频率为
2.4 GHz （200×12），每个核心单独拥有128 KB 的一级高速缓存，512 KB 的二级高速缓存，工作电压为1.35 V ，最高功耗为89 W ，当然，作为高端的X2产品，X2 4200+与Athlon 64 FX AM2一样，
还可支持DDR 2 800的内存规格，而X2 3600+是不能支持的。
图2.4.1 Athlon 64 X2 3600+处理器 图2.4.2 AM2 X2 4600+处理器 本章小结
本章主要介绍了CPU 的基础知识、CPU 的接口类型、主流CPU 产品和CPU 的选购。在CPU 的基础知识部分绍了CPU 的内部结构、性能指标和封装形式。了解CPU 的接口类型和目前市场上的主流CPU 产品，对选购一颗合适的“芯”至关重要，希望大家能掌握。
习 题 二
1．CPU 的主要性能指标有哪些？
2．目前CPU 的主流接口类型有哪几种？
3．简述目前市场上主流的CPU 产品。
4．选购CPU 应考虑哪些方面的问题？
5.1.2习题精选 一、单项选择题 1．【2011年计算机联考真题】 某机器有一个标志寄存器，其中有进位／借位标志CF 、零标志ZF 、符号标志SF 和溢出标志OF ，条件转移指令bgt （无符号整数比较大子时转移）的转移条件是( )。 A ．CF+OF=l B ． SF ——+ZF=1 C ． CF+ZF —————=1 D ．CF+SF ————— =1 2．【2010年计算机真题】 下列寄存器中，汇编语言程序员可见的是( )。 A ．储器地址寄存器(MAR) B ．程序计数器(PC) C ．存储区数据寄存器(MDR) D ．指令寄存器(IR) 3．下列部件不属于控制器的是( )。 A ．指令寄存器 B ．程序计数器 C ．程序状态字 D ．时序电路 4．通用寄存器是( )。 A ．可存放指令的寄存器 B ．可存放程序状态字的寄存器 C ．本身具有计数逻辑与移位逻辑的寄存器 D ．可编程指定多种功能的寄存器 5．CPU 中保存当前正在执行指令的寄存器是( )。 A ．指令寄存器 B ．指令译码器 C ．数据寄存器 D ．地址寄存器 6．在CPU 中，跟踪后继指令地址的寄存器是( )。 A ．指令寄存器 B ．程序计数器 C ．地址寄存器 D ．状态寄存器 7．条件转移指令执行时所依据的条件来自( )。 A ．指令寄存器 B ．标志寄存器 C ．程厣计数器 D ．地址寄存器 8．所谓n 位的CPU ，这里的n 是指( )。 A ．地址总线线数 B ．数据总线线数 C ．控制总线线数 D ． I/O 线数 9．在CPU 的寄存器中，( )对用户是透明的。 A ．程序计数器 B ．状态寄存器 C ．指令寄存器 D ．通用寄存器 10．程序计数器(PC)属于( )。 A ．运算器 B ．控制器 C ．存储器 D ． ALU 11．下面有关程序计数器(PC)的叙述中，错误的是( )。 A ． PC 中总是存放指令地址 B ．P C 的值由CPU 在执行指令过程中进行修改 C ．转移指令时，PC 的值总是修改为转移目标指令的地址 D ． PC 的位数一般和存储器地址寄存器(MAR)的位数一样 12．在一条无条件跳转指令的指令周期内，PC 的值被修改( )次。 A ．1 B ．2 C ．3 D ．无法确定
第二章计算机系统 一、选择题 1. 在微型计算机的性能指标中，用户可用的内存容量通常是指_____。 A. ROM的容量 B. RAM的容量 C. CD-ROM的容量 D. RAM和ROM的容量之和 2. 计算机软件系统的组成是_____。 A. 系统软件与网络软件 B. 应用软件与网络软件 C. 系统软件与应用软件 D. 操作系统与应用软件 3. 通常计算机系统是指_____。 A. 硬件和软件 B. 系统软件和应用软件 C. 硬件系统和软件系统 D. 软件系统 4. 微机系统中存取容量最大的部件是_____。 A. 硬盘 B.主存储器 C.高速缓存 D.软盘 5. 在微机中,_____是输出设备。 A. 键盘 B. 鼠标 C. 光笔 D. 绘图仪 6. _____ 不属于微机总线。 A. 地址总线 B. 通信总线 C. 数据总线 D. 控制总线 7. CPU的中文含义是_____。 A. 主机 B. 中央处理单元 C. 运算器 D. 控制器 8. 中央处理器(简称CPU)不包含_____ 部分。 A. 控制单元 B. 寄存器 C. 运算逻辑单元 D. 输出单元 9. _____ 是内存储器中的一部分,CPU对它们只能读取不能存储内容。 A.RAM B.随机存储器 C.ROM D.键盘 10. 在一般情况下,外存中存放的数据,在断电后_____丢失。 A. 不会 B. 少量 C. 完全 D. 多数 11. 电子计算机的算术/逻辑单元、控制单元合称为_____。 A.CPU B.外设 C.主机 D.辅助存储器 12. 微型计算机的字长取决于_____。 A.地址总线 B.控制总线 C.通信总线 D.数据总线 13. 运算器的主要功能是进行_____ 运算。 A.逻辑 B.算术与逻辑 C.算术 D.数值 14. 下列哪个只能当作输入设备? A. 终端 B. 打印机 C. 读卡机 D. 磁带 15. 计算机向使用者传递计算处理结果的设备称为_____。 A.输入设备 B.输出设备 C.存储器 D.微处理器 16.数据一旦存入后,非经特别处理,不能改变其内容,所存储的数据只能读取,但无 法将新数据写入, 所以叫做_____。 A. 磁芯 B. 只读存储器 C. 硬盘 D. 随机存取内存 17. _____ 设备分别属于输入设备、输出设备和存储设备。 A.CRT、CPU、ROM B.磁盘、鼠标、键盘 C.鼠标器、绘图仪、光盘 D.磁带、打印机、激光打印机 18. 在以下所列设备中,属于计算机输入设备的是_____。 A.键盘 B.打印机 C.显示器 D.绘图仪 19. 存储容量常用KB表示,4KB表示存储单元有_____。 A. 4000个字 B. 4000个字节 C. 4096个字 D. 4096个字节 20. 在微型计算机中访问速度最快的是_____。 A. 磁盘 B. 软盘 C. RAM D. 打印机 21. 在表示存储器的容量时,M的准确含义是_____。 A. 1米 B. 1024K C. 1024字节 D. 1024 22. 从软盘上把数据传送到计算机,称为_____。 A. 打印 B. 读盘 C. 写盘 D. 输出 23. 可从_____ 中随意读出或写入数据。
1．请在括号内填入适当答案。在CPU中： (1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）； (2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)； (3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。 2．参见下图（课本P166图5.15）的数据通路。画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。 解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：
3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。 5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出时序产生器逻辑图。 解：节拍脉冲T1，T2，T3的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1= T3=200ns ，T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。为了消除节拍脉冲上的毛刺，环 型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关 系，节拍脉冲T1，T2，T3 的逻辑表达式如下： T1 = C1·， T2 = ， T3 = 6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指
令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：微指令条数为：（4-1）×80+1=241条 取控存容量为：256×32位=1KB 7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。 下表列出各条指令所要求的模式控制码，其中y为二进制变量，F为0或1任选。 试以指令码（A，B，H，D，E，F，G）为输入变量，写出控制参数M，S3，S2，S1，C的逻辑表达式。 解： M=G S3=H+D+F S2=1 C=H+D+(E+F)y 8．某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。 a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。 解：经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个 微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如
1[单选题] 下列的不属于计算环境的发展经历的主要历史阶段。 1分 ?A集中计算 ?B互联网 ?C云计算 ?D服务器 2[单选题] 一个完整的计算机系统由组成。 1分 ?A硬件系统和软件系统 ?B主机和外设 ?C系统软件和应用软件 ?D主机、显示器和键盘 3[单选题] 时至今日，计算机仍采用程序内存或称存储程序原理，原理的提出者是。1分 ?A莫尔 ?B冯·诺依曼 ?C比尔·盖茨 ?D图灵 4[单选题]
运算器的主要功能是进行。 1分 ?A代数和逻辑运算 ?B代数和四则运算 ?C算术和逻辑运算 ?D算术和代数运算 5[单选题] 的功能是控制、指挥和协调计算机各部件工作。 1分 ?A鼠标 ?B运算器 ?C控制器 ?D存储器 6[单选题] 计算机的硬件主要包括存储器、中央处理器（CPU）、输入设备和。1分 ?A控制器 ?B输出设备 ?C键盘 ?D显示器 7[单选题] 下面的设备属于输出设备。 1分
?A键盘 ?B鼠标 ?C扫描仪 ?D打印机 8[单选题] 微型计算机硬件系统中最核心的部件是。1分 ?A存储器 ?B输入输出设备 ?C显示器 ?D CPU 9[单选题] 下列设备中，完全属于外部设备的一组是。1分 ?A光驱、内存、显示器、打印机 ?B扫描仪、CPU、硬盘、内存 ?C光驱、鼠标、扫描仪、显示器 ?D显示器、键盘、运算器、移动硬盘 10[单选题] 财务管理软件是一种专用程序，它属于。1分 ?A接口软件
?B系统软件 ?C应用软件 ?D支援软件 11[单选题] 中央处理器可以直接存取中的信息。 1分 ?A硬盘 ?B光盘 ?C U盘 ?D主存 12[单选题] 计算机硬件系统的主要组成部件有五大部分，下列各项中不属于这五大部分的是。 1分 ?A运算器 ?B软件 ?C I/O设备 ?D控制器 13[单选题] 以下不属于计算机外设的是。 1分 ?A输出设备 ?B输入设备
第五章中央处理器习题参考答案 1．请在括号内填入适当答案。在CPU中： (1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）； (2) 保存当前正在执行的指令地址的寄存器是(程序计数器AR)； (3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。 2．参见下图（课本P166图5.15）的数据通路。画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。 解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：
3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。 5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画时序产生器逻辑图。 解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ， T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。为了消除节拍脉冲上的毛刺，环 型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关 系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下： T1 = C1·， T2 = ， T3 =
6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。解：微指令条数为：（4-1）×80+1=241条 取控存容量为：241×32/8=964B 7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y为二进制变量，F 为0或1任选。试以指令码（A，B，H，D，E，F，G）为输入变量，写出控制参数M，S3，S2，S1，C的逻辑表达式。
第二章习题答案
第二章主机习题答案 一、名词解释 1.中央处理器：又叫做CPU，它是微型计算机的核心部件，它反映了不同时代微型计算 机的档次和基本性能 2.主频：CPU的时钟频率称为主频, 主频越高, 则计算机工作速度越快。 3.外频：系统的前端总线频率（FSB）也就是所谓的外频，是由主板为CPU提供的基准 的时钟频率。 4.倍频：倍频即主频与外频之比。 5.BIOS：即计算机的基本输入输出系统(Basic Input-Output S ystem)，是集成在主板上的 一个ROM芯片，其中保存有计算机重要的基本输入/输出程序、系统信息设置、开机通电自检程序和系统启动自检程序。 6.CMOS：本意是指互补金属氧化物半导体，一种大规模应用于集成电路芯片制造的原 料。在计算机中是指微机主板上的一块可擦写的RAM芯片，用来保存当前系统的硬件配置和用户对某些参数的设定。 7.只读存储器：它是一种存储芯片，其中的内容一经写入就不能修改，并且在主机关掉 后内容也不会消失。 8.随机存储器：它是一种可以通过在紫外线的照射或者使用电来擦除其中内容的特殊的 PROM芯片。其中的内容被擦除后，可以重新写入新内容。 9.SDRAM：SDRAM是同步动态存储器的缩写，其时钟频率与CPU前端总线的系统时钟 频率相同，利用一个单一的系统时钟同步所有的地址数据和控制信号。使用SDRAM 不但能提高系统表现，还能简化设计、提供高速的数据传输。在功能上，它类似常规的DRAM，且也需时钟进行刷新。可以说，SDRAM是一种改善了结构的增强型DRAM。目前的SDRAM有10ns和8ns两种参数类型。 10.DDR SDRAM：DDR SDRAM是双速同步动态存储器，是内存的一种，它支持数据在 每个时钟周期的两个边沿进行数据传输，从而使内存芯片的数据吞吐率提高了一倍。 DDR-SDRAM还降低了能耗，是目前主流的内存。 二、填空题 1.CPU的主频与外频的关系：主频是cpu的频率，外聘是主板的频率。 2.CPU的发展经历了X86 、奔腾PRO 、 PII 、 PIII 和 PIIII时代。 3.主板（Mainboard）又称为系统板或母板，是计算机系统中最大的一块电路板，是主机 的大脑，主要负责主机内各个部件的通信和调度，是计算机的重要组成部分。 4.主板CPU插座分为两大类，它们是socket插槽和 slot插槽。 5.内存插槽就是插放内存的地方。内存插槽分为：168针的SIMM 和184针的DIMM 两 大类。 6.存储器，一般分为内存和外存。通常内存是指 cpu可以访问的存储器，也称为主存 储器。 7.外存也称为主板外存储器，通常指硬盘、光驱、软驱、 u 盘等，特点是提供的存 储空间较大，但存储速度较慢。 8.按存储中的内容是否可变，将内存分为只读存储器与可擦写存储器。 仅供学习与交流，如有侵权请联系网站删除谢谢2
2.9如果GDT寄存器值为0013000000FFH，装人LDTR的选择符为0040H，试问装人描述符高速缓存的LDT描述符的起始地址是多少? 解:GDT寄存器的高32位和低16位分别为GDT的基址和段限，所以:GDT的基址=00130000H LDTR选择符的高13位D15~D3=000000001000B是该LDT描述符在GDT中的序号，所以: LDT描述符的起始地址= GDT的基址 十LDT描述符相对于GDT基址的偏移值 =00130000H+8×8=00130040H 2.10假定80486工作在实模式下，(DS)=1000H, (SS)=2000H, ( SI ) = El07FH, ( BX )=0040H, (BP) = 0016H，变量TABLE的偏移地址为0100H。请间下列指令的源操作数字段是什么寻址方式?它的有效地址(EA)和物理地址(PA)分别是多少? (1)MOV AX，[1234H ] (2) MOV AX, TABLE (3) MOV AX，[BX+100H] (4) MOV AX,TABLE[BPI[SI] 解:(1)直接寻址，EA=1234H , PA =(DS)×16+EA=11234H。 (2)直接寻址，EA= O100H,PA= (DS)×16+EA=10100H。 （3）基址寻址，EA=（ EBX)+100H =0140H,PA= (DS) × 16+EA=10140H。 （4)带位移的荃址加变址寻址。（EA）= (BP)+[SI]十TABLE的偏移地址=0195H PA=(SS)×16+EA=20195H} 2.11下列指令的源操作数字段是什么寻址方式? (1)MOV EAX ， EBX (2)MOV EAX，[ ECX] [EBX ] （3) MOV EAX，[ESI][EDX * 2] （4）MOV EAx，[ ESI*8] 解:（1）寄存器寻址。 （2）基址加变址寻址。 (3)基址加比例变址寻址。 (4)比例变址寻址。 2.12分别指出下列指令中源操作和目的操作数的寻址方式。 式表示出EA和PA。 (1)MOV SI,2100H （2）MOV CX, DISP[BX] （3) MOV [SI] ,AX （4）ADC AX，[BX][SI] （5）AND AX，DX （6) MOV AX，[BX+10H] (7) MOV AX,ES:[BX] (8) MOV Ax, [BX+SI+20H] (9) MOV [BP ].CX (10) PUSH DS 解:(1) 源操作数是立即数寻址;目的操作数是寄存器寻址。 （2）源操作数是基址寻址，EA=（BX）+DISP，PA=（DS）×16+（BX）+DISP 目的操作数是寄存器寻址。 （3)源操作数是寄存器寻址; 目的操作数是寄存器间接寻址，EA=（SI).PA=（DS) × 16十(SI)。 （4）操作数是基址加变址寻址，EA= （BX）+（SI).PA= （DS) × 16十（BX）+(SI) 目的操作数是寄存器寻址。 （5)源操作数和目的操作数均为寄存器寻址。 （6）源操作数是基址寻址，EA=（BX）+10H.PA= （DS) × 16十(BX)+10H 目的操作数是寄存器寻址。 （7）源操作数是寄存器间接寻.EA= （Bx).PA= （ES) × 16+（BX）
第二章微处理器 一、教学内容： 1.概述 2.8088/8086微处理器 3.80286微处理器 4.80X86/Pentium微处理器 二、要求熟练掌握8086微处理器的组成原理、各功能部件的作用。 三、重点掌握16位微处理器的体系结构、各种寄存器的用途。 四、难点在于对整个CPU的各功能部件的结构组成、工作原理、概念的论述等方面的理解。 五、本章分为4讲，每讲2学时。 第一讲8088/8086微处理器 尽管微处理器已进入了Pentium时代，其内部结构和性能也发生了巨大的变化，但其基本结构仍然和早期的8086/8088 相似，可以说8086/8088 是80X86系列芯片的基础。 1.8086/8088 微处理器的内部结构 8086/8088 是Intel系列的16位微处理器，它是采用HMOS工艺制造的，内部包含约29000个晶体管，用单一的+5V电源，时钟频率为 5MHz～10MHz。 8086有16根数据线和20根地址线，其寻址空间达1M字节；8088是一种准16位微处理器，它的内部寄存器、内部运算部件以及内部操作都是按16位设计的，但对外的数据总线只有8条。8086/8088 芯片内设有硬件乘除指令部件和串处理指令部件，可对位、字节、字串、BCD码等多种数据类型进行处理。 1)总线接口单元BIU和执行单元EU
①总线接口单元BIU ?BIU的功能是8086 CPU与存储器或I/O设备之间的接口部件，负责全部引脚的操作。具体来说，BIU负责产生指令地址，根据指令地址从存储器取出指令，送到指令队列中排队或直接送给EU去执行。 ?BIU也负责从存储器的指定单元或外设端口中取出指令规定的操作数传送给EU，或者把EU的操作结果传送到指定的存储单元或外设端口中。 ?BIU内部设有4个16位的段寄存器：代码段寄存器CS (Code Segment)、数据段寄存器DS (Data Segment)、堆栈段寄存器SS (Stake Segment)、附加段寄存器ES (Extra Segment)。 ?一个16位的指令指针寄存器IP (Instruction Pointer) ?6字节指令队列缓冲器。 ?20位地址加法器和总线控制电路。 ②执行单元EU ?执行单元EU的功能是从BIU的指令队列中取出指令代码，然后执行指令所规定的全部功能。 ?在执行指令的过程中，如果需要向存储器或I/O传送数据，则EU向BIU 发出访问存储器或I/O的命令，并提供访问的地址和数据。 ?16的算术逻辑单元ALU (Arithmetic and Logic Unit) ?16位的状态标志寄存器F (Flags)
第5章中央处理器 5.1 学习要求 中央处理器（CPU）是整个计算机的核心，它包括运算器和控制器。本章着重讨论CPU 的功能和组成，控制器的工作原理和实现方法，微程序控制原理，基本控制单元的设计以及先进的流水线技术和RISC技术。 CPU的功能和主要寄存器 控制器的基本组成 时序系统中指令周期、机器周期的概念 指令执行的基本过程 微程序控制的基本概念 微指令编码法特点 微程序控制器的组成和工作过程 硬连线控制器工作原理 微程序入口地址和后继微地址的形成 控制单元的设计 流水线技术和RISC技术 5.2典型例题解析 1．请在括号内填入适当答案。在CPU中： ⑴保存当前正在执行的指令的寄存器是，⑵保存当前正在执行的指令地址的寄存器是；⑶算术逻辑运算结果通常放在和。 答：⑴ IR; ⑵ AR; ⑶ AC和PSW 2．假设主脉冲源频率为10MHz，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：
3．如果在一个CPU周期中要产生3个节拍脉冲；Tl＝200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。 解：
1 2 3 4 5 6 C 4 C 1 C 2 C 3 T 1 T 2 T 3 4．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80×(4-1)+1=241条微指令，每条微指令32位，所以控存容量大约为241×32位。 5．某ALU器件是用模式控制码M S3 S2 S1 C来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y为二进制变量，φ为0或l任选。 试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，S2，Sl，C 的逻辑表达式。 解：由表可列如下逻辑方程 M=G S3=H+D+F S2=A+B+D+H+E+F+G S1=A+B+F+G C=H+D+Ey+Ey 由以上逻辑方程即可画出逻辑电路图 6．某机有8条微指令I1—I8，每条微指令所包含的微命令控制信号如下表所示。
第二章 1. 8086CPU 内部由哪两部分组成？它们的主要功能是什么？ 答：8086CPU 内部由执行单元EU 和总线接口单元BIU 组成。 主要功能为：执行单元EU 负责执行指令。它由算术逻辑单元(ALU)、通用寄存器组、 16 位标志寄存器(FLAGS)、EU 控制电路等组成。EU 在工作时直接从指令流队列中取指令代码，对其译码后产生完成指令所需要的控制信息。数据在ALU 中进行运算，运算结果 的特征保留在标志寄存器FLAGS 中。 总线接口单元BIU 负责CPU 与存储器和I／O 接口之间的信息传送。它由段寄存 器、指令指针寄存器、指令队列、地址加法器以及总线控制逻辑组成。 2. 8086CPU 中有哪些寄存器？各有什么用途？ 答：8086CPU 内部包含4 组16 位寄存器，分别是通用寄存器组、指针和变址寄存器、段寄 存器、指令指针和标志位寄存器。 （1）通用寄存器组包含4 个16 位通用寄存器AX、BX、CX、DX，用以存放普通 数据或地址，也有其特殊用途。如AX（AL）用于输入输出指令、乘除法指令，BX 在间接寻址中作基址寄存器，CX 在串操作和循环指令中作计数器，DX 用于乘除法指令等。（2）指针和变址寄存器BP、SP、SI 和DI，在间接寻址中用于存放基址和偏移地址。（3）段寄存器CS、DS、SS、ES 存放代码段、数据段、堆栈段和附加段的段地址。（4）指令指针寄存器IP 用来存放将要执行的下一条指令在现行代码段中的偏移地址。（5）标志寄存器Flags 用来存放运算结果的特征。 3. 8086CPU 和8088CPU 的主要区别是什么？ 答：8088CPU 的内部结构及外部引脚功能与8086CPU 大部分相同，二者的主要不同之处如 下： （1）8088 指令队列长度是4 个字节，8086 是6 个字节。 （2）8088 的BIU 内数据总线宽度是8 位，而EU 内数据总线宽度是16 位，这样对16 位数的存储器读/写操作需要两个读/写周期才能完成。8086 的BIU 和EU 内数据总线宽度都 是16 位。 （3）8088 外部数据总线只有8 条AD7～AD0，即内部是16 位，对外是8 位，故8088 也称为准16 位机。 （4）8088 中，用IO/M信号代替M/IO信号。 （5）8088 中，只能进行8位数据传输，BHE不再需要，改为SS0，与DT/R 和IO/M 一起决定最小模式中的总线周期操作。 4. 简要解释下列名词的意义：CPU，存储器，堆栈，IP，SP，BP，段寄存器，状态标志，控制标志，物理地址，逻辑地址，机器语言，汇编语言，指令，内部总线，系统总线。答：CPU：中央处理器，是整个计算机系统的控制中心，主要功能是进行算术和逻辑运算，以及发出各种控制信号以协调整个系统正常工作。 存储器：是计算机系统中的记忆元件，用于存储指令和数据。 堆栈：在存储器中开辟的一个区域，用来存放需要暂时保存的数据。其操作特点是先 进后出。 IP：指令指针寄存器，用来存放将要执行的下一条指令在现行代码段中的偏移地址。SP：堆栈指针寄存器，用于指向当前栈顶单元。 BP：基址指针，间接寻址中用于存放基址，隐含段地址为SS。
一．简述计算机系统的组成。 计算机系统由硬件系统和软件系统两部分组成。硬件系统是组成计算机系统的各种物理设备的总称，是计算机完成各项工作的物质基础。软件是指用某种计算机语言编写的程序数据和相关文档的集合。软件系统则是在计算机上运行的所有软件的总称。 其中，硬件系统包括主机和外设，主机又分为中央处理器(CPU)和内存，内存分为随机存取存储器(RAM)，只读存储器(ROM),高速缓冲存储器(Cache),，中央处理器又分为运算器（ALU）和控制器(CU).。外设分为输入设备（键盘，鼠标，触摸屏，扫描仪麦克风等）输出设备（显示器，打印机，绘图仪，音响等）外存（软盘，硬盘，光盘，U盘等）。软件系统分为系统软件和应用软件。其中，系统软件又包括操作系统（DOS,windows,OS/2,UNIX,）语言处理程序（C,C++）实用程序（诊断程序，排错程序），应用软件又包括通用应用软件（办公软件包，数据库管理系统，计算机辅助设计软件）和专业应用软件（如各企业的信息管理系统等） 二．计算机硬件包括哪些部分，分别说明个部分的作用。 硬件是指计算机装置，即物理设备主要包括以下几部分： 1，运算器，又称算术逻辑单元，它的主要功能是进行算术运算和逻辑运算。 2，控制器，是指挥计算机的各个部件按照指令的功能要求协调工作的部件。 3，存储器，基本功能是能够按照指定位置存入或取出二进制信息。 4，输入设备，用来接收用户输入的原始数据和程序，并将它们转变为计算机可以识别的形式放到内存中。 5，输出设备，用于将存放在内存中由计算机处理的结果转变为人们所能接受的形式。 三．指令和程序有什么区别？试述计算机执行指令的过程。 指令，即能被计算机识别并执行的二进制代码，它代表了计算机能完成的某一项操作。程序，即指令的集合。 执行过程分为下列三步； ①取指令：按照程序计数器中的地址从内存储器中取出指令并送往指令计数器。 ②分析指令：对指令寄存器中存放的指令进行分析，由指令译码器对操作码进行译 码，将指令的操作码转换成相应的控制电位信号；由地址码确定操作数地址。 ③执行指令：由操作控制线路发出完成该操作所需要的一系列控制信息，去完成该 指令所要求的操作。 一条指令执行完成指令计数器加一或将转移地址码送入程序计数器，然后回到①。 四．指令的串行执行和并行执行有什么区别？ 串行执行指令即在任何时刻只能执行一条指令，当完成了指令周期中的各个步骤后才能执行下一条指令。指令并行执行即流水线技术就是使三个功能部件并行工作，平均理论速度是串行执行的三倍，但是控制比较复杂，硬件成本较高。 五．什么是流水线技术? 指令并行执行即流水线技术就是使三个功能部件并行工作，平均理论速度是串行执行的三倍，但是控制比较复杂，硬件成本较高。 六．简述系统软件和应用软件的区别。 系统软件包括操作系统（DOS,windows,OS/2,UNIX,）语言处理程序（C,C++）实用程序
第二章计算机硬件基础（二） 一、单项选择题（请在（）内填写答案） （）1. 绘图仪属于。 A: 输出设备B: 输入设备和输出设备 C: 输入设备D: 计算机正常工作时不可缺少的设备 （）2. 计算机的存储系统一般指主存储器和。 A: 累加器B: 寄存器C: 辅助存储器D: 鼠标器 （）3. 把硬盘上的数据传送到计算机的内存中去，称为。 A: 打印B: 写盘C: 输出D: 读盘 （）4. CPU 是计算机硬件中的部件。 A: 核心B: 辅助C: 主存D: 输入输出 （）5. CPU 中的运算器的主要功能是。 A: 负责读取并分析指令B: 算术运算和逻辑运算 C: 指挥和控制计算机的运行D: 存放运算结果 （）6. 现代计算机之所以能自动地连续进行数据处理,主要是由于________。 A:采用了二进制B:采用开关电路C:具有存储程序的功能D:采用了半导体器件（）7. CPU 中的控制器的功能是。 A: 进行逻辑运算B: 进行算术运算 C: 控制运算的速度D: 分析指令并发出相应的控制信号 （）8. 以下全是输入设备的是。 A: 键盘、扫描仪、打印机B: 键盘、硬盘、打印机 C: 鼠标、硬盘、音箱D: 扫描仪、键盘、只读光盘 （）9. 现代计算机系统是以为中心的。 A: 中央处理器B: 内存C: 运算器D: 控制器 （）10. 计算机中必要的、使用最广泛的、用于人机交互的输出设备是。 A: 打印机B: 显示器C: 绘图仪D: 声卡 （）11. 半导体只读存储器（ROM）与半导体随机存储器（RAM）的主要区别在于。 A: ROM 可以永久保存信息，RAM 在掉电后信息会消失 B: ROM 掉电后，信息会消失，RAM 不会 C: ROM 是内存储器，RAM 是外存储器 D: RAM 是内存储器，ROM 是外存储器 （）12. CPU 的中文意思是。 A: 中央处理器B: 主机C: 控制器D: 计算机器 （）13. 内存与外存的主要不同在于。 A: CPU 可以直接处理内存中的信息，速度快，存储容量大；外存则相反。 B: CPU 可以直接处理内存中的信息，速度快，存储容量小；外存则相反。 C: CPU 不能直接处理内存中的信息，速度慢，存储容址大，外存则相反。 D: CPU 不能直接处理内存中的信息，速度慢，存储容量小，外存则相反 （）14. 能够将图片输入到计算机内的装置是。 A: 打印机B: 扫描仪C: 鼠标D: 键盘 （）15. 微型机中硬盘工作时，应特别注意避免。
第五章中央处理器 5.1.1 CPU的功能 CPU对整个计算机系统的运行是极其重要的，它具有如下四方面的基本功能： ★指令控制★操作控制 ★时间控制★数据加工 5.1.2 CPU的基本组成 CPU的基本部分由运算器、cache和控制器三大部分组成。 5.1.3 CPU中的主要寄存器 在CPU中至少要有六类寄存器。这些寄存器用来暂存一个计算机字。根据需要，可以扩充其数目。 1.数据缓冲寄存器（DR） 缓冲寄存器的作用是： (1)作为CPU和内存、外部设备之间信息传送的中转站； (2)补偿CPU和内存、外围设备之间在操作速度上的差别； (3)在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。 2.指令寄存器（IR） 3.程序计数器（PC） 4.地址寄存器（AR） 5.通用寄存器【累加寄存器（AC）】 6.状态条件寄存器（PSW） 5.1.4 操作控制器与时序产生器 在各寄存器之间建立数据通路的任务，是由称为操作控制器的部件来完成的。 根据设计方法不同，操作控制器可分为时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型三种。 5.2 指令周期 5.2.1 指令周期的基本概念 指令周期CPU从内存取出一条指令并执行这条指令的时间总和。 数据通路是许多寄存器之间传送信息的通路。信息从什么地方开始，中间经过哪个寄存器或多路开关，最后传送到哪个寄存器，都要加以控制。 CPU周期又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。
时钟周期通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期。 5.2.2 非访内指令的指令周期 下面以六条典型指令为例进行说明，如P131表5.1,[MOV R0,R1指令] 5.2.3LAD取数指令的指令周期
单选题 1、一般机器周期的时间是根据（）来规定的。 ?主存中读取一个指令字的时间 ?主存中读取一个数据字的时间 ?主存中写入一个数据字的时间 ?主存中读取一个数据字的时间 正确答案：A 2、存放微程序的控制存储器称为： ?高速缓冲存储器 ?控制存储器 ?虚拟存储器 ?主存储器 正确答案：B 3、计算机操作的最小时间单位是： ?时钟周期 ?指令周期 ?CPU周期 ?微指令周期 正确答案：A 4、以下叙述中正确描述的句子是： ?同一个CPU周期中，可以并行执行的微操作叫相容性微操作
?同一个CPU周期中，可以并行执行的微操作叫相交性微操作?同一个CPU周期中，可以并行执行的微操作叫相斥性微操作?同一个CPU周期中，可以并行执行的微操作叫排他性微操作正确答案：A 5、在CPU中跟踪指令后继地址的寄存器是： ?MAR ?PC ?IR ?PSW 正确答案：B 6、同步控制是: ?只适用于CPU控制的方式 ?只适用于外围设备控制的方式 ?由统一时序信号控制的方式 ?所有指令执行时间都相同的方式 正确答案：C 7、下列部件中不属于控制器的是： ?IR ?操作控制器 ?PC ?PSW
正确答案：D 判断题 8、指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。 ?对 ?错 正确答案：对 9、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现。 ?对 ?错 正确答案：对 10、指令寄存器用于保存当前CPU所要访问的内存单元的地址。 ?对 ?错 √恭喜！答对啦 11、程序计数器用于存放CPU正在执行的指令的地址。 ?对 ?错 正确答案：错 12、地址寄存器用于存放当前执行的指令码，供进行指令译码。 ?对
2 3 4、5 6 7 8 9、10 11 12 13 14 15
二、综合应用题 1、给出以下5条指令的指令周期中各节拍的安排： ①CLA。将累加器内容清0； ②加法指令ADD X。将累加器ACC内容与主存X地址单元的内容 相加，并将结果送累加器中； ③存数指令。STA X。将累加器内容存于主存X地址单元中； ④取数指令。LDA X。将主存X地址单元的内容取出送到累加器 ACC中； ⑤无条件转移指令JMP X。将指令的地址码部分送至PC中。 2、某计算机的主频为8MHz，若已知每个机器周期平均包含4个时钟 周期，该机的平均指令执行速度为0.8MIPS。 1）求该机的平均指令周期及每个指令周期含几个机器周期？ 2）若改用时钟周期为0.4μs的CPU芯片，则计算机的平均指令执行速度为多少MIPS？ 3）若要得到平均每秒40万次的指令执行速度，则应采用主频是多少的CPU芯片？
3、如图所示，是一个简化的CPU与主存连接结构示意图（图中省略 了所有多路选择器）。其中有一个累加寄存器ACC，一个状态寄存器和其他4个寄存器，主存地址寄存器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR、各部件及其间的连线表示数据通路，箭头表示信息传送方向。 一个简化的CPU与之粗连接结构示意图 要求： 1）请写出图中abcd四个寄存器的名称； 2）简述图中取指令的数据通路； 3）简述数据在运算器和主存之间进行存/取访问的数据通路； 4）简述完成指令LDA X的数据通路（X为主存地址，LDA 的功能为（X）→ACC） 5）简述完成指令ADD Y的数据通路（Y为主存地址，ADD 的功能为（ACC）+（Y）→ACC） 6）简述完成指令STA Z的数据通路，（Z为主存地址，STA的功能为（ACC）→Z）。 4、设有如图所示的单总线结构，分析指令ADD R0（R1）的指令流程。 设前一操作数地址为目的，后一操作数地址为源。
第二章中央处理器CPU 学习目标 通过本章的学习能够识记CPU的结构组成、性能指标和封装方式，了解新一代CPU的接口类型和主流CPU产品，掌握CPU的选购，为CPU的性能测试、CPU常见故障处理建立基础。 知识要点 （1）CPU的基础知识。 （2）CPU的接口类型。 （3）CPU的主流产品介绍。 （4）CPU的选购。 第一节CPU的基础知识 CPU（Central Processing Unit）即中央处理器，它的内部是由几十万（Intel 80386）到几百万个（Intel Pentium）晶体管组成的大规模集成电路，其中包括运算器、寄存器、控制器、总线等。CPU 是整个计算机系统的核心，主要负责整个系统指令的执行、数据的算术与逻辑运算、数据传送以及输入输出的控制。CPU的结构十分复杂，在介绍CPU之前应该先了解一些关于CPU的基本概念和相关知识。 一、CPU的内部结构 CPU其实就是一块超大规模集成电路的硅晶片。它的内部是由几十万甚至上千万个晶体管元件组成的电路，其内部结构主要有控制单元、算术逻辑单元和存储单元三大部分。CPU的工作过程为调入指令，经过控制单元的调度分配，再送入算术逻辑单元进行处理，处理后的数据存入存储器中，最后由应用程序使用。 1．控制单元 控制单元是由指令寄存器、指令译码器和操作控制器3个部件组成，是整个CPU的控制中心。控制单元主要负责向计算机其他设备发送控制信息，以此来指挥计算机各个部分自动、协调地进行各种工作。
4．CPU的缓存 由于CPU的速度发展很快，而内存远远跟不上，为了解决CPU处理速度过快而内存速度过慢的矛盾，现代计算机的CPU都采用了高速缓冲存储器（Cache），简称CPU缓存。缓存CPU与内存之间拥有临时的、高速的数据存储空间，大大减轻了内存对CPU性能的制约。典型的CPU缓存结构都是由一级缓存（L1 Cache）和二级缓存（L2 Cache）组成，部分高端CPU还具有三级缓存（L3 Cache）。 L1 Cache又分为一级指令缓存和一级数据缓存两部分。一级指令缓存的作用是暂时存储并向CPU的控制器递交操作所需的原始指令，CPU控制器再进行译码分析执行操作。一级数据缓存的作用是暂时存储并向CPU的运算器递交操作所需的原始数据，以供CPU运算器进行运算。一级缓存大小对CPU的性能有着很大的影响。 由于L1 Cache的容量有限，不能为CPU暂时存储所有的原始指令及数据，因此又增加了二级缓存——L2 Cache。L2 Cache的作用是用于暂时存储那些CPU即时操作所需要的，但是L1 Cache 中又没有存储的数据。不过L2 Cache仅仅暂时存储原始数据，而原始指令只由一级指令缓存来存储。 由于L2 Cache是CPU晶体管总数中占得最多的一个部分，高容量的L2 Cache成本相当高。所以Intel和AMD都是以L2 Cache容量的差异作为高端和低端产品的分界标准。 5．指令系统 CPU是靠执行指令来计算和控制系统的，每种CPU在设计时就规定了一系列与其硬件电路相匹配的指令系统。指令系统功能的强弱是CPU的重要指标。 （1）MMX指令集：MMX（Multi Media Extension，多媒体扩展）指令集是Intel公司于1996年推出的一项多媒体指令扩展技术。MMX指令集中包括57种多媒体指令，通过这些指令可以一次处理多个数据，在处理结果超过实际处理能力的时候也能进行正常处理，这样在软件的配合下，就可以得到更高的性能。MMX的优势在于当时存在的操作系统不必为此而做出任何修改，便可以轻松地执行MMX程序。 （2）SSE指令集：SSE（Steaming SIMD Extension，单指令多数据流扩展）指令集是Intel公司在Pentium II处理器中率先推出的。SSE指令集包括70条指令，包含提高3D图形运算效率的50条SIMD（单指令多数据技术）浮点运算指令、12条MMX整数运算增强指令、8条优化内存中连续数据块传输指令。理论上这些指令对目前流行的图像处理、浮点处理、3D运算、视频处理、音频处理等多媒体应用起到全面强化的作用。 SSE2是Intel公司在P4中所采用的指令集，提供144条多媒体指令，侧重于支持DVD播放、音频、3D图形数据和网络数据流处理方面。而P4（Prescott核心）处理器在SSE2指令集的基础上增加了13条新指令，包含一条专门针对视频解码的指令和两条针对线程处理的指令，其他10条指令则用于支持复杂的运算，如浮点转整数、单指令多数据流的浮点运算等。 （3）3DNow！指令集：3DNow！指令集是由AMD公司在SSE指令集之前开发的，并被AMD 广泛应用于其K6-2，K6-3以及Athlon（K7）处理器上。3DNow！指令集技术其实就是21条机器码的扩展指令集，主要针对三维建模、坐标变换、效果渲染等三维应用场合，在软件的配合下，可以大幅度提高3D处理性能。 （4）x86-64指令集。x86-64指令集是Athlon 64等64位处理器所采用的64位指令集，这种64位的处理器要求系统、软件都支持64位指令集。x86-64是64位处理器与操作系统、应用软件沟通的神经中枢，正是通过该指令集，64位处理器才能真正发挥作用。