数字逻辑电路设计第二版答案
【篇一：蒋立平版数字逻辑电路与系统设计习题答案】1.1 将下列二进制数转换为等值的十进制数。（1）（11011）2（2（10010111）2 （3）（1101101）2 （4
（11111111）2 （5）（0.1001）2 （6 （0.0111）2 （7）
（11.001）2 （8 （101011.11001）2
题1.1 解：（1）（11011）2 =（27）10
（10010111）2 =（151）10
（3）（1101101）2 =（109）10 （11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10 （0.0111）2 =（0.4375）10（7）（11.001）2 =（3.125）10（101011.11001）2 =
（43.78125）10
1.3 数。（1）（1010111）2
（110111011）2 （3）（10110.011010）2
（4）（101100.110011）2 题1.3 解：（1）（1010111）2 =（57）16 =（127）8
（2）（110011010）2 =（19a）16 =（632）8 （3）
（10110.111010）2 =（16.e8）16 =（（4）（101100.01100001）2 =（2c.61）16 =1.5 将下列十进制数表示为8421bcd码。
（1）（43）10（95.12）10 （3）（67.58）10 （（932.1）10
题1.5 解：
（1）（43）10 =（01000011）8421bcd
（2）（95.12）10 =（10010101.00010010）8421bcd （3）（67.58）10 =（01100111.01011000）8421bcd （4）（932.1）
10 =（1.7 将下列有符号的十进制数表示成补二进制数。
（1） +13 （2）?9（3）+3 （4）?题1.7解：
（1） +13 =（01101）2 （（10111）2
（3） +3 =（00011）2 （（11000）2
1.9 用真值表证明下列各式相等。
（1） ?b?b?a?b （2） a
（1）
证
明
ab?c?a?bc
?b?c???ab???ac?
?a?bc
（3） ab?c（4） ab?
题1.9解：
式。（1）f
ac?ab?ac
?ab?ac?bc?acd
（2）f?a?ac?a?cd?d?
??
（3）f
?bd?d?d?b?c?ad?b
?
（4）f（5）f（6）f
?abc?ad??b?c?d
?ac??b?a?c?
f?a,b,c,d???m?0,4,6,8,13???d?1,2,3,9,10,11?
（
）
?a?bb?c1
f?ad?acd?b
5
）
题1.11解：（
f?a,b,c,d???m?0,1,8,10???d?2,3,4,5,11?
（
f?ab?ac?bc?acd?a?bc （2）f?a?ac?a?cd?d??a?cd ??
f?bd?ab
6
或
f?bd?ac
）
（（（
?a,b,c,d???m?3,5,8,9,10,12???d?0,1,2,13?
f?bd?d?d?b?c?ad?b?d?ab? bc
3
?
）
））
f?abc?ad??b?c?d?abc?d
f?ac??b?a?c??ac?
（
6
）或
f?bd?ab?cd?ac 1.15将下列逻辑函数化简为或非—或非式。（1）f
?abc?bc
（2）f??a?c?a?b?ca?b?c
?
）
（3）f（
?abc?bcd?abd
4
f?a?bb?c?ab?bc?ac?ab?bc?ac
f(a,b,c,d)??m?0,2,3,8,9,10,11,13?
题1.15解：（1）f
1.13 用卡诺图将下列逻辑函数化成最简与或表达式。
??a?b?cd?abc?acd且
ab?cd?0
（2）f?ac?ab 且a,b,c不能同时为0
（1）f或同时为1 （
3
）
?abc?bc
或
f?b?c?a?c?b?c
f?b?c?b?c?a?b
（2）f??a?c?a?b?ca?b?c
?
f?b?c?a?c?a?b?c
（4）（3）f?a,b,c,d???m?0,1,8,9,10?
f?a,b,c,d???m?0,4,6,8,13???d?1,2,3,9,10,11?
f?b?c?d?a?c
（
5
（
4
f?a,b,c???m?3,5,6,7???d?2,4?
）
f?(a,b,c,d)??m?0,2,3,8,9,10,11,13?
f?a,b,c,d???m?0,1,8,10???d?2,3,4,5,11
6
）
（
f?a,b,c,d???m?3,5,8,9,10,12???d?
题1.13解：
f?a?c?d?b?c?b?d 第2章习题及解答 0,1,2,132.1判断图p2.1所示电路中各三极管的工作状态，并求
出基极和集电极的电流及电压。
?
??a?b?cd?abc?acd且
ab?cd?0
f?b?ad?ac
（2）f??a 且a,b,c不能同时为0
（1）f或同时为1 （
3
）
f?a,b,c???m?3,5,6,7???d?2,4?
（
(a)
）
图p2.1
题2.1 解：
(b)
f?a?b
4
(a)三极管为放大状态；设vces
ib
?0.3v有：
6?0.7
?0.106ma50
ic?0.106?50?5.3ma
vccvih
f1
vvvb?0.7v vc?6.7v
(b)三极管为饱和状态；vb
?0.7v
vc?vces?0.3v
6?0.7ib??0.177ma
30
6?0.3ic??1.9ma
3
vccvilvcc
题2.5 解：
f5
en
图p2.5
2.3试画出图p2.3中各门电路的输出波形，输入a、b的波形如图中所示。
f1?0；f2?1；f3?1；f4?0； f5为高阻；f6为高阻；f7?1；f8?0。个输入端应怎样连接，才能
ab≥1
a?bf2?ab
题f4
f3?ab?cd
b
题2.7 解：
图p2.7
1
0f10f
2
t
f1?a?b
≥1
f2?ab
t
0f3
t
f3?ab?cd
2.5指出图p2.5中各ttl门电路的输出为什么状态（高电、低电平或高阻态）？
t
2.9 试写出图p2.9所示cmos电路的输出逻辑表达式。
f
(b)
图p2.9
题2.9 解：
图p3.1
题3.1 解：根据题意可写出输出逻辑表达式，并列写真
值表为：
f?ab?ab
该电路完成同或功能
3.2 分析图p3.3所示电路的
逻辑功能，写出输出f1和f2的逻辑表达式，列出真值表，说明电路完成什么逻辑功能。
f1?a?b?a?b
；
f2?a?b?a?b
2.11试写出图p2.11中各nmos门电路的输出逻辑表达式。
abc
图p2.11
题2.11 解： f1
；
?a
⊙
b
；
f2?ab?cf3?e?b?da?c?e?ab?cd
2.13试说明下列各种门电路中哪些可以将输出端并联使用(输入端的状态不一定相同)。 (1)具有推拉式输出级的ttl电路； (2)ttl电路的0c门；
(3)ttl电路的三态输出门； (4)
普通的cmos门；
(5)漏极开路输出的cmos门； (6)cmos电路的三态输出门。题
2.13 解： (1)、（4）不可以；（2）、
（3）、（5）、（6）可以。第3章习题及解答
3.1分析图p3.1所示电路的逻辑功能，写出输出逻辑表
达式，列出真值表，说明电路完成何种逻辑功能。
图p3.3
题3.3 解：根据题意可写出输出逻辑表达式为：
f1?a?b?c
f2?ab?bc?ac
3.5 写出图p3.5所示电路的逻辑函数表达式，其中以s3、
s2、s1、s0作为控制信号，a，b作为数据输入，列表说明输出y
在s3～s0作用下与a、b的关系。
f1?abc;f2?abc?abc?abc;根据逻辑表达式可画出电路图（图略）。
3.9 设计一个组合逻辑电路，该电路有三个输入信号
abc，三个输出信号xyz,输入和输出信号均代表一个三位的二进制数。电路完成如下功能：当输入信号的数值为0，1，2，3时，输
出是一个比
输入大1的数值；
当输入信号的数值为4，5，6，7时，输出是一图p3.5
个比输入小1的数值。
题3.5 解：由逻辑图可写出y的逻辑表达式为：
y?s3ab?s2ab?s1b?s0b?a
图中的s3、s2、s1、s0作为控制信号，用以选通待传送数据a、b，两类信号作用不同，分析中应区别开来，否则得不出正确结果。由
于s3、s2、s1、s0共有16种取值组合，因此输出y和a、b之间
应有16种函数关系。列表如下：
x?ab?bc?ac
y?a?b?cz?c
根据逻辑表达式可画出电路图（图略）。
3.11 试用与非门设计一个组合电路，该电路的输入x及
输出y均为三位二进制数，要求：当0≤x≤3时，y=x；
当4≤x≤6时，y=x+1，且x≯6。
题3.11 解：因为x和y均为三位二进制数，所以设x为
x2x1x0， y为y2y1y0，其中x2和y2为高位。
3.7 设计一个含三台设备工作的故障显示器。要求如下：
亮；两台或两台以上设备同时发生故障时，红灯亮。
题3.7 解：设三台设备为a、b、c，正常工作时为1，
出现故障时为0； f1为绿灯、f2为黄灯、f3为红灯，灯亮为1，灯灭为0。
f3?ab?bc?
【篇二：数字逻辑电路与系统设计[蒋立平主编][习题解
答]】
.1 用门电路设计一个4线—2线二进制优先编码器。编码器输入为a3a2a1a0，a3优先
级最高，a0优先级最低，输入信号低电平有效。输出为y1y0，反码输出。电路要求加一g输出端，以指示最低优先级信号a0输入有效。
题4.1 解：根据题意，可列出真值表，求表达式，画出电路图。其真值表、表达式和电路
图如图题解4.1所示。由真值表可知g?a3a2a1a0。
a1a0
00 01 11 10
000
000
000
000
a3a2a1a0y1y0g
00010010001101000101011001111000 1001101010111100110111101111
00000000000011110000000011110011
0000000000000010
a3a2
00011110
a3a2
00011110
a1a0
00 01 11 10
0000000000y1?a3a2
a3a2
y1
y0
a1
a0
g
(a)真值表
y0?a3a2?a3a1
(b) 求输出表达式
图题解4.1
(c) 编码器电路图
4.3 试用3线—8线译码器74138扩展为5线—32线译码器。译码器74138逻辑符号如图
4.16（a）所示。
题4.3 解：5线—32线译码器电路如图题解4.3所示。
a0a1a2
a3a4
en
图题解4.3
4.5写出图p4.5所示电路输出f译码器74138功能表如表4.6所1和f2的最简逻辑表达式。
示。
bin/oct
abc
124
01234
f1
1
5
f2
en74138
67
图 p4.5
题4.5解：由题图可得：
f1(c,b,a)??m(0,2,4,6)?af2(c,b,a)??m(1,3,5,7)?a
4.7 试用一片4线—16线译码器74154和与非门设计能将
8421bcd码转换为格雷码的代码
转换器。译码器74154的逻辑符号如图4.17所示。
解：设4位二进制码为b3b2b1b0，4位格雷码为r3r2r1r0。根据两码之间的关系可得：
r3(b3,b2,b1,b0)??m(8~15)?b3
r2(b3,b2,b1,b0)??m(4~11)?m4m5m6m7m8m9m10m11
r1(b3,b2,b1,b0)??m(2~5,10~13)?m2m3m4m5m10m11m12m13r0 (b3,b2,b1,b0)??m(1,2,5,6,9,10,13,14)?m1m2m5m6m9m10m13m 14
则将译码器74154使能端均接低电平，码输入端从高位到低位分别
接b3、b2、b1、b0，根据上述表达式，在译码器后加3个8输入
端与非门，可得r2、r1、r0，r3可直接输出。（图略）
4.9试用8选1数据选择器74151实现下列逻辑函数。74151逻辑
符号如图4.37（a）所示。⑴ f(a,b,c)?⑵ f(a,b,c)?
?m(2,4,5,7) ?m(0,6,7)
⑶ f(a,b,c)?(a?b)(b?c)
⑷ f(a,b,c,d)?bc?acd?acd?abcd?abcd ⑸ f(a,b,c,d)?
?m(0,2,3,5,6,7,8,9)??d(10
15)
题4.9解：如将a、b、c按高低位顺序分别连接到数据选择器
74151的地址码输入端，将数据选择器的输出作为函数值f。则对各题，数据选择器的数据输入端信号分别为：（注意，数据选择器的
选通控制端st必须接有效电平，图略）
⑴ d0?d1?d3?d6?0,d2?d4?d5?d7?1 ⑵
d0?d6?d7?0,d1?d2?d3?d4?d5?1 ⑶
d0?d2?d3?d6?0,d1?d4?d5?d7?1 ⑷
d0?d5?d,d1?d4?d,d2?d6?1,d3?d7?0 ⑸
d0?d,d2?d,d1?d3?d4?1,d5?d6?d7?0或1
4.11图p4.11为4线-2线优先编码器逻辑符号，其功能见图4.3（a）真值表。试用两个4
线-2线优先编码器、两个2选1数据选择器和一个非门和一个与门，设计一个带无信号编码输入标志的8线-3线优先编码器。
hpri/bcd
x0x1x2x3
1234
12
a0a1
eo
图 p4.11
题4.11解：由图4.3（a）真值表可见，当编码器无信号输入时，eo?1，因此可以利用eo的状态来判断扩展电路中哪一个芯片有编
码信号输入。所设计电路如图题解4.11所示，由电路可见，当高位
编码器（2）的eo?0时，表示高位编码器（2）有编码信号输入，故选通数据选择器的0通道，将高位编码器（2）的码送到y1y0端；
当高位编码器（2）的
eo?1时，表示高位编码器（2）无编码信号输入，而低位编码器（1）有可能有编码信
号输入，也可能无编码信号输入，则将低位编码器（1）的码送到
y1y0端（当无编码信号输入输入时，yy。编码器输出的最高位码，
由高位编码器（2）的eo信号取反获10?00）得。由电路可见，eoy?1表示无编码信号输入。
xxxxyy0
xxxxy1
y2
图题解4.11
4.13 试用一片3线—8线译码器74138和两个与非门实现一位全
加器。译码器74138功能
表如表4.6所示。
题4.13解：全加器的输出逻辑表达式为：
si(ai,bi,ci?1)?(aibi?aibi)ci?1?(aibi?aibi)ci?1?
ci(ai,bi,ci?1)?(aibi?aibi)ci?1?aibi?
?m(1,2,4,7)
?m(3,5,6,7)
式中，ai、b
i为两本位加数，ci?1为低位向本位的进位，si为本位和， ci为本
位向高位的
进位。根据表达式，所设计电路如图题解4.13所示。
abcsi
1
ci
图题解4.13
4.15 写出图p4.15所示电路的输出最小项之和表达式。
f(a,b,c,d)
图p4.15
【篇三：数字逻辑设计及应用本科2 答案】
_…__…__…__… __…_ __… 心…中…学教… _…_ __…__线__… __…_ __… __…__…_ 学号……__…__…__…__…__封__…__…
__…号班… …… __…__…_ __…__…__…__…__…__…_称…名
密业… 专… _… ___… __… ___…__… __…__…__…_名…姓…………电子科技大学网络教育考卷（b卷）
(20 年至20 学年度第学期)
考试时间年月日(120分钟) 课程数字逻辑设计及实践（本科）
教师签名_____
一、填空题(每空1分，共20分) 1、请完成如下的进制转换：10110.11216； 2、28.5102168421bcd
3、某带符号的二进制数的反码是1010101，则该数对应的原码是补码是 1101011 ；
4、a⊕//(a⊕b)///
5、正逻辑和负逻辑之间的关系是；
6、请问图1-6的逻辑为：/
7、已知某集成门电路输出和输入的高电平的最小值分别为vohmin、vihmin；输出和输入的低电平最大值分别为：volmax、vilmax；请
问该门电路高电平的直流噪图1-6
声容限vnhvihmin?vohmin低电平的直流噪声容限
vnl=volmax?vilma 8、某状态机的状态数为129，请问至少需要位
编码才能完成；
9、如果要从多路输入数据中，选出一路作为输出，应采用 10、如
果要比较两个二进制数的大小，应采用
11、如果待实现的时序状态机中存在状态循环圈，应采用 12、同时
具备置0、置1、保持和反转的触发器是触发器；
二、选择题（每题1分，共10分）
4、要实现8选1的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为：
①. 8、3 ②. 3 、8 ③. 8、8 ④. 3、3
5、如果实现5-32的译码器电路，需要个74138（3-8译码器）来
实现：
①. 2 ②. 3③. 4 ④. 8
6、要实现256进制（模为256）的二进制计数器，需要个74163
（4位二进制加计数器）来实现
①. 2 ②. 3③. 8④. 16
7、要实现有效状态数为8的环形计数器，则所需移位寄存器中的
触发器个数为：
①. 8 ②. 4 ③. 3④. 2
8、如果用触发器和门电路来实现12进制的计数器，则至少需要个
触发器：
①. 2个②. 3个③. 4个④. 5个
9、一个jk触发器的驱动方程为j?k?x，则其逻辑功能与以下哪种
触发器相同：
①. jk触发器②. sr触发器③. d触发器④. t触发器
10、下面关于移位寄存器型计数器的反馈函数的描述不正确的是：
①. 反馈函数输入输出到移位寄存器的串行输入端②. 反馈函数是现
态的函数
③. 反馈函数中可以有存储单元④. 反馈函数是个组合逻辑单元
三、判断题（每题1分，共10分）
1、存储单元是时序状态机不可缺少的组成部分；（√ ）
10、环形计数器的有效状态个数，与其位数相同；（√ ）
四、卡诺图化简（8分）
请将逻辑f(a,b,c,d)=?m (1,2,3,5,7)+d(10,11,12,13,14,15)化简成最
简与或式； f=a/d+a/b/c
1
五、组合逻辑分析，要求如下：（8分）
请分析图5所示逻辑的逻辑功能。并画出其真值表；解：该题目为
一加法器电路，完成的加法为： y3y2y1y0=dcba+0011, 故真值表
如下：
图5
六、时序逻辑分析，要求如下：（14分）
分析图6所示电路，具体要求如下：1、写出驱动方程和输出方程；
2、写出状态方程；
3、画出状态转换图或者转换表 1、驱动方程
d1?q1
d0?q1?a?q0
图6
状态方程：
q1*
?d1?q1 q0*
?d0?q1?a?q0 2、输出方程：
y?((aq1q0)?(aq1q0))?aq1q0?aq1q0
3、状态表：
或者状态图：
七、组合逻辑设计，要求如下：（8分）
请设计一个三人表决电路。三个人表决一个决议，如果两个或者两
个以上的人同意，则决议通过，否则，决议被否决。具体要求如下：
1、画出真值表；
2、求出与非-与非函数式；
3、画出逻辑图； 2
2、函数式
/
/
/
/
//
//
/
/
//
九、时序逻辑设计，要求如下：（12分）
f(abc)??m(3,5,6,7
)?((abc)?(abc)?(abc)?(abc))?((ab)?(ac)?(bc))
3、逻辑图
其他形式的逻辑图略
八、时序逻辑设计，要求如下：（10
分）
利用一个d触发器和一定的门电路实现jk触发器的逻辑功能。要求
写出所选触发器的驱动方程，并画出逻辑图；
1、
jk触发器的状态表和状态方程
q*=jq/+k/q
2、根据d触发器的特性方程可以得到其驱动方程如下：
q*=d=jq/+k/q 3、逻辑图
利用移位寄存器设计一个11101000的串行序列发生器，要求如下：1、画出状态转化图 2、求出反馈函数
3、完成给定电路图，实现该逻辑
1、选用3位的移位寄存器来实现该逻辑状态图如下：
2、反馈函数可以通过如下方式确定，其f为反馈函数输出值：
反馈函数：f=q2/q1/+q2/q0+q2q1q0/ 3、电路图 3
4