计算机组成原理习题库
第一章计算机系统概论
1.选择题
1、电子计算机问世至今，新型机器不断推出新，不管怎么更新，依然具有“存储程序”的特点，最早提出这种概念的是B。
A.巴贝奇（Charles Babage）
B.·诺依曼（von Neumann）
C.帕斯卡（Blaise Pascal）
D.贝尔（Bell）
2、下了描述中B是正确的。
A.控制器能理解、解释并执行所有的指令及存储结果
B.一台计算机包括输入、输出、控制、存储及算术逻辑运算五个部分
C.所有的数据计算都在CPU的控制器完成
D.以上答案都正确
3、电子计算机的运算/逻辑单元、控制、单元及主要存储器合称为C。
A.CPU
B.ALU
C.主机
D.UP
4、计算机系统中的存储系统是指D。
A.RAM存储器
B.ROM存储器
C.主存
D.主存和辅存
5、·诺依曼机工作方式的基本特点是B。
A.多指令流单数据流
B.按地址访问并顺序执行指令
C.堆栈操作
D.存储前容选择地址
6、由0、1代码组成的语言，称为C。
A.汇编语言
B.人工语言
C.机器语言
D.高级语言
7、下列语句中C是正确的。
A.1KB=1 024×1 024 B
B. 1KB=1 024 B
C.1MB=1 024×1 024 B
D. 1MB=1 024 B
8、一片1MB的磁盘能存储D的数据。
A.106字节
B. 10-6字节
C. 109字节
D. 220字节
二、填空题
1、计算机硬件包括运算器、控制器、存储器、输入设备和输出设备。其中运算器、控制器和存储器组成主机，运算器和控制器可统称为CPU。
简答：
1.简述．诺依曼计算机的特点
2.按照．诺依曼原理，现代计算机应具备哪些功能？
答：按照．诺依曼原理，现代计算机应具备以下5个功能：
⑴输入输出功能：能把原始数据和解题步骤及中间结果接收下来（输入），把计算结果与计算过程中出现的情况告诉（输出）给用户。
⑵记忆功能：应能“记住”原始数据、解题步骤及中间结果。
⑶计算功能：应能进行一些最基本的运算。这些基本运算能组成人们所需要的复杂运算。
⑷判断功能：计算机在进行一步操作后，应能从预先无法确定的几种方案中选择一种操作方案。
⑸自我控制功能：计算机应能保证程序执行的正确性和各部件间的协调性。第三章系统总线
选择题
1、计算机使用总线结构便于增减外设，同时C。
A.减少了信息传输量
B.提高了信息的传输速度
C.减少了信息传输线的条数
2、计算机使用总线结构的主要优点是便于实现积木化，缺点是 C 。
A.地址信息、数据信息和控制信息不能同时出现
B.地址信息与数据信息不能同时出现
C.两种信息源的代码在总线中不能同时传送
16．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量
B 提高了信息传输的速度
C 减少了信息传输线的条数
D 加重了CPU的工作量
3、在三种集中式总线控制中，C方式响应时间最快。
A.链式查询
B.计数器定时查询
C.独立请求
4、三种集中式总线控制中，A方式对电路故障最敏感。
A.链式查询
B.计数器定时查询
C.独立请求
5、连接计算机与计算机之间的总线属于 C 总线。
A.片
B.系统
C.通信
6、在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则B。
A.设备号小的优先级高
B.每个设备使用总线的机会相等
C.设备号大的优先级高
7、在计数器定时查询方式下，若计数从0开始，则A。
A.设备号小的优先级高
B.每个设备使用总线的机会相等
C.设备号大的优先级高
8、在独立请求方式下，若有N个设备，则B。
A.有一个总线请求信号和一个总线响应信号
B. 有N个总线请求信号和N个总线响应信号
C. 有一个总线请求信号和N个总线响应信号
9、系统总线中的数据线、地址线和控制线是根据C来划分的。
A.总线所处的位置
B.总线的传输方向
C.总线传输的容
10、在各种异步通信方式中，C速度最快。
A.全互锁
B.半互锁
C.不互锁
11、在同步通信中，一个总线周期的传输过程是C。
A.先传送数据，再传输地址
B.先传送地址，再传输数据
C.只传输数据
12、总线复用方式可以C。
A.提高总线的传输带宽
B.增加总线的功能
C.减少总线号线的数量
13、总线的异步通信方式A。
A.不采用时钟信号，只采用握手信号
B. 既采用时钟信号，又采用握手信号
C. 既不采用时钟信号，又不采用握手信号
14、总线的半步通信方式B。
A.不采用时钟信号，只采用握手信号
B. 既采用时钟信号，又采用握手信号
C. 既不采用时钟信号，又不采用握手信号
15.总线通信中的同步控制是B
A.只适合于CPU控制的方式
B.由统一时序控制的方式
C.只适合于外围设备控制的方式
D.只适合于主存
16．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量
B 提高了信息传输的速度
C 减少了信息传输线的条数
D 加重了CPU的工作量
二、填空题
1.系统总线是连接CPU、主存、IO设备之间的信息传送线，按传输容不同，又
可分为地址线、数据线和控制线，分别来传送地址、数据和控制信号。
2.一个总线传输周期包括申请分配阶段、寻址阶段、传数阶段和结束阶段四个阶段。
第四章存储器
一、选择题
1.一个16K×32位的存储器，其地址线和数据线的总和是___B____
A.48
B.46
C.36
2.一个512KB位的存储器，其地址线和数据线的总和是___C____
A.17
B.19
C.27
3.某计算机字长是16位，他的存储容量是64KB，按字编址，他的寻址围是__C__
A.64k
B.32KB
C.32K
4.某计算机字长是16位，他的存储容量是1MB，按字编址，他的寻址围是__A__
A.512K
B.1M
C.512KB
5.某计算机字长是32位，他的存储容量是64KB，按字编址，他的寻址围是_B___
A.16KB
B.16K
C.32K
6.某计算机字长是32位，他的存储容量是256KB，按字编址，他的寻址围是
_B___
A.128K
B.64K
C.64KB
7.若主存每个存储单元为16位，则__B_
A.其地址线为16根
B.其地址线与16无关
C.其地址线与16有关
8.交叉编址的存储器实质是一种____A__存储器，它能_____执行_______独立
的读/写操作。
A.模块式、并行、多个
B.模块式、串行、多个
C.整体式、并行、一个
9.一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存储周期为
200ns，在下述说法中___B_____是正确的。
A.在200ns，存储器能向CPU提供256位二进制信息
B.在200ns，存储器能向CPU提供128位二进制信息
C.在50ns，存储器能向CPU提供32位二进制信息
10.在程序的执行过程中，Cache语主存的地址映射是由___C___。
A.操作系统来管理的
B.程序员调度的
C.由硬件自动完成的
11.在下列因素中，与Cache的命中率无关的是_____C___
A.Cache块的大小
B.Cache的容量
C.主存的存取时间
12.常用的虚拟存储器寻址系统由 A 两级存储器组成.
A.主存---辅存
B.cache---主存
C.cache---辅存
D.主存----硬盘
二、填空题
1.Cache、主存和辅存组成三级存储系统，分级的目的是提高速度、扩大容量。
2.欲组成一个32K×8的存储器，分别选用1K×4位、16K×1位、2K×8位的
三种不同规格的存储芯片时，各需64、16、16片
3.欲组成一个64K×16的存储器，分别选用32K×8位、16K×1位、1K×4位
的三种不同规格的存储芯片时，各需4、64、256片
4.用1K×1的存储芯片组成16K×8位的存储器共需___128_片，若将这些芯片
装在几块板上，设每块板的容量位4K×8位，则该存储器所需的地址码位数是______14____,其中____2__位用于选板，___2___位用于选片，____10___位用于存储芯片的片地址。
5.主存储器位1MB即等于___1024___KB，又可表示为____220___.
6.主存和Cache的地址映像方法很多，常用的有__直接映像、全相连映像、和
组相连映像三种，在存储管理上常用的替换算法是先进先出和最近很少用法。
7.设有一个四体低位交叉的存储器，每个体的容量为256K×64位，存取周期
为200ns。则数据总线的宽度为64位，若总线传送周期为50ns。CPU连续读4个字所需要的时间是__350ns
8.在Cache—主存的地址映像中，全相连映射灵活性最强，全相连映射成本最
高。
9.在写操作时，对Cache语主存单元同时修改的方法称为写直达法，若每次之
暂时写入Cache，直到替换时才写入主存的方法称为写回法。
10.一个n路组相连映像的Cache中，共有M块数据。当n=1时，该Cache变为
直接映像；当n=M时，该Cache变为全相连映像。
11.一个四路组相连的Cache共有64块，主存共有8192块，每块32个字。则
主存地址中的主存字块标记为9位，组地址为4位，字块地址位5位
12.0101按配奇原则写出其海明码0100101 ；
三、问答题
1. 设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读写控制信号（高电平为读，低电平为写）。现有ROM芯片：2K*8、8K*8、32K*8，4K*8，RAM芯片：1K*4、2K*8、8K*8、16K*8、4K*4及各种门电路，画出CPU的连接图。要求如下：
01. 存储芯片的地址分配为：最小4K地址空间为系统程序区；相邻的4K地
址空间为系统程序工作区；与系统程序工作区相邻的24K为用户程序区。
02. 指出选用的存储芯片类型及数量。用4K*8位ROM1片，4K*4位RAM2片，
8K*8位RAM3片
03. 详细画出片选逻辑。
2. 设某计算机采用直接映像的cache，已知主存容量为4M，cache容量为4096Ｂ，字块长度为８个字（３２位／字）
01. 画出主存与cache的地址字段分配情况图
02. cache的初态为空，CPU从主存中第0……99号单元读出100个字，重复
读10次，问命中率多少？
03. 如果cache的存取时间是50ns，主存的存取时间是500ns，根据02题的
命中率求平均存取时间。
04. 计算cache——主存系统效率。
答: 1) Array 2）命中率
【（100*10-13）/100*10】*100%=98.7%
3）平均访问时间0.987*50ns+（1-0.987）*500ns=55.85ns
4）Cache——主存系统的效率（50ns/55.85ns）*100%=89.5%
3设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读写控制信号（高电平为读，低电平为写）。现有1K*4位RAM,4K*8位RAM,2K*8位ROM芯片以及74138译码器和各种门电路，画出CPU的连接图。要求如下：
1：主存地址空间分配：A000H~A7FFH为系统程序区；A800H~AFFFH为用户程序区。1片2K*8位ROM，4片1K*4位RAM
2：合理选用存储芯片。说明选择几片，并写出每片存储芯片的二进制地址围A800H~ABFFH；AC00H~AFFFH
3：详细给出存储芯片的片选逻辑。
4、设某微机的寻址围为64K，接有8片8K的存储芯片，存储芯片的片选信号为CS，要求：
01、详细画出片选逻辑
02、写出每片RAM的寻址围
03、如果运行时发现不论往那片RAM存放8K数据，以4000H为起始地址的存储芯片都有与之相同的数据，分析故障原因。
04、若出现译码中的地址线A13与CPU断线，并搭接在地电平上的故障，后
果如何？
5、设某微机的寻址围为64K，接有8片8K的存储芯片，存储芯片的片选信号为CS，要求：
01、详细画出片选逻辑
02、写出每片RAM的寻址围
03、如果运行时发现只有以0000H为起始地址的存储芯片不能读写，分析故障原因。
04、如果发现只能对1~4片RAM进行读写，试分析故障原因。
第五章、输入输出系统
1.主机与设备传送数据时，采用___A_____，主机与设备是串行工作的。
A.程序查询方式
B.中断方式
C.DMA方式
2.主机与IO设备传送数据时，采用___C______，CPU的效率最高
A.程序查询方式
B.中断方式
C.DMA方式
3.中断向量地址是____C____
A.子程序的入口地址
B.中断服务程序的入口地址
C.中断服务程序入口地址的地址
4.IO编址方式通常可分为统一编址和不统一编址，___B____。
A.统一编址就是将IO地址看作是存储器地址的一部分，可用专门的IO指
令对设备进行访问。
B.不统一编址是指IO地址和存储器地址分开，所以对IO访问必须有专门
的IO指令
C.统一编址是指IO地址和存储器地址是分开的，所以可用访存指令实现
CPU对设备的访问
5.IO与主机交换信息的方式中，中断方式的特点是___B___
A.CPU与设备串行工作，传送与主程序串行工作。
B.CPU与设备并行工作，传送与主程序串行工作。
C.CPU与设备并行工作，传送与主程序并行工作。
6.IO与主机交换信息的方式中，DMA方式的特点是___C___
A.CPU与设备串行工作，传送与主程序串行工作。
B.CPU与设备并行工作，传送与主程序串行工作。
C.CPU与设备并行工作，传送与主程序并行工作。
7.下面叙述中__B____是正确的
A.总线一定要和接口相连
B.接口一定要和总线相连
C.通道可以代替接口
8.下面叙述中___C___是正确的
A.程序中断方式和DMA方式中实现数据传送都需中断请求
B.程序中断方式中有中断请求，DMA方式中没有中断请求
C.程序中断方式和DMA方式都有中断请求，但目的不同。
9.IO的编址方式采用统一编址时，存储单元与IO设备是靠___B__来区分的。
A.不同的地址线
B.不同的地址码
C.不同的控制线
10.IO采用统一编址时，进行输入输出操作的指令是___B___
A.控制指令
B.访存指令
C.输入输出指令
11.IO采用不统一编址时，进行输入输出操作的指令是___C___
A.控制指令
B.访存指令
C.输入输出指令
12.以下____B___是错误的。
A.中断服务程序可以是操作系统模块
B.中断向量就是中断服务程序的入口地址
C.中断向量可以提高识别中断源的速度
D.软件查询法和硬件法都能找到中断服务程序的入口进址.
13.中断服务程序的最后一条指令是C
A.转移指令
B.出栈指令
C.中断返回指令
14.DMA方式的接口电路中有程序中断部件，其作用是____C_____
A.实现数据传送
B.向CPU提出总线使用权
C.向CPU提出传输结束
15.DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU
再恢复工作，这种情况称为_____A__
A.停止CPU访问主存
B.周期挪用
C.DMA与CPU交替访问
D.DMA
16.DMA访问主存时，向CPU发送请求，获得总线使用权后再进行访存，这种情
况称为_____B__
A.停止CPU访问主存
B.周期挪用
C.DMA与CPU交替访问
17.以下叙述是错误的___A___
A.一个更高级的中断请求一定可以中断另一个中断处理程序的执行
B.DMA和CPU必须分时使用总线
C.DMA的数据传送不需CPU控制
D.
1. I/0与主机交换信息的方式中，程序查询方式和程序中断方式都通过程序实现数据传送，其中程序查询方式体现CPU与设备是串行工作的。
问答：1.浮点数的表示围.
2.I/O与主机信息交换的方式有哪些?
3.在I/O设备的中断处理过程中,一次程序中断的全过程大致分为哪几个阶段? 第六章、计算机的运算方法
一、选择题
1.下列数中最小的数为A
A.101001B
B.52O
C.2BH
2.下列数中最大的数为B
A.10010101B
B.227O
C.96H
3.设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应十进制
数-27，寄存器的容为C
A.27H
B.9BH
C.E5H
4.对真值0表示形式唯一的机器数是B
A.原码
B.补码和移码
C.反码
D.以上都不对
5.在小数定点机中，下述说确的是A
A.只有补码能表示-1
B.只有原码不能表示-1
C.三种机器数都不能表示-1
6. 某机字长8位，采用补码形式（含一位符号位）则机器数所能表示的围是 C
A. -127~127
B. -128~+128
C. -128~+127
7. 当X 反=1.1111时，对应的真值是A
A. -0
B. 1615-
C. 16
1- 8. 设X 为整数，X 反=1，1111，对应的真值是C
A. -15
B. -1
C. -0
9. 若要表示0~999中的任意一个十进制数，最少需要C 位二进制数
A. 6
B. 8
C. 10
10. 下列说法有误差的是D
A. 任何二进制整数都可用十进制表示
B. 任何二进制小数都可用十进制表示
C. 任何十进制整数都可用二进制表示
D. 任何十进制小数都可用二进制表示
11. 补码10110110代表的是十进制负数 A
A. -74
B. -54
C. -68
D. -48
12. 补码加减法是指C
A. 操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替
B.操作数用补码表示，符号位和数值位一起参加运算，结果的符号语加减
相同。
C.操作数用补码表示，连同符号位直接相加减，减某数用加其负数的补码
代替，结果的符号在运算中形成
D.操作数用补码表示，由数符决定两数的操作，符号位单独处理。
13.两补码相加，采用1位符号位，则当D时，表示结果溢出。
A.最高位有进位
B.最高位进位和次高位进位异或结果为0
C.最高位为1
D.最高位进位和次高位进位异或结果为1
14.在浮点机中，判断补码规格化形式的原则是C
A.尾数第一位为1，数符任意
B.尾数的符号位与第一数位相同
C.尾数的符号位与第一数位不同
D.阶符与数符不同。
15.设机器数字长8位（含2位符号位），若机器数DAH为补码，则算术左移一
位、算术右移一位得分别A
A.B4H EDH
B.F4H 6DH
C.B5H EDH
D.B4H 6DH
16.芯片74181可完成D
A.16种算术运算
B.16种逻辑运算
C.8种算术运算和8种逻辑运算
D.16种算术运算和16种逻辑运算
17.加法器采用先行进位的目的是C
A.优化加法器的结构
B.节省器材
C.加速传递进位信号
D.增强加法器结构
18.在原码除法中，根据A上商1
A.余数为正
B.余数为负
19.浮点数的表示围和精度取决于C
A.阶码的位数和尾数的机器数形式
B.阶码的机器数形式和尾数的位数
C.阶码的位数和尾数的位数
D.阶码的机器数形式和尾数的机器数形式
20.零的机器数的表示形式(包括原码、补码、移码)
21、设浮点数阶码8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值围是：最大正数为2127（1-2-23），最小正数为2-129，最大负数为2-128（-2-1-2-23），最小负数为-2127。
第七章、指令系统
1.指令系统中采用不同的寻址方式的目的只要是B
A.可降低指令译码难度
B.缩短指令字长，扩大寻址空间，提高编程灵活性
C.实现程序控制
2.二进制指令中，操作数的物理地址位置可安排在BC
A.两个主存单元
B.两个寄存器
C.一个主存单元一个寄存器
D.栈顶和次栈顶
3.操作数在寄存器中的寻址方式称为B寻址
A.直接
B.寄存器直接
C.寄存器间接
4.寄存器间接寻址方式中，操作数在C中
A.通用寄存器
B.堆栈
C.主存单元
5.变址寻址方式中，操作数的有效地址是Ｃ
A.基址寄存器容加上形式地址（位移量）
B.程序计数器容加上形式地址（位移量）
C.变址寄存器容加上形式地址（位移量）
6.基址寻址方式中，操作数的有效地址是Ａ
A.基址寄存器容加上形式地址（位移量）
B.程序计数器容加上形式地址（位移量）
C.变址寄存器容加上形式地址（位移量）
7.采用基址寻址可扩大寻址围，且Ｂ
A.基址寄存器的容由用户确定，在程序执行的过程中不可变
B.基址寄存器的容由操作系统确定，在程序执行的过程中不可变
C.基址寄存器的容由操作系统确定，在程序执行的过程中可变
8.采用基址寻址可扩大寻址围，且Ｃ
A.变址寄存器的容由用户确定，在程序执行的过程中不可变
B.变址寄存器的容由操作系统确定，在程序执行的过程中可变
C.变址寄存器的容由用户确定，在程序执行的过程中可变
9.变址寻址和基址寻址的有效地址形成方式类似但是Ｃ
A.变址寄存器的容在执行过程中是不可变的。
B.在程序执行过程中，变址寄存器、基址寄存器的容都是可变的
C.在程序执行过程中，基址寄存器的容不可变，变址寄存器的容可变
10.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶
单元，如果是进栈的动作顺序市（A）→Msp,(SP)-1→SP,那么出栈的动作顺序应为Ｂ
A.（Msp）→A,(SP)+1→SP
B.(SP)+1→SP,(Msp)→A
C.(SP)-1→SP,(Msp)→A
11.设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节市相
对位移量（补码表示），若CPU每当从存储器取出一个字节时，即自动完成（PC）+1→PC，设当前PC的容为2000Ｈ，要求转移到2008H地址，则该转移指令第二个字节的容应为B
A.08H
B.06H
C.0AH
12.直接、间接、立即三种寻址方式指令的执行速度，有快至慢的排序是C
A.直接、立即、间接
B.直接、间接、立即
C.立即、直接、间接
13.下列说法中正确的是C
A.加法指令的执行周期一定要访存
B.加法指令的执行周期一定不访存
C.指令的地址码给出存储器地址的加法指令,在执行周期一定访存
D.指令的地址码给出存储器地址的加法指令,在执行周期不一定访存
14．以下叙述中__B__是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；
B．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的；
D．一条指令包含取指、分析、执行三个阶段。
第八章、CPU的结构和功能
1.CPU是指B
A.控制器
B.运算器和控制器
C.运算器、控制器和主存
2.控制器的全部功能是C
A.产生时序信号
B.从主存中取出指令并完成指令操作码译码
C.从主存取出指令、分析指令并产生有关的操作控制信号
3.中断标志触发器用于B
A.向CPU发送中断请求
B.指示CPU是否进入中断周期
C.开放或关闭中断系统
4.允许中断触发器用于C
A.向CPU发送中断请求
B.指示有中断正在进行
C.开放或关闭中断系统
5.在中断周期中,将允许中断触发器置”0”的操作由A完成.
A.硬件
B.关中断指令
C.开中断指令
D.软件
6.程序计数器PC属于B
A.运算器
B.控制器
C．存储器
7.运算器中不包含D
A.状态寄存器
B.数据总线
C.ALU
D.地址寄存器
8.中断周期前和中断周期后分别是B
C.取指周期，执行周期
D.执行周期，取指周期
E.间指周期，执行周期
9.在CPU的寄存器中，B对用户是完全透明的
F.程序计数器
G.指令寄存器
C.状态寄存器
10.cpu响应中断的时间是C
A.中断源提出请求
B.取指周期结束
C.执行周期结束
D.间址周期结束
11.响应中断请求的条件是B
A.外设提出中断
B.外设工作完成和系统允许时。
C.外设工作完成和中断标记触发器为“1”时
D.CPU提出中断
12.计算机操作的最小单位时间是A
A.时钟周期
B.指令周期
C.CPU周期
D.中断周期
13．用以指定待执行指令所在地址的是___C__。
A．指令寄存器； B．数据计数器；
C．程序计数器； D．累加器。
第十章
1.垂直型微指令的特点是__C_。
A．微指令格式垂直表示；
B．控制信号经过编码产生；
C．采用微操作码；
D．采用微指令码。
2. 下列叙述中__A___是错误的。
A．采用微程序控制器的处理器称为微处理器；
B．在微指令编码中，编码效率最低的是直接编码方式；
C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；D．CMAR是控制器中存储地址寄存器。
3.水平型微指令的特点是 A
A.一次可以完成多个操作
B.微指令的操作控制字段不进行编码
C.微指令的格式简短
4.微指令操作控制字段的每一位代表一个控制信号,这种微程序的控制(编码)方式是 B
A.字段直接编码
B.直接编码
C.混合编码
填空题：
1、CPU中保存当前正在执行的指令的寄存器为指令寄存器IR，保存下一条指令地址
的寄存器为程序计数器PC。
问答题：（书上例题）
1、1、某机的微指令格式中，共有8个控制字段，每个字段可分别激活5、8、3、16、1、7、25、4种控制信号。分别采用直接编码和字段直接编码方式设计微指令的操作控制字段，并说明两种方式的操作控制字段各取几位。
2、某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令的下地址字段给出。已知机器共有28个微命令、6个互斥的可判定的外部条件，控制存储器的容量为512*40位。试设计其微指令格式，并说明理由。
3、某机共有52个微操作控制信号，构成5个相斥类的微命令组，各组分别包含5、8、2、15、22个微命令。已知可判定的外部条件有两个，微指令字长28位。
（1）按水平微指令格式设计微指令，要求微指令的下地址字段直接给出后续微指令地址。
（2）指出控制存储器的容量。
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么它包括那些主要组成部分 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量什么是单元地址什么是数据字什么是指令字 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器
按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU能直接访问内存（cache、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体 系。要求cache的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题：1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息
计算机原理考试题库 一、选择题 1、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 2、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 3、完整的计算机系统应包括D。 A、运算器、存储器、控制器 B、外部设备和主机 C、主机和实用程序 D、配套的硬件设备和软件系统 4、计算机存储数据的基本单位为A。 A、比特Bit B、字节Byte C、字组Word D、以上都不对 5、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 6、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 7、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 8、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 9、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 10、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 11、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 12、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 13、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 14、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 15、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 16、存放欲执行指令的寄存器是D。 A、MAE B、PC C、MDR D、IR 17、用以指定待执行指令所在地址的是C。
2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理 1．(45.75)10=(___________)16 2．若[X]补=1.0110，则[1/2X]补=___________。 3．若X补=1.1001，按舍入恒置1法舍去末位得__________。 4．运算器的核心部件是__________。 5．动态MOS存储器的刷新周期安排方式有____________、 _____________、_____________。 6．若地址码8位，按字节编址则访存空间可达___________，若地址码10位，则访存空间可达_____________，若地址码20位，则访存空间可达_____________。 7．CPU中用于控制的寄存器有_______________________、 __________________ 和_____________________三种；8．控制器的组成方式可分为______________________和微程序控制器两类。 9．按数据传送方式，外围接口可分为_________________和 __________________。 10．指令中的操作数一般可分为_______操作数和_______操作数。11．申请掌握使用总线的设备，被称为__________。 12．某CRT显示器，分辨率800列╳600行，如果工作在256色模式下，则至少需要_________字节的显示存储器。 选择题: 1、浮点加减中的对阶是（） A.将较小的一个阶码调整到与较大的一个阶码相同 B.将较大的一个阶码调整到与较小的一个阶码相同 C.将被加数的阶码调整到与加数的阶码相同 D.将加数的阶码调整到与被加数的阶码相同 2、下列哪一个属于检错纠码（） A. BCD码 B. ASCII码 C. 奇偶校验码 D. 8421码 3、指令格式可表示为（）和地址码的形态 A.指令码 B. 操作码 C.微指令 D. 寄存器码 4、在不同速度的设备之间传送数据( )
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
计算机组成原理题集含答案 题库题目总数：293 第一章单选题 1、控制器、运算器和存储器合起来一般称为（主机）： I/O部件 内存储器 外存储器 主机 2、冯?诺依曼机工作方式的基本特点是（按地址访问并顺序执行指令）：按地址访问并顺序执行指令 精确结果处理 存储器按内部地址访问 自动工作 3、输入、输出设备以及辅助存储器一般统称为（外围设备）： I/O系统 外围设备 外存储器 执行部件 4、计算机硬件能直接识别和执行的语言是（机器语言）： 高级语言 汇编语言 机器语言 符号语言 判断题
5、若某计算机字代表一条指令或指令的一部分，则称数据字(错)。 6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字（错）。 7、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（对） 8、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（对） 填空题 9、系统软件包括：服务程序、语言程序、（操作系统）、数据库管理系统。 10、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路）五个部分。 11、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由（微程序级）、（一般机器级）、（操作系统级）、（汇编语言级）和（高级语言级）等组成，在每一级上都可以进行（程序设计）。 12、计算机的软件一般分为（系统软件）和（应用软件）两大部分。 13、计算机的硬件基本组成包括（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五个部分。 简答题 14、什么是存储容量？什么是单元地址？ 存储器所有存储单元的总数称为存储器的存储容量。灭个存储单元都有编号，称为单元地址。 15、什么是外存？简述其功能。 外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 16、什么是内存？简述其功能。 内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。。 17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 18、什么是适配器？简述其功能。 适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
计算机组成原理试题 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C）。 A．64K B．32KB C．32K D．16KB 3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C）。 A.21 B.17 C.19 D.20 4.指令系统中采用不同寻址方式的目的主要是(C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度
5.寄存器间接寻址方式中，操作数处在(B)。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 6.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路 C.复杂指令计算机 D.超大规模集成电路 7．CPU响应中断的时间是_C_____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。8．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。10．浮点数的表示范围和精度取决于__C____。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M
2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.
《计算机组成原理》试题 一、（共30分） 1.(10分) (1)将十进制数+107/128化成二进制数、八进制数和十六进制数（3分） (2)请回答什么是二--十进制编码?什么是有权码、什么是无权码、各举一个你熟悉的有权码和无权码的例子？（7分） 2.已知X=0.1101,Y=-0.0101,用原码一位乘法计算X*Y=?要求写出计算过程。(10分) 3.说明海明码能实现检错纠错的基本原理?为什么能发现并改正一位错、也能发现二位错，校验位和数据位在位数上应满足什么条件？（5分） 4.举例说明运算器中的ALU通常可以提供的至少5种运算功能?运算器中使用多累加器的好处是什么?乘商寄存器的基本功能是什么?(5分) 二、(共30分) 1.在设计指令系统时,通常应从哪4个方面考虑?(每个2分,共8分) 2.简要说明减法指令SUB R3,R2和子程序调用指令的执行步骤(每个4分，共8分) 3.在微程序的控制器中，通常有哪5种得到下一条指令地址的方式。(第个2分，共10分） 4.简要地说明组合逻辑控制器应由哪几个功能部件组成？(4分） 三、（共22分） 1.静态存储器和动态存储器器件的特性有哪些主要区别？各自主要应用在什么地方？（7分） 2.CACHE有哪3种基本映象方式，各自的主要特点是什么？衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么？（10分） 3.使用阵列磁盘的目的是什么？阵列磁盘中的RAID0、RAID1、RAID4、RAID5各有什么样的容错能力？（5分） 四、（共18分） 1.比较程序控制方式、程序中断方式、直接存储器访问方式，在完成输入/输出操作时的优缺点。（9分） 2.比较针式、喷墨式、激光3类打印机各自的优缺点和主要应用场所。（9分） 答案 一、（共30分） 1.(10分) (1) (+107/128)10 = (+1101011/10000000)2 = (+0.1101011)2 = (+0.153)8 = (+6B)16 (2) 二-十进制码即8421码，即4个基2码位的权从高到低分别为8、4、2、1，使用基码的0000，0001，0010，……，1001这十种组合分别表示0至9这十个值。4位基二码之间满足二进制的规则，而十进制数位之间则满足十进制规则。 １
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
计算机组成原理试题库集及答案
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同 6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的时 间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间