网络处理器芯片的国产化之路
2015/1/20 9:25:08
关键词：
网络处理器芯片主要用于构建网络通信基础设施平台，对于位于网络通信终端节点的用户来说，通常是透明而不可见的。因此，与通用CPU以及嵌入式CPU等大众电子消费密切相关的通用相比，网络处理器(Network Processor)芯片一直以来很少能够获得广泛的关注。
实际上，网络处理器广泛应用于包括路由器、交换机等各类网络核心设备中，它特定应用于网络通信领域的各种任务，例如报文处理、协议分析、路由查找、防火墙以及QoS等。网络处理器芯片对于网络通信基础设施的重要性，阿尔卡特朗讯公司的 Basil Alwan有一句话形容得很贴切，“网络处理器是网络设备最根本的基因，它定义了路由器平台的能力、可扩展性以及面向未来演化的可能性[1]”。
国内外研制情况
经过多年的发展，网络处理器正逐渐替代网络通信设备中固定功能的ASIC芯片，已成为构建网络通信系统的战略性核心器件。处理器市场在不断增长，而市场上网络处理器芯片产品则基本上来自国外厂商。
传统网络处理器按核心处理单元的不同可以分为两类，即基于微核的网络处理器(NPU)以及基于通用核的网络处理器(GNP)，主要区别如表1所示。
目前，典型商用网络处理器芯片包括阿尔卡特朗讯的FP系列[1]、Marvell 公司的Xelerated系列[2]、EZchip的NP系列[3]等。上述网络处理器通常采用多核多线程、超流水等高级体系结构，利用功能部件定制优化、深亚微米集成电路设计等技术提高报文处理性能，其中多款网络处理器可以达到400Gbps报文处理要求。
阿尔卡特朗讯公司的FP3网络处理器集成共288个RISC Core，主频可达1GHz，其中每32个Core为一个Cluster，共9个Cluster。它采用多Pipeline处理模型，FP3
的报文转发处理能力高达400Gbps。与FP3类似，Marvell公司的HX4100网络处理器(原Xelerated公司)也采用类似的多Pipeline处理模型，通过集成数百个支持VLIW指令集的PISC(Packet Instruction set computer)专用处理器核，也可实现400Gbps线速报文处理。值得一提的是，HX4100流水线间得PISC采用同步数据流体系结构，从而避免了控制流模型中的指令相关性对性能的影响，可确保系统获得确定性的处理性能。EZchip 的NP-5采用Functional Pipeline处理模型，处理流程映射到4级面向任务优化的处理引擎，采用专用指令集，基于功能编程语言(FPL)开发，分组达到 240Gbps。上述芯片产
品都属于基于微核的网络处理器，大多采用流水线方式组织，以提供极高的报文转发处
理性能，在芯片功耗方面具有优势，主要缺点是通常仅支持微码编程，软件开发复杂困难。
Broadcom公司的XLP II 900网络处理器[4]集成了多达80个通用CPU核(nxCPUs)，
具有三级 Cache存储子系统和4个DDR3内存控制器，采用并行处理架构，可提供160Gbps 报文转发处理性能。通过集成安全加速引擎，其可支持高性能的加密、认证以及深度报文检测等功能。Cavium公司的OCTEON III网络处理器[5]也采用并行架构，通过集成48
个64位 MIPSCPU核和大量的加速引擎，可提供100Gbps报文转发处理能力，并支持广泛的网络业务处理硬件加速。上述芯片产品都属于基于通用CPU核的网络处理器(GNP)，
面向支持多样化网络高层协议和业务处理设计，具有较强的可编程性，通常可以支持
C/C++高级语言编程，并运行通用Linux操作系统，从而为开发人员带来便捷。然而，
集成度与功耗问题严重制约了GNP的性能提升。
从国内来看，华为、中兴等网络设备厂商以及国防科大等科研院所早已基于国外成
熟网络处理器芯片设计了多款高性能路由器产品，并已经在国内外市场上得到广泛应用。国防科大、西安电子科大以及清华大学等单位在国内也较早开展了网络处理器研制，取
得了一定进展和技术积累，但与国外仍有一定差距，目前还没有成熟的国产商用网络处理器芯片产品。
随着国家战略层面对网络通信基础设施安全及自主创新能力的重视，作为构建网络
通信设备的核心器件，网络处理器芯片的国产化将是一种必然。为了选择一条切实可行
的网络处理器研制的技术途径，必须充分把握网络处理器研制所面临的挑战和技术发展
趋势。
研制挑战与技术趋势
与通用CPU不同，网络处理器芯片研制一方面涉及网络通信、微电子、操作系统以
及处理器体系结构等多个领域的技术，设计难度大;另一方面其处理性能必须能够匹配飞速增长的网络接口带宽需求，硬性要求高。因此，网络处理器芯片复杂度高、实现困难，其研制周期长，投入资金高昂，研发难度非常大，这也是国产商用高性能网络处理器迟
迟未取得突破的重要原因。以思科公司为例，其SPP网络处理器于1999年开始设计，2003年才在cisco的第一台集群路由器CRS-1中使用;而其在2008年设计完成的QFP网络处
理器前后共花费1亿美金才研制成功，商用高性能网络处理器的研制难度可见一斑。
从技术发展趋势看，随着软件定义网络(Software Defined Network，SDN)、网络功能虚拟化(Network Function Virtualization)等技术的出现和发展，对网络通信设备的可编程性提出更高要求。不断演化的网络通信业务和协议也要求构建网络通信设备的核
心器件必须能够易于编程开发，以期加快系统研制进度、降低开发成本并实现投资保护。
基于通用CPU核的网络处理器GNP虽然提供高度的可编程性支持，然而在功耗及芯片集成度方面的天然劣势使其难以满足飞速增长的网络通信带宽的需求。
针对上述问题，Intel公司提出未来的通信处理平台应该以通用多核CPU为核心，采用芯片组方式，从而在性能与可编程性间获得完美折衷。Intel的Crystal Forest通信处理平台[6]采用双Xeon处理器作为分组处理的主要功能单元，通过集成片外QuickAssist加速器，将DPI、加解密以及解压缩等常用的分组处理功能卸载到QuickAssist加速器中。从软件层面看，QuickAssist通过提供加速器抽象层，隔离各种物理实体，从而允许上层软件都通过统一接口访问多样化的硬件加速器。虽然，Crystal Forest通信平台目前仅可以支持约100Gbps的流量的线速处理，与业界高性能网络处理器有一定差距，但是我们认为Intel提出的基于通用多核 CPU的多芯片解决方案值得思考和借鉴。多芯片解决方案可以有效缓解对网络处理器芯片设计的性能压力，并在系统升级、部署方面提供更大的灵活性。在思科以及阿尔卡特朗讯最近推出的高性能核心路由器中(例如思科CRS-3)，高性能转发线卡都集成多个处理芯片协同完成分组转发处理业务。
国产化技术途径
在把握了网络处理器芯片研制挑战以及发展趋势的基础上，我们认为基于国产通用多核CPU+可编程网络处理引擎(NPE)的架构是网络处理器芯片国产化一条现实可行的技术途径。实际上，网络处理器研制与高性能CPU及通用操作系统研制有很多共性技术，例如高性能RISC核设计、片上网络、低延时高带宽的存储器接口、操作系统和编译系统等。以飞腾、龙芯为代表的国产通用多核CPU以及以麒麟为代表的国产操作系统在国家核高基等项目支持下已取得巨大突破，其相关成果已经在国家信息系统建设中发挥重要作用。因此，有效利用国产高性能CPU和操作系统的研究成果，并对其网络处理能力进行充分挖潜，是缩短国产网络处理器芯片研制周期，降低研制成本和风险的有效途径。
然而，通用多核CPU主要面向通用计算领域设计，适用于计算密集型的应用。而网络处理器则主要面向网络处理领域设计，适用于访存密集型应用。如何提高通用CPU的访存计算比(MCR)是决定能否利用通用CPU进行网络处理的关键。针对这一问题，国防科技大学课题组对网络处理器实现模型和途径进行了深入研究和探索，提出应摆脱传统以多核软件为核心的实现模型，由可编程硬件(即NPE)定义网络报文的处理路径，并对性能敏感的功能进行硬化卸载，从而有效降低通用多核CPU软件的处理压力，实现系统性能提升。这种“硬件定义”的处理模型允许在不改变现有通用多核CPU内部架构、不对其内部实现进行特定优化的前提下，缩短网络处理器研制周期，降低研制成本，从而有效加速网络处理器芯片的国产化进程。
总结
网络处理器芯片作为构建网络通信基础设施的核心器件，其国产化必须综合考虑芯片的设计复杂度和研制难度，准确把握技术发展趋势。我们认为，国产通用多核CPU与可编程网络处理引擎(NPE)相结合的体系结构是解决网络处理器“中国芯”的问题的一
条希望之路。
参考文献：
OFweek网讯谁是新一代网络的“网红”答案无疑是5G。在不久前结束的2016MWC上海，5G成为其中最耀眼的标签，无论是国际大T，还是电信设备提供商，抑或是芯片或测试厂商，都祭出了最新的5G大招。随着“互联网+”和“宽带中国”等国家战略的推进，传统互联网到移动互联网再到“万物互联”的演进，11ac wave 1&2 WLAN的部署以及5G的呼之欲出，新一代网络不断走向汇聚融合，带来的是不仅是对速率、成本及效率的提升，还将触发对网络架构的重构，置身其中的网络处理器和交换器芯片能否担此重任
新一代网络期待原力觉醒
5G的“美好”可用1000x的容量提升、1000亿+的连接支持、10GB/s的最高速度、1ms以下延迟等关键数值来体现。在2016MWC上海众多厂商纷纷展示5G相关业务，如无人驾驶汽车、虚拟现实场景等，均验证了5G在低时延、超高密度、超大容量等方面的优异性能。在各方积极备战的助力下，5G已然渐行渐近。
为了满足5G网络能够随时随地接入网络的要求，对于5G网络构建的重要指标是具有更好的灵活性以及拓展性，因而SDN（软件定义网络）和NFV（网络功能虚拟化）将在5G核心网中大行其道，核心网与接入网融合、网络功能重组等也将深入应用。
而这只是驱动网络模型和技术“升华”的一个新引擎，在数据中心、企业网、园区网、中小企业网等层面，随着业务和需求的变化，网络的改良升级亦是大势所趋。
如数据中心作为面向应用的综合业务平台和未来云计算的核心基础架构，需求日益攀升，其网络设备以每年40%以上的速度增长，新一代数据中心对网络设备的交换架构提出了更全面、更苛刻的要求，包括支持统一交换架构、大容量及可扩展性、转发性能、精细化服务质量控制（QoS）等。
园区网亦是变化不断。随着业务的不断丰富，云计算的快速发展，用户移动化的场景也越来越多，BYOD逐渐成为潮流，对园区网提出了诸多新需求，如要求园区网能够具备端到端的网络质量保障能力，具备实时、灵活地区分和保障特定业务的能力，能够灵活地适配业务需求等。在企业网层面，伴随着的是大量企业关键业务IT化，企业客户对IT的投资更加活跃，大规模服务器集群、虚拟化、大数据等技术的成熟等，均对企业网提出了更高的业务要求。
可以说，融合汇聚的新一代网络已然呼之欲出，各种通信和网络业务将被高度融合，多种业务强调开放的API接口以及灵活的配置和客户化能力，传统的网络架构已然“难合时宜”。业界不约而同地引入SDN、NFV、云等新技术，打造简洁、集约、敏捷、开放的新型网络，实现多种网络实施和业务的虚拟化，也将再次释放网络的“原力”。在网络重构指引下的新一代网络已“在路上”。
无线和有线的融合进程加快
融合汇聚的网络引发多重新挑战
新一代网络融合的发展，提升了对于部署横跨整个网络的可延展与灵活运算解决方案的网络基础建设需求。“寻根溯源”，一窥新一代网络走向融合和汇聚的新命题，才能有的放矢地应对传统的网络架构以及服务转型的挑战。
首当其冲的是无线和有线的融合进程加快。Marvell产品行销负责人Raza Eltejaein介绍说，有线网络与无线网络融合加快，有线带宽从1 GbE到 GbE一直到10bE，无线方面从一直到11AC，之后是11AX，这一趋势需要性能更高的网络处理器来应对。此外，已受到广泛应用，如何让企业依然使用1GbE的基础架构，在无须架构升级的情况下享有更大的或以上带宽成为新挑战。
随着物联网应用不断深入，家庭和工业应用中联网设备数量海量增加，网络所承载的业务也已从单纯的数据通信，向语音、图像、视频等多媒体扩展，对带宽的要求大幅提升，对服务器及路由器的要求亦因此提高。” Raza Eltejaein
进一步指出，“在这一过程中，运营商及服务供应商亦希望提供差异化和高附加值的服务，这对网络运行可靠性提出了越来越高的要求。”
可感知、可重构、可演进已是新一代网络的演进方向。“因而越来越多的软件技术成为必然，用基于SDN/NFV技术的虚拟化网络设备取代传统的专用网络设备，可提供更加灵活高效的网络设备，为网络变革提供了‘引擎’。” Raza Eltejaein分析说。
随着物联网的垂直应用越来越广泛，安全问题也日益严重，面临着网络环境的不确定性、感知层面临的主要威胁、传输层和应用层的安全隐患等，提供一套强大的安全体系成为业界关注焦点。而所有已部署和新部署的基础设施平台，无论是在现场或云端，其安全问题都应该从系统的角度全面解决。
高扩展性、网络设备的自身虚拟化能力、多业务支持和网络融合等，所有这些问题均需要各个击破。而为了达到这一高企的目标，显然需要从“基础”——网络处理器和交换机芯片突破，实现性能更高、带宽更大而且扩充性更强的芯片，并具备加速功能、安全引擎和线载引擎才能一一化解
网络处理器和交换器芯片全面升级应对
“网络设备的可扩展性、虚拟化能力、多业务支持和网络融合等需求，使得网络处理器在集成度、扩展性与支持SDN等方面，均需全面升级。“Marvell公司副总裁，连接、存储和基础网络（CSI）事业部总经理Michael Zimmerman 表示。
在网络生态系统长期的设计创新经验的Marvell对此专门推出了ARMADA 7000以及8000，应对市场挑战。ARMADA 采用Marvell开创性的MoChi架构、并以业界首款ARM Cortex-A72为基础的片上系统（SoC）系列，具有灵活的扩展性。
Marvell 在Computex2016上展示的ARMADA 7000/8000 SoC
“从带宽来看，不仅可运行11AC，未来它甚至可运行11AX。还支持1 GbE、 GbE还有10GbE，以及SATA3和。它还集成多重10GE端口与包处理器，可为安全性及存储设备提供硬件加速引擎，并可灵活配置，支持CPU以及I/O
全面虚拟化，全面支持软件定义网络SDN的需求。此外，兼具整合功能，以及高度拓展性和软件兼容性，可将弹性功能以最优化的方式开发，可匹配各种IP网络、数据中心、企业、中小型企业等应用。” Raza Eltejaein总结表示。
在新一代网络所需的交换器层面，Michael Zimmerman认为，一方面带宽的要求更高，需要达到以上的连接能力，且无需架构升级；另一方面网管人员希望将整体网络连接当成为单一实体，支持物理层装置（PHYs）等技术，实现交换器跟实体侧联合的解决方案。
瞄准这一需求，Marvell的交换器芯片Prestera Aldrin和Alleycat有备而来，提供交换器跟实体侧联合的解决方案。据介绍，Aldrin支持高达10GbE的高带宽，可支持更宽、更大的背板连接。Aldrin是业界首个可支持16甚至到24甚至32个以上10GbE接口。而Alleycat是业界性能最高、密度最高、GbE能力最强的一个产品系列，使用NBASE-T 交换器技术。它有专门的40GbE堆叠，是业界首个支持40GbE堆叠的产品。其中Alleycat3X是业界首个支持24个接口的交换器。
Marvell 在Computex2016上展示的Aldrin 24通道 10GE多Gig园区网接入/汇聚交换器尤其值得一是的是新款芯片Prestera 98DX325x，搭配Marvell的88E2040 quad NBASE-T PHYs，可高效支持有线和无线网络的融合，同时将1GbE提升至带宽。此外，Marvell可通过98DX325x将SDN与交换器抽象层接口引进园区环境，提供完整软件协议栈Turnkey解决方案达成私有云部署。
新一代网络已然在路上，准备好换上新“颜值”的芯片了吗
链接高端路由器四种体系架构
一、通用CPU
优点：功能易扩展，理论上可以实现任何网络功能。
缺点：性能低
用途：通用CPU一般仅用于网络设备的控制和管理。
二、ASIC芯片
优点：可使用硬件方式实现性能极高的多种常用网络功能，单颗芯片就可以实现几百Mpps以上的处理能力。
缺点：ASIC芯片一旦开发完毕就很难继续扩展其他应用，新功能的添加需要芯片研发公司花费较长开发周期。
用途：ASIC芯片最合适应用于处理网络中的各种成熟传统功能。
三、FPGA芯片
优点：这是可以反复编程、擦除、使用以及在外围电路不动的情况下用不同软件就可实现不同功能的一种门阵列芯片，可以在一定程度上灵活地扩展业务处理类型。
缺点：FPGA无法很好地同时处理多种协议，不能胜任复杂业务扩展。
用途：一般仅应用于少量简单协议的扩展。
四、NP网处理器
优点：NP保留了ASIC高性能处理数据的特性，同时，NP通过众多并行运转的微码处理器，能够通过微码编程进行复杂的多业务扩展。
缺点：NP的性能和ASIC相比依然还存在一些差距。
用途：NP网络处理器被应用于高端网络产品复杂的多业务扩展，但并不适用于网络传统功能的实现。
芯片是什么芯片的工作原理芯片基础知识介绍 芯片是什么芯片的工作原理芯片基础知识介绍一、芯片基础知识介绍我们通常所说的“芯片”是指集成电路,它是微电子技术的主要产品.所谓微电子是相对'强电'、'弱电'等概念而言,指它处理的电子信号极其微小.它是现代信息技术的基础,我们通常所接触的电子产品,包括通讯、电脑、智能化系统、自动控制、空间技术、电台、电视等等都是在微电子技术的基础上发展起来的。我国的信息通讯、电子终端设备产品这些年来有长足发展,但以加工装配、组装工艺、应用工程见长,产品的核心技术自主开发的较少,这里所说的'核心技术'主要就是微电子技术.就好像我们盖房子的水平已经不错了,但是,盖房子所用的砖瓦还不能生产.要命的是,'砖瓦'还很贵.一般来说,'芯片'成本最能影响整机的成本。微电子技术涉及的行业很多,包括化工、光电技术、半导体材料、精密设备制造、软件等,其中又以集成电路技术为核心,包括集成电路的设计、制造。集成电路(IC)常用基本概念有:晶圆,多指单晶硅圆片,由普通硅沙拉制提炼而成,是最常用的半导体材料,按其直径分为4英寸、5英寸、6英寸、8英寸等规格,近来发展出12英寸甚至更大规格.晶圆越大,同一圆片上可生产的IC 就多,可降低成本;但要求材料技术和生产技术更高。前、后工序:IC制造过程中, 晶圆光刻的工艺(即所谓流片),被称为
前工序,这是IC制造的最要害技术;晶圆流片后,其切割、封装等工序被称为后工序。光刻:IC生产的主要工艺手段,指用光技术在晶圆上刻蚀电路。线宽:4微米/1微米/0.6微未/0.35微米/035微米等,是指IC生产工艺可达到的最小导线宽度,是IC工艺先进水平的主要指标.线宽越小,集成度就高,在同一面积上就集成更多电路单元。封装:指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接。存储器:专门用于保存数据信息的IC。逻辑电路:以二进制为原理的数字电路。二、电脑芯片的工作原理是什么？是怎样制作的？芯片简单的工作原理：芯片是一种集成电路，由大量的晶体管构成。不同的芯片有不同的集成规模，大到几亿；小到几十、几百个晶体管。晶体管有两种状态，开和关，用1、0 来表示。多个晶体管产生的多个1与0的信号，这些信号被设定成特定的功能（即指令和数据），来表示或处理字母、数字、颜色和图形等。芯片加电以后，首先产生一个启动指令，来启动芯片，以后就不断接受新指令和数据，来完成功能。最复杂的芯片（如：CPU芯片、显卡芯片等）生产过程：1.将高纯的硅晶圆，切成薄片；2.在每一个切片表面生成一层二氧化硅；3.在二氧化硅层上覆盖一个感光层，进行光刻蚀； 4.添加另一层二氧化硅，然后光刻一次，如此添加多层； 5.整片的晶圆被切割成一个个独立的芯片单元，进行封装。一个是电源灯（绿色），一个是硬盘灯（红色），你的电脑开机，
神经网络在数据挖掘中的应用
————————————————————————————————作者：————————————————————————————————日期： ?
神经网络在数据挖掘中的应用 摘要：给出了数据挖掘方法的研究现状,通过分析当前一些数据挖掘方法的局限性,介绍一种基于关系数据库的数据挖掘方法——神经网络方法,目前,在数据挖掘中最常用的神经网络是ＢＰ网络。在本文最后，也提出了神经网络方法在数据挖掘中存在的一些问题． 关键词：BＰ算法;神经网络;数据挖掘 １．引言 在“数据爆炸但知识贫乏”的网络时代,人们希望能够对其进行更高层次的分析，以便更好地利用这些数据。数据挖掘技术应运而生。并显示出强大的生命力。和传统的数据分析不同的是数据挖掘是在没有明确假设的前提下去挖掘信息、发现知识。所得到的信息具有先未知，有效性和实用性三个特征。它是从大量数据中寻找其规律的技术,主要有数据准备、规律寻找和规律表示三个步骤。数据准备是从各种数据源中选取和集成用于数据挖掘的数据；规律寻找是用某种方法将数据中的规律找出来;规律表示是用尽可能符合用户习惯的方式(如可视化)将找出的规律表示出来。数据挖掘在自身发展的过程中，吸收了数理统计、数据库和人工智能中的大量技术。作为近年来来一门处理数据的新兴技术，数据挖掘的目标主要是为了帮助决策者寻找数据间潜在的关联(Rｅｌation），特征(Pattern)、趋势(Tｒend)等，发现被忽略的要素，对预测未来和决策行为十分有用。 数据挖掘技术在商业方面应用较早，目前已经成为电子商务中的关键技术。并且由于数据挖掘在开发信息资源方面的优越性,已逐步推广到保险、医疗、制造业和电信等各个行业的应用。 数据挖掘(Dａta Ｍiｎing)是数据库中知识发现的核心，形成了一种全新的应用领域。数据挖掘是从大量的、有噪声的、随机的数据中，识别有效的、新颖的、有潜在应用价值及完全可理解模式的非凡过程。从而对科学研究、商业决策和企业管理提供帮助。 数据挖掘是一个高级的处理过程,它从数据集中识别出以模式来表示的知识。它的核心技术是人工智能、机器学习、统计等，但一个ＤM系统不是多项技术的简单组合,而是一个完整的整体，它还需要其它辅助技术的支持，才能完成数据采集、预处理、数据分析、结果表述这一系列的高级处理过程。所谓高级处理过程是指一个多步骤的处理过程,多步骤之间相互影响、反复调整,形成一种螺旋式上升过程。最后将分析结果呈现在用户面前。根据功能，整个DM系统可以大致分为三级结构。 神经网络具有自适应和学习功能，网络不断检验预测结果与实际情况是否相符。把与实际情况不符合的输入输出数据对作为新的样本，神经网络对新样本进行动态学习并动态改变网络结构和参数,这样使网络适应环境或预测对象本身结构和参数的变化，从而使预测网络模型有更强的适应性,从而得到更符合实际情况的知识和规则，辅助决策者进行更好地决策。而在ANN的
买电脑，要能省则省，根据每个人的使用需求不同，就需要选购不同的电脑。这个时候，选择一款合适的主板就很重要，而主板上，主板芯片组就是一个很核心的部件，它影响着主板的性能，平台的定位和主板的性能一定要符合，才能够选择到极具性价比的电脑。这就是今天要说的问题，向大家介绍目前市面主流的Intel主板芯片组，希望大家能够从规格上了解到各款主板的区别，在选购主板的时候做到心中有底。 G31： 目前在Intel平台低端市场，G31芯片组主板可以说是独占鳌头，与它同为“3”系列整合主板的G33和G35芯片组主板都因各自的一些原因都非常少见，而nVIDIA出品的MCP73整合主板又因为不支持双通道等硬伤而性能短缺，现在市场上Intel低端平台，首选就是G31主板。 G31芯片组可以支持Intel LGA 775封装的系列处理器，并支持双通道DDR2内存，并可以支持800MHz的内存频率。在显示性能方面，G31芯片组整合了Intel GMA 3100显示核心，可以应付大多数的日常使用需求，并且支持Display Port、DVI等视频输出接口。南桥方面，G31芯片组搭配的是ICH7南桥芯片，ICH7南桥提供了4个SATA接口、6个USB接口以及4条PCI-E通道。虽然ICH7南桥提供的接口方面不太丰富，不过考虑到G31芯片组的市场定位，这样的配置对于入门平台来说，还是足够使用的。 G41： Intel G41芯片组是一款新的入门级整合芯片组，于2008年第四季度发布。在市场定位上，G41芯片组和G31相同，最终的目的，是让G41芯片组主板取代G31芯片组主板，成为Intel平台入门级平台的首选主板。G41芯片组主板在性能上较G31芯片组主板更加强大，支持DX 10特效，并且在高清硬解方面，也支持部分格式的高清片源硬解。不过，目前G41芯片组主板的价格还是要比G31芯片组主板贵一些，可以根据使用需要进行选购。 虽然在Intel的G41芯片组系统图表上，G41芯片组使用的是ICH10(R)南桥芯片，不过在实际中，为了节约成本，降低售价，南桥芯片使用的依然是和G31芯片组相同的ICH7南桥芯片，不过，即便如此，ICH7还是能够满足用户的一般使用需求的，对这方面，不用太过在意。 G41芯片组支持Intel LGA 775封装的系列处理器，并可以支持DDR2和DDR3双通道内存，并支持PCI-E 1.1规范，提供了一条PCI-E 1.1 16X插槽，在集成显示核心方面，G41主板集成了Intel GMA X4500显示核心，该显示核心支持DX 10，并且可以支持部分格式的高清硬解。并且，G41芯片组主板可以支持DVI和Display Port视频输出。 G43： G43和G45这两款整合主板芯片组于2008年6月发布，同时发布的还有P45和P43两款非整合主板芯片组，从那时候起，Intel “4”系列的芯片组主板就开始发售，G43和G45两款芯片组是相对定位中高端的两款整合芯片组。 G43芯片组的北桥芯片方面，规格与G41芯片组有一些提升，虽然同是集成Intel GMA X4500显示核心，不过在视频输出方面，G43芯片组提供了G41所没有HDMI接口，并且，还支持PCI-E 2.0规范。南桥方面，ICH10(R)系列南桥芯片也更加的强大，不仅提供了更多的USB、SATA接口，还可以支持eSATA，并且ICH10R芯片还支持硬盘RAID 模式，并且该系列南桥提供了6条PCI-E通道，可以支持千兆网卡等等。 G45： G45芯片组是Intel系列整合芯片组中定位比较高端的，它是Intel系列整合芯片组中唯一可以实现全高清硬解的芯片组，目前在市场上，也有一些499元的G45主板出售，价格方面还是比较亲民的。 G45芯片组集成的是Intel GMA X4500HD显示核心，该显示核心要比G41和G43芯片组集成的显示核心多出“HD”字样，也就是可以实现全高清硬解。除此之外，北桥和南桥芯片其他规格和G43芯片组相同，不过在实际测试中，G45芯片组的3D性能要较G43高一些，G43又要较G41高一些，差别也不是太大。 P31： P31芯片组是作为一款入门级的非整合主板芯片组推出的，不过经过市场的洗牌，现在P31芯片组的主板已经很少能够看到了，市场上仅剩的一些P31主板，甚至在价格上比G31主板还贵，所以，使用这款芯片组的主板并不推荐选购。 P31芯片组同时搭配的是ICH7南桥，在规格放面，和G31主板基本相同，不过要比G31主板少了集成的核心，在这一点上，P31芯片组和G31芯片组各有各的优势，毕竟整合了显示核心的芯片肯定会带来更高的发热，这对于主板的稳定性会有一定的影响。 P35： 在2008年6月前，Intel的“4”系列芯片组主板还未推出的时候，P35主板就是Intel市场上的明星主板，虽然并不是“3”系列芯片组主板中规格最高的，但是，却是性能与价格最均衡的主板。不过，从有了P45芯片组主板后，拥有更强的规格的P45芯片组主板开始吸引更多用户的注意，P35芯片组主板的市场占有率就开始走了下坡路。到了现在，P35芯片组主板已经很少，同时，不少厂商为了清理最后的库存，不少P35主板都以一个很优惠的价格出售，相比同价位的P45芯片组主板，这些P35主板都有更好的用料和做工，而在超频性能方面，又要比P43更好，所以也还是有
555定时电路内部结构分析及应用 1 绪言 555定时器是电子工程领域中广泛使用的一种中规模集成电路，它将模拟与逻辑功能巧妙地组合在一起，具有结构简单、使用电压范围宽、工作速度快、定时精度高、驱动能力强等优点。555定时器配以外部元件，可以构成多种实际应用电路。广泛应用于产生多种波形的脉冲振荡器、检测电路、自动控制电路、家用电器以及通信产品等电子设备中。 2555定时器功能及结构分析 2.1 555定时器的分类及管脚作用 555定时器又称时基电路。555定时器按照内部元件分有双极型（又称TTL 型）和单极型两种。双极型内部采用的是晶体管；单极型内部采用的则是场效应管，常见的555时基集成电路为塑料双列直插式封装（见图2-1），正面印有555字样，左下角为脚①，管脚号按逆时针方向排列。 2-1 555时基集成电路各管脚排布 555时基集成电路各管脚的作用：脚①是公共地端为负极；脚②为低触发端TR，低于1／3电源电压以下时即导通；脚③是输出端V，电流可达2000mA; 脚④是强制复位端MR，不用可与电源正极相连或悬空;脚⑤是用来调节比较器的基准电压，简称控制端VC，不用时可悬空，或通过0.01μF电容器接地;脚⑥为高触发端TH，也称阈值端，高于2/3电源电压发上时即截止;脚⑦是放电端DIS;脚⑧是电源正极VC。 2.2 555定时器的电路组成 图2-2为555芯片的内部等效电路 2-2 555定时器电路组成 5G555定时器内部电路如图所示，一般由分压器、比较器、触发器和开关。及输出等四部分组成，这里我们主要介绍RS触发器和电压比较器。 2.2.1基本RS触发器原理
如图2-3是由两个“与非”门构成的基本R-S触发器, RD、SD是两个输入端，Q及是两个输出端。 2-3 RS触发器 正常工作时，触发器的Q和应保持相反，因而触发器具有两个稳定状态： 1）Q=1，=0。通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态； 2）Q=0，=1。Q端处于低电平，就说触发器是0状态；Q端称为触发器的原端或1端，端称为触发器的非端或0端。 由图可看出，如果Q端的初始状态设为1，RD、SD端都作用于高电平（逻辑1），则一定为0。如果RD、SD状态不变，则Q及的状态也不会改变。这是一个稳定状态；同理，若触发器的初始状态Q为0而为1，在RD、SD为1的情况下这种状态也不会改变。这又是一个稳定状态。可见，它具有两个稳定状态。 输入与输出之间的逻辑关系可以用真值表来描述。 首先对该RS触发器Q端状态仿真。如图2-4 2-4 RS触发器Q端仿真电路图 Q端状态变化规律如图2-5 2-5 Q端状态变化规律仿真 此图中A即SD，B即RD.，再对该R—S触发器Q非端状态仿真，如图2-6 2-6 RS触发器Q非端仿真图 Q非端状态变化规律如图2-7 2-7 Q非端状态变化规律 此图中A即SD，B即RD. R-S触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述，由仿真可得以下结论。当RD =0，SD=1时，不论触发器的初始状态如何，一定为1,由于“与非”门的输入全是1，Q端应为0。称触发器为0状态，RD为置0端。当RD =1，SD=0时，不论触发器的初始状态如何，Q 一定为1,从而使为0。称触发器为1状态，SD置1端。当RD =1，SD =1时，
一前言 让我们来看一个经典的神经网络。这是一个包含三个层次的神经网络。红色的是输入层，绿色的是输出层，紫色的是中间层（也叫隐藏层）。输入层有3个输入单元，隐藏层有4个单元，输出层有2个单元。后文中，我们统一使用这种颜色来表达神经网络的结构。 图1神经网络结构图 设计一个神经网络时，输入层与输出层的节点数往往是固定的，中间层则可以自由指定； 神经网络结构图中的拓扑与箭头代表着预测过程时数据的流向，跟训练时的数据流有一定的区别； 结构图里的关键不是圆圈（代表“神经元”），而是连接线（代表“神经元”之间的连接）。每个连接线对应一个不同的权重（其值称为权值），这是需要训练得到的。 除了从左到右的形式表达的结构图，还有一种常见的表达形式是从下到上来
表示一个神经网络。这时候，输入层在图的最下方。输出层则在图的最上方，如下图： 图2从下到上的神经网络结构图 二神经元 2.结构 神经元模型是一个包含输入，输出与计算功能的模型。输入可以类比为神经元的树突，而输出可以类比为神经元的轴突，计算则可以类比为细胞核。 下图是一个典型的神经元模型：包含有3个输入，1个输出，以及2个计算功能。 注意中间的箭头线。这些线称为“连接”。每个上有一个“权值”。
图3神经元模型 连接是神经元中最重要的东西。每一个连接上都有一个权重。 一个神经网络的训练算法就是让权重的值调整到最佳，以使得整个网络的预测效果最好。 我们使用a来表示输入，用w来表示权值。一个表示连接的有向箭头可以这样理解： 在初端，传递的信号大小仍然是a，端中间有加权参数w，经过这个加权后的信号会变成a*w，因此在连接的末端，信号的大小就变成了a*w。 在其他绘图模型里，有向箭头可能表示的是值的不变传递。而在神经元模型里，每个有向箭头表示的是值的加权传递。 图4连接（connection） 如果我们将神经元图中的所有变量用符号表示，并且写出输出的计算公式的话，就是下图。
主板芯片组： 芯片组（Chipset）是主板的核心组成部分，联系CPU和其他周边设备的运作。主板上最重要的芯组就是南桥和北桥。 1、北桥芯片：（North Bridge）是主板芯片组中起主导作用的最重要的组成部分，也称为主桥（Host Bridge）。一般来说，芯片组的名称就是以北桥芯片的名称来命名的，例如英特尔875P芯片组的北桥芯片是82875P、最新的则是支持双核心处理器的945/955/975系列的82945P、82945G、82945GZ、82945GT、82945PL、82955X、82975X等七款北桥芯片等等。 北桥作用：北桥芯片负责与CPU的联系并控制内存(仅限于Intel的cpu，AMD系列cpu在K8系列以后就在cpu中集成了内存控制器，因此AMD平台的北桥芯片不控制内存)、AGP 数据在北桥内部传输，提供对CPU的类型和主频、系统的前端总线频率、内存的类型（SDRAM，DDR SDRAM以及RDRAM等等）和最大容量、AGP插槽、ECC纠错等支持，整合型芯片组的北桥芯片还集成了显示核心。 北桥识别及特点：北桥芯片就是主板上离CPU最近的芯片，这主要是考虑到北桥芯片与处理器之间的通信最密切，为了提高通信性能而缩短传输距离。因为北桥芯片的数据处理量非常大，发热量也越来越大，所以现在的北桥芯片都覆盖着散热片用来加强北桥芯片的散热，有些主板的北桥芯片还会配合风扇进行散热。因为北桥芯片的主要功能是控制内存，而内存标准与处理器一样变化比较频繁，所以不同芯片组中北桥芯片是肯定不同的，当然这并不是说所采用的内存技术就完全不一样，而是不同的芯片组北桥芯片间肯定在一些地方有差别。 2、南桥芯片：南桥芯片（South Bridge）是主板芯片组的重要组成部分，一般位于主板上离CPU插槽较远的下方，PCI插槽的附近，这种布局是考虑到它所连接的I/O总线较多，离处理器远一点有利于布线。相对于北桥芯片来说，其数据处理量并不算大，所以南桥芯片一般都没有覆盖散热片。南桥芯片不与处理器直接相连，而是通过一定的方式（不同厂商各种芯片组有所不同，例如英特尔的英特尔Hub Architecture以及SIS的Multi-Threaded“妙渠”）与北桥芯片相连。 南桥作用：南桥芯片负责I/O总线之间的通信，如PCI总线、USB、LAN、ATA、SATA、音频控制器、键盘控制器、实时时钟控制器、高级电源管理等，这些技术一般相对来说比较稳定，所以不同芯片组中可能南桥芯片是一样的，不同的只是北桥芯片。所以现在主板芯片组中北桥芯片的数量要远远多于南桥芯片。例如早期英特尔不同架构的芯片组Socket 7的430TX和Slot 1
教你怎么检查电路原理图 最近一直在做嵌入式系统，画原理图。最后，为了保证原理图准确无误，检查原理图花费我近两周的时间，在此，把我在检查原理图方面的心得体会总结在此，供大家参考，说得不对的地方欢迎大家指出。 往往我们画完电路原理图后，也知道要检查检查，但从哪些地方入手检查呢？检查原理图需要注意哪些地方呢？下面听我根据我的经验一一道来。 1. 检查所有的芯片封装图引脚是否有误 当然，我指的是自己画的芯片封装。我在项目中曾经把一个芯片的2个引脚画反了，导致最后制版出来后不得不跳线，这样就很难看了。 所以，检查与原理图前一定要从芯片的封装入手，坚决把错误的封装扼杀在摇篮中！ 2. 使用protel的Tools->ERC电气规则检查，根据其生成的文件来排错 这个指的是protel99的ERC电气规则检查，DXP应该也会有相应的菜单可以完成这样一个检查。很有用，它可以帮你查找出很多错误，根据它生成的错误文件，对照着错误文件检查一下你的原理图，你应该会惊叹：“我这么仔细地画图，竟然还会有这么多错误啊？” 3. 检测所有的网络节点net是否都连接正确（重点） 一般容易出现的错误有： (1) 本来两个net是应该相连接的，却不小心标得不一致，例如我曾经把主芯片的DDR时钟脚标的是DDR_CLK，而把DDR芯片对应的时钟脚标成了DDRCLK，由于名字不一致，其实这两个脚是没有连接在一起的。 (2) 有的net只标出了一个，该net的另一端在什么地方却忘记标出。 (3) 同一个net标号有多个地方重复使用，导致它们全部连接到了一起。 4. 检测各个芯片功能引脚是否都连接正确，检测所有的芯片是否有遗漏引脚，不连接的划X 芯片的功能引脚一定不要连错，例如我使用的音频处理芯片有LCLK、BCLK、MCLK三个时钟引脚，与主芯片的三个音频时钟引脚一定要一一对应，连反一个就不能工作了。 是否有遗漏引脚其实很容易排查，仔细观察各个芯片，看是否有没有遗漏没有连接出去的引脚，查查datasheet，看看该引脚什么功能，如果系统中不需要，就使用X把该引脚X掉。
概率神经网络概述 令狐采学 概率神经网络（Probabilistic Neural Network ，PNN ）是由D. F. Specht 在1990年提出的。主要思想是贝叶斯决策规则，即错误分类的期望风险最小，在多维输入空间内分离决策空间。它是一种基于统计原理的人工神经网络，它是以Parazen 窗口函数为激活函数的一种前馈网络模型。PNN 吸收了径向基神经网络与经典的概率密度估计原理的优点，与传统的前馈神经网络相比，在模式分类方面尤其具有较为显著的优势。 1.1 概率神经网络分类器的理论推导 由贝叶斯决策理论： w w w i j i x then i j x p x p if ∈≠?>→ →→ , )|()|( （1-1） 其中)|()()|(w w w i i i x p p x p → → = 。 一般情况下，类的概率密度函数)|(→x p w i 是未知的，用高斯核的Parzen 估计如下：
) 2exp(1 1 )|(2 2 1 2 2σ σ π→ → -∑ - = =→ x x N w ik N i k l l i i x p （1-2） 其中，→ x ik 是属于第w i 类的第k 个训练样本，l 是样本向量的维数，σ是平滑参数，N i 是第w i 类的训练样本总数。 去掉共有的元素，判别函数可简化为： ∑-=→ → → - = N ik i k i i i x x N w g p x 1 2 2 ) 2exp()()(σ （1-3） 1.2 概率神经元网络的结构模型 PNN 的结构以及各层的输入输出关系量如图1所示，共由四层组成，当进行并行处理时，能有效地进行上式的计算。 图1 概率神经网络结构 如图1所示，PNN 网络由四部分组成：输入层、样本层、求和层和竞争层。PNN 的工作过程：首先将输入向量→ x 输入到输入层，在输入层中，网络计算输入向量与训练样本向量之间
74系列集成电路大全 74系列集成电路大致可分为6大类： 74××（标准型）； 74LS××（低功耗肖特基）； 74S××（肖特基）； 74ALS××（先进低功耗肖特基）； 74AS××（先进肖特基）； 74F××（高速）。 HC为COMS工作电平； HCT为TTL工作电平，可与74LS系列互换使用； HCU适用于无缓冲级的CMOS电路。 这9种74系列产品，只要后边的标号相同，其逻辑功能和管脚排列就相同。根据不同的条件和要求可选择不同类型的74系列产品，比如电路的供电电压为3V就应选择74HC系列的产品。 补充: ．74 –系列 这是早期的产品，现仍在使用，但正逐渐被淘汰。 2．74H –系列 这是74 –系列的改进型，属于高速TTL产品。其“与非门”的平均传输时间达10ns左右，但电路的静态功耗较大，目前该系列产品使用越来越少，逐渐被淘汰。 3．74S –系列 这是TTL的高速型肖特基系列。在该系列中，采用了抗饱和肖特基二极管，速度较高，但品 种较少。 4．74LS –系列 这是当前TTL类型中的主要产品系列。品种和生产厂家都非常多。性能价格比比较高，目前 在中小规模电路中应用非常普遍。 5．74ALS –系列
这是“先进的低功耗肖特基”系列。属于74LS –系列的后继产品，速度（典型值为 4ns）、功耗（典型值为1mW）等方面都有较大的改进，但价格比较高。 6．74AS –系列 这是74S –系列的后继产品，尤其速度（典型值为1.5ns）有显著的提高，又称“先进超高 速肖特基”系列。 7．74HC –系列 54/74HC –系列是高速CMOS标准逻辑电路系列，具有与74LS –系列同等的工作度和CMOS 集成电路固有的低功耗及电源电压范围宽等特点。74HCxxx是74LSxxx同序号的翻版，型号最 后几位数字相同，表示电路的逻辑功能、管脚排列完全兼容，为用74HC替代74LS提供了方 便。 74AC –系列 该系列又称“先进的CMOS集成电路”，54/74AC 系列具有与74AS系列等同的工作速度和与 CMOS集成电路固有的低功耗及电源电压范围宽等特点。 74系列集成电路的分类及区别 ACT 高性能CMOS逻辑门系列(输入TTL兼容具缓冲功能) AC 高性能CMOS逻辑门系列(具缓冲功能) ALS 高性能低功耗逻辑门系列(TTL兼容具缓冲功能) AS 高性能逻辑门系列(TTL兼容具缓冲功能) C CMOS逻辑门系列 FCT 高速CMOS逻辑门系列 F 高速逻辑门系列(TTL兼容) HC-4XX 高速COMS逻辑门系列(TTL兼容) HCT-4XX 高速COMS逻辑门系列(TTL兼容) HCT 高速COMS逻辑门系列(TTL兼容)
[转帖]主板芯片组详解 Intel 845E Intel 845E是为了533MHz外频Pentium 4推出的DDR芯片组，它正式支持533MHz的系统前端总线，支持DDR266的内存规范，由于i845PE的推出，其价格势必降低，也是其成为一款高性价比的主流芯片组，很适合对性能要求较高和资金又不很充裕的用户购买，其支持533MHz的系统前端总线，在升级上也有较大的空间。 i845E芯片组由北桥芯片82845E GMCH和南桥芯片ICH4组成，继续使用i845的架构，南桥采用了ICH4芯片，支持增强型的六声道 AC97音效控制器和USB 2.0的通用串行总线传输规范。 技术规范 支持 Intel Pentium4 处理器 提供 400/533MHz 系统前端总线 支持 AGP 2X/4X 支持最多 2.0GB DDR200/266 SDRAM 南北桥芯片之间采用Intel Hub Architecture总线连接，提供高达266MB/s 数据传输宽带 支持网络唤醒功能 内建 AC-97控制芯片 内建 10/100M以太网络适配器 支持 ATA 33/66/100/磁盘传输界面 支持 6个USB 2.0接口 支持高级电源管理功
Intel 845D i845D是第一代的基于Pentium 4处理器的DDR整合型芯片组，由于i845使用SDRAM的效能实在无法满足Pentium 4处理器的需求，使得Pentium 4处理器在家用主流系统的性能表现平平，但i850芯片组的价格有过高，在这样的情形下，intel只好回到DDR SDRAM的的怀抱，i845D就是Intel在i845芯片组的基础上改进其内存管理器，使其支持DDR200/266的SDRAM，在DDR内存的帮助下，Pentium 4的性能得到了长足的提高，其合理的价格也使得Pentium 4处理器迅速的流行起来。但Intel官方并没有用i845D为其命名，而是用其代替了原来的i845，由于其推出的时间较长，其价格已经大幅降低，其性能表现仍然不差，搭配400外频的Pentium 4十分理想，是一个高性价比的组合，配合一款600元左右的Gefcrce 3 Ti显卡，满全可以满足大部分个人用户和游戏爱好者的需求。 i845D芯片组由北桥芯片82845 MCH和南桥芯片ICH2组成，作为第一款P4平台的DDR芯片组，其同时兼容DDRAM和SDRAM内存，而且南桥芯片ICH2整合了10/100M自适应以太网络控制器、6声道AC97音效控制器以及USB 1.1的支持，其外设的扩展能力还是十分强大的。 技术规范 支持 Intel Pentium4 处理器 提供 400系统前端总线 支持最多 2.0GB DDR200/266/PC133 SDRAM 南北桥芯片之间采用Intel Hub Architecture总线连接，提供高达266MB/s 数据传输宽带 支持网络唤醒功能 内建 AC-97控制芯片
教你如何检查电路原理图 最近一直在做嵌入式系统，画原理图。最后，为了保证原理图准确无误，检查原理图花费我近两周的时间，在此，把我在检查原理图方面的心得体会总结在此，供大家参考，说得不对的地方欢迎大家指出。 往往我们画完电路原理图后，也知道要检查检查，但从哪些地方入手检查呢?检查原理图需要注意哪些地方呢?下面听我根据我的经验一一道来。 1. 检查所有的芯片封装图引脚是否有误 当然，我指的是自己画的芯片封装。我在项目中曾经把一个芯片的2个引脚画反了，导致最后制版出来后不得不跳线，这样就很难看了。 所以，检查与原理图前一定要从芯片的封装入手，坚决把错误的封装扼杀在摇篮中! 2. 使用protel的Tools->ERC电气规则检查，根据其生成的文件来排错 这个指的是protel99的ERC电气规则检查，DXP应该也会有相应的菜单可以完成这样一个检查。很有用，它可以帮你查找出很多错误，根据它生成的错误文件，对照着错误文件检查一下你的原理图，你应该会惊叹：“我这么仔细地画图，竟然还会有这么多错误啊?” 3. 检测所有的网络节点net是否都连接正确(重点) 一般容易出现的错误有： (1) 本来两个net是应该相连接的，却不小心标得不一致，例如我曾经把主芯片的DDR时钟脚标的是DDR_CLK，而把DDR芯片对应的时钟脚标成了DDRCLK，由于名字不一致，其实这两个脚是没有连接在一起的。 (2) 有的net只标出了一个，该net的另一端在什么地方却忘记标出。 (3) 同一个net标号有多个地方重复使用，导致它们全部连接到了一起。 4. 检测各个芯片功能引脚是否都连接正确，检测所有的芯片是否有遗漏引脚，不连接的划X 芯片的功能引脚一定不要连错，例如我使用的音频处理芯片有LCLK、BCLK、MCLK三个时钟引脚，与主芯片的三个音频时钟引脚一定要一一对应，连反一个就不能工作了。 是否有遗漏引脚其实很容易排查，仔细观察各个芯片，看是否有没有遗漏没有连接出去的引脚，查查datasheet，看看该引脚什么功能，如果系统中不需要，就使用X把该引脚X掉。 5. 检测所有的外接电容、电感、电阻的取值是否有根据，而不是随意取值 其实新手在画原理图时，时常不清楚某些外围电阻、电容怎么取值，这时千万不要随意取值，往往这些外围电路电阻、电容的取值在芯片的datasheet上都有说明的，有的datasheet上也给出了典型参考电路，或者一些电阻电容的计算公式，只要你足够细心，大部分电阻电容的取值你都是可以找到依据的。偶尔实在找不到依据的，可以在网上搜搜其他人的设计案例或者典型连接，参考一下。总之，不要随意设置这些取值。 6. 检查所有芯片供电端是否加了电容滤波 电源端的电容滤波的重要性就不用我多说了，其实做过硬件的人都应该知道。一般情况下，电路电源输入端会引进一些纹波，为了防止这些纹波对芯片的逻辑造成太大的影响，往往需要在芯片供电端旁边加上一些0.1uf之类的电容，起到一些滤波效果，检查电路原理图时，你可以仔细观察一下是否在必要地芯片电源端加上了这样的滤波电路呢? 7. 检测系统所有的接口电路 接口电路一般包括系统的输入和输出，需要检查输入是否有应有的保护等，输出是否有足够的驱动能力等 输入保护一般有：反冲电流保护、光耦隔离、过压保护等等。 输出驱动能力不足的需要加上一些上拉电阻提高驱动能力。 8. 检查各个芯片是否有上电、复位的先后顺序要求，若有要求，则需要设计相应的时延电路
在各个领域中常用芯片汇总 1. 音频pcm编码DA转换芯片cirrus logic的cs4344，cs4334，4334是老封装，据说已经停产，4344封装比较小，非常好用。还有菲利谱的8211等。 2. 音频放大芯片4558，833，此二芯片都是双运放。为什么不用324等运放个人觉得应该是对音频的频率响应比较好。 3. 74HC244和245，由于244是单向a=b的所以只是单向驱动。而245是用于数据总线等双向驱动选择。同时245的封装走线非常适合数据总线，它按照顺序d7-d0。 4. 373和374，地址锁存器，一个电平触发，一个沿触发。373用在单片机p0地址锁存，当然是扩展外部ram的时候用到62256。374有时候也用在锁数码管内容显示。 5. max232和max202，有些为了节约成本就用max202，主要是驱动能力的限制。 6. 网络接口变压器。需要注意差分信号的等长和尽量短的规则。 7. amd29系列的flash，有bottom型和top型，主要区别是loader区域设置在哪里？bottom型的在开始地址空间，top型号的在末尾地址空间，我感觉有点反，但实际就是这么命名的。 8. 164，它是一个串并转换芯片，可以把串行信号变为并行信号，控制数码管显示可以用到。 9. sdram，ddrram，在设计时候通常会在数据地址总线上加22，33的电阻，据说是为了阻抗匹配，对于这点我理论基础学到过，但实际上没什么深刻理解。 10. 网卡控制芯片ax88796，rtl8019as，dm9000ae当然这些都是用在isa总线上的。 11. 24位AD：CS5532，LPC2413效果还可以 12. 仪表运放：ITL114，不过据说功耗有点大 13. 音频功放：一般用LM368 14. 音量控制IC. PT2257/9. 15. PCM双向解/编码ADC/DAC CW6691.
电脑主板图文详解 认识主机板 「主机板」( Motherboard )不算电脑里最先进的零组件，但绝对是塞最多东西的零组件。事实上，现在新的主机板简直像怪物，上面可能有数十个长长短短、大大小小、圆的方的、各式各样的插槽。即使我已经见过不下百张的主机板，仍然会惊讶于一张板子怎么能塞这么多东西，更可怕的是，东西还一年比一年多。 平台的概念 在电脑零件组中，主机板扮演的是一个「平台」( Platform )的角色，它把所有其他零 组件串连起来，变成一个整体。我们常说CPU象大脑一样，负责所有运算的工作，而主机板就有点像脊椎，连接扩充卡、硬盘、网络、音效、键盘、鼠标器、打印机等等所有的周边，让CPU可以掌控。所以玩电脑的人，常会在意「板子稳不稳」，因为主机板连接的周边太多，若稳定性不够就容易出现各种灵异现象。CPU不够快，顶多人笨一点算得慢，但脊椎出毛病 就不良于行了。当然，CPU还是最重要的零件，CPU挂了，就像本草纲目所记载的：「脑残没药医」。目前全世界最大的主机板厂通通都在台湾 (生产线当然在大陆) ，所以一定要好好认识一下台湾之光，但就像最前面说的，现在主机板上实在塞太多东西，每个插槽都是一种规格，有自己的历史和技术。这篇主要是讲一个「综观」，各插槽的技术会在对应零组件里详细说明，出现一堆英文缩写请别在意。废话不多说，我们挑一张目前最新的主机板做介绍，大家一起感谢微星提供两张P35 Platinum 供小弟任意解体，幸好，在本专题中没有一张主机板死亡。
主机板外观 这是目前新的主机板的模样， 看起来密密麻麻跟鬼一样。 你电脑里装的可能没这么高级, 花样也不一定这么多，但某些东西是每一张主机板都会有的。 p I 1 h cn S A ■ t-. ll n -J
实时嵌入式系统 以太网接口及应用
网络层次模型
以太网层次模型
以太网层次功能 物理层：物理层：定义了数据传输与接收所需要的光与电信号光与电信号，，线路状态线路状态，，时钟基准时钟基准，，数据编码电路等编码电路等。。并向数据链路层设备提供标准接口准接口。。 数据链路层数据链路层：：提供寻址机制提供寻址机制，，数据帧的构建，数据差错检查数据差错检查，，传输控制传输控制。。向网络层提供标准的数据接口等功能提供标准的数据接口等功能。。
IP 层IP 数据报 以太网的MAC 帧格式在帧的前面插入的8 字节中的第一个字段共7 个字节，是前同步码，用来迅速实现MAC 帧的比特同步。 第二个字段是帧开始定界符，表示后面的信息就是MAC 帧。 MAC 帧物理层 MAC 层以太网V2 MAC 帧 目的地址源地址类型数据FCS 6624字节 46 ~ 150010101010101010 10101010101010101011前同步码帧开始 定界符7 字节 1 字节… 8 字节 插 入 为了达到比特同步，在传输媒体上实际传送的要比MAC 帧还多8 个字节
以太网接口的构成 从硬件的角度看，从硬件的角度看，以太网接口电路主要由MAC MAC控制器和物理层接口控制器和物理层接口控制器和物理层接口（（Physical Layer Physical Layer，，PHY PHY））两大部分构成两大部分构成。。 嵌入式网络应用的两种方案 处理器加以太网接口芯片处理器加以太网接口芯片。。芯片如芯片如RTL8019RTL8019RTL8019、、RTL8029RTL8029、、RTL8139RTL8139、、CS8900CS8900、、DM9000DM9000等等，其内部结构也主要包含这两部分部结构也主要包含这两部分。。 自带自带MAC MAC MAC控制器的处理器加物理层接口芯片控制器的处理器加物理层接口芯片控制器的处理器加物理层接口芯片。。如DP83848DP83848、、BCM5221BCM5221、、ICS1893ICS1893等等。
555芯片引脚图及引脚描述 555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。 1脚为地。2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。 当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平； 2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。 4脚是复位端，当4脚电位小于时，不管2、6脚状态如何，输出端3脚都输出低电平。 5脚是控制端。 7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。 555集成电路管脚,工作原理,特点及典型应用电路介绍. 1 555集成电路的框图及工作原理 555集成电路开始是作定时器应用的，所以叫做555定时器或555时基电路。但后来经过开发，它除了作定时延时控制外，还可用于调光、调温、调压、调速等多种控制及计量检测。此外，还可以组成脉冲振荡、单稳、双稳和脉冲调制电路，用于交流信号源、电源变换、频率变换、脉冲调制等。由于它工作可靠、使用方便、价格低廉，目前被广泛用于各种电子产品中，555集成电路内部有几十个元器件，有分压器、比较器、基本R-S触发器、放电管以及缓冲器等，电路比较复杂，是模拟电路和数字电路的混合体，如图1所示。 2. 555芯片管脚介绍 555集成电路是8脚封装，双列直插型，如图2(A)所示，按输入输出的排列可看成如图2(B)所示。其中6脚称阈值端(TH)，是上比较器的输入；2脚称触发端(TR)，是下比较器的输入；3脚是输出端(Vo)，它有O和1两种状态，由输入端所加的电平决定；7脚是放电端(DIS)，它是内部放电管的输出，有悬空和接地两种状态，也是由输入端的状态决定；4脚是复位端(MR)，加上低电平时可使输出为低电平；5脚是控制电压端(Vc),可用它改变上下触发电平值；8脚是电源端，1脚是地端。 图2 555集成电路封装图 我们也可以把555电路等效成一个带放电开关的R-S触发器，如图3(A)所示，这个特殊的触发器有两个输入端：阈值端(TH)可看成是置零端R，要求高电平，触发端(TR)可看成是置位端S，要求低电平，有一个输出端Vo，Vo可等效成触发器的Q端，放电端(DIS)可看成是由内部放电开关控制的一个接点，由触发器的Q端控制：Q=1时DIS端接地，Q=0时DIS 端悬空。另外还有复位端MR，控制电压端Vc，电源端VDD和 地端GND。这个特殊的触发器有两个特点： (1)两个输入端的触发电平要求一高一低，置零端R即阈值端(TH)要求高电平，而置位端s 即触发端(TR)则要求低电乎; (2)两个输入端的触发电平使输出发生翻转的阈值电压值也不同，当V c端不接控制电压时，对TH(R)端来讲，>2/3VDD是高电平1,<2/3VDD是低电平0：而对TR(S)端来讲，>1/3VDD是高电平1，<1/3VDD是低电平0。如果在控制端(Vc)上控制电压Vc时，这时上触发电平就变
图同构问题的决策神经网络模型 南晋华，齐欢 (华中科技大学控制科学与工程系武汉430074) 摘要图的同构问题是研究两个图之间相互关系范畴。这对图表面上似乎不同，但本质上完全相同。由于图的同构问题在以系统建模、电路布线等众多问题中有直接的应用，因而，吸引了不少的学者从事这方面的研究。本文意在建立一种局域连接的、模拟人脑决策思维模式的、可用于优化信息处理的神经网络模型。文中在过去建立求解图的同构问题人工神经网络模型的基础上，拟应用人脑决策局域化的思想，提出了一种新的用于图的同构问题的人工神经网络模型。该模型中增加了一个自然的约束条件，加快了运算速度。 关键词图；同构；决策；神经网络 中图分类号TP301 The decision-making neural networks model for solving the graph isomorphism problem NAN Jin-Hua1)QI Huan1) 1) (Department of Control Science and Engineering，Huazhong University of Science and Technology，Wuhan 430074) Abstract The graph isomorphism problem is to study the relationship between two graphs which seem to be different, but essentially identical. This problem can be widely used in the system modeling, circuit wiring and many other issues. Therefore, this paper is aimed to establish a kind of neural networks model that are of local-connection, simulation human’s decision-making thinking, and also can be applied to solve the optimization for information. On this basis, we use a natural constraint in this model in order to speed up the operations, and then a new artificial neural network model is proposed to solve the graph isomorphism problem. Keywords Graph; Isomorphism; Decision-making; Neural networks model 1引言 图的同构问题不仅是数学，特别是图论自身学科研究中的一个核心内容，而且具有良好的应用背景，在工程技术领域，特别是大系统建模、电路设计、机械设计、模式识别以及系统建模中有着广泛的应用。对于系统建模，如果能够证明需建模型与已知模型同构，则可以节省大量人力物力财力。多数学者认为图的同构判定问题属于NP-完全问题。但至今没有定论，即它究竟是P问题还是NP问题？目前关于图的同构问题的判定性算法不少，有诸如经典判定算法[1-8]、对在实际工程中有着广泛应用的图的拟同构问题算法[9-12]、进化计算方法[13]、人工神经网络求解算法[14-18] 以及最新的DNA计算模型[19-20]等。在经典的图同构算法中，在此主要介绍两种算法，一种是所谓的矢量列表法，另一种是回溯算法。 研究图的同构问题，一个重要的环节是如何表示图的信息。在这个问题上，Comeil 与Hffman等人曾引入“模块”这一概念来表示各个顶点及其邻接顶点信息。在此基础上Riaz提出一种有效的判定图同构问题的算法-矢量列表法，即把各顶点所代表的信息用模块表示，所有模块组合在一起构成矢量列表。设计算法依次比较各模块，最终得到