（封面）
XXXXXXX学院
多功能数字时钟设计报告
题目：
院（系）：
专业班级：
学生姓名：
指导老师：
时间：年月日
一引言 (2)
二硬件系统方案设计 (3)
2.1电话拨号防盗报警器硬件系统方案 (3)
2.1.1 硬件系统方案设计 (3)
2.1.2 脉冲拨号原理 (4)
2.1.3 脉冲拨号实现过程 (5)
2.1.4 AT89S2052单片机的功能特点 (6)
2.2 时钟计时器的硬件设计方案论证分析 (8)
2.2.1 功能要求 (8)
2.2.2 方案论证 (8)
2.2.3 系统硬件电路设计 (9)
4.1.2时钟计时器的硬件电路设计描述 (10)
三系统的软件设计 (11)
3.1电话拨号防盗报警器程序设计 (11)
3.1.1主程序设计 (12)
3.2 时钟显示程序设计 (13)
3.2.1主函数 (13)
3.2.2 LED显示子函数 (14)
3.2.3 定时器T0中断函数 (14)
3.2.4 中断函数 (15)
3.2.5 功能函数 (15)
四系统的调试部分 (16)
4.1 时钟系统的调试 (16)
4.1.1 时钟系统的硬件调试 (16)
4.1.2 时钟系统的软件调试 (16)
4.1.3 性能分析 (16)
4.2 拨号报警器功能调试 (16)
五总结 (17)
参考文献 (18)
附录 (19)
附录1 程序清单 (20)
附录2 系统使用说明 (20)
附录3 英文资料 (20)
附录4 系统PCB板图 (20)
附录1：程序清单 (21)
附录2：系统使用说明 (38)
一引言
随着人们生活水平的不断提高，大家对住宅和办公室的安全意识也日益增加。因此，研究和开发防盗报警装置引起了科研单位和生产厂家的重视，特别是面对普通居民、价格低、运行可靠的自动报警系统。
长期以来，一些电子杂志介绍的廉价防盗报警均无电话拨号报警功能，而市售的可自动拨号报警的防盗器材又价格高昂。这里介绍的电话拨号防盗报警器可在这两者之间找到平衡，即兼具高性能和低价位。为了以低成本实现高性能，设计时利用了电信局的交换机支持脉冲拨号方式来实现拨号报警，这样可利用单片
机直接发出拨号脉冲，精简了电路，降低了成本。
电话拨号防盗报警器作为家庭防盗报警器材的一员，非常经济实用。它进入工作警戒后，主控CPU不断检查触发开关的状态，当盗贼入室触发开关时，立即启动电话拨号报警程序向主人告警（当然也可以通过修改软件使其在现场发出高分贝报警音）。实践证明，该系统报警快速、准确。由于该系统电路简单，而且利用的是公共通信网，因此不存在建立的报警系统网络问题，具有成本低、体积小、能耗极低、体积小、能耗极低且不影响正常打电话等突出优点。平时可以作为时钟计时器来使用，真是一举两得。
二硬件系统方案设计
2.1电话拨号防盗报警器硬件系统方案
2.1.1 硬件系统方案设计
图2.1为电话拨号报警器的系统构成方框图，由单片机控制器、键盘输入、数码管显示、触发电路、拨号电路及电源等6部分组成。
单片机控制器是整个系统的核心，负责控制检测输入/输出显示、模拟摘机、拨号摘机、拨号报警、挂机等一系列的程序动作。这里使用了小引脚、高性能、低价位的AT89S2052。
键盘输入电路负责输入电片机中一系列工作参数及功能设定。
发光二极管数码管显示器在整个系统工作过程中充当一个简单的人机界面，用以显示工作状况及输入/输出的数据等。
电话拨号防盗报警器的触发电路用磁性开关（门磁开关），简单可靠，也可用红外探测器或无线门磁，以实现全方位远距离监测。报警器应采用隐蔽安装，防止小偷发现。
拨号及报警电路用来完成模拟摘机、拨号、发出报警音、挂机等工作过程，它的工作由单片机控制。
电源部分负责对整个系统供电。平时由电话线上取得工作电流并对后备电池充电，拨号报警时转由后备电池供电。
图2.1 电话拨号防盗报警器方框图
2.1.2 脉冲拨号原理
脉冲拨号是目前电话机两种拨号方式中的一种，另一种为双音多频拨号方式。
脉冲拨号就是指在电话机上拨入的电话号码以脉冲个数的形式发出，也就是说，在已经通以直流电流的回路上，利用拨号盘及发号电路将回路断开、再接通而形成的脉冲信号，来完成输入电话号码的发送。在操作中，若用户拨1，则送出1个脉冲，回路中断一次、接通一次；拨2，则发出2个脉冲，回路断一次、接通一次、再断一次；……；而拨0时，则发出10个脉冲，回路断、接通轮流10次。图2.2为电话号码“32”的脉冲波形。
图2.2 电话号码“32”的脉冲波形
正常拨号时，电路电流中断的时间一般在58～65ms之间，视断续比的不同而不同。快速拨号时，只要取一半时间即可。电路电流接通的时间（即在同一位号码中的2个断脉冲之间的接通电流时间）约在32～42ms之间，视断续比的不同而不同。快速拨号时，只要取一半时间即可。显然脉冲周期等于脉冲中断时间和脉冲接通时间之和，每一个周期的时间为100ms左右。快速拨号时，在50ms左右。2位号码（即2组脉冲串）之间的最小时间间隔，通常为800ms左右；而快速拨号时，其值减半，为400ms左右。
我国目前采用的电话脉冲拨号的速率是10PPS（每秒的脉冲数），即每秒发出10个脉冲，因此上述各参数不存在快速拨号时的值。
为了提高拨号的可靠性及稳定性，这里设计时选定更低的脉冲拨号速率：1个脉冲代表播出1，2个脉冲代表拨出2，……，10个脉冲代表拨出0，每个脉冲的宽度和间隔为100ms。工作时首先进行模拟摘机，然后开始脉冲拨号，拨出1位号码后停顿500ms（保持接通）再拨下一位，直至全部拨完后再发报警音，……，最后挂机。
2.1.3 脉冲拨号实现过程
图2.3为脉冲拨号的实现电路。平时电话线上的电压约为50～60V左右。未拨号时电片机的P3.0、P3.1 均输出低电平。
拨号过程如下：
①单片机的P3.0输出高电平，使TR1导通，由于电话线路上接入了负载R1，这样电话线的电压下降，模拟摘机。
②单片机的P3.0开始输出拨号脉冲，使电话线的电压（电平）也呈高、低变化。1个脉冲代表拨出1，2个脉冲代表拨出2，……，10个脉冲代表拨出0，每个脉冲的宽度和间隔均为100ms。拨出1位号码后停顿500ms（保持P3.0高电平）再拨下一位，直至全部拨完。
③P3.0 保持高电平（保持电话线路接通），P3.1输出1KHz的报警音脉冲驱动TR2，以2Hz进行调制（即接通1kHz信号0.5s、断开1kHz信号0.5s）,这样从接听方的电话中就会听到“嘟、嘟……”的报警声。报警音的时间根据设计为60s。
④60后，P3.1输出低电平，TR2 截止，停止报警。随后P3.0也输出低电平，模
拟挂机。完成一次报警过程。
2.1.4 AT89S2052单片机的功能特点
电话拨号防盗报警器的核心控制器是单片机AT89S2052。AT89S2052 是美国ATMEL半导体公司生产的一种高性能单片机。该单片机以与MCS-51系列单片机高度兼容、低功耗、可以在接近零频率下工作等诸多优点，而广泛应用于各类计算机系统、工业控制、电信设备、消费类产品中。由于ATMEL是全球最大的FLASH 和EEPROM生产制造公司之一，加之以其EEPROM技术与INTEL的80C51内核技术交换，使ATMEL拥有了80C51内核的使用权，其生产的AT89系列电片机不仅与80C51有极好的兼容性，而且具有极高的性能价格比。
1.AT89S2051的主要性能特点
指令与MCS-51完全兼容；内带2KB可编程闪速存储器（FLASH MEMORY）可重复擦写1000次；数据保留10年；工作电压范围2.7～6V；工作频率0～24MHZ；两极程序加密锁定；128B内部RAM；15条可编程双向I/O口线；2个16位定时器/计时器；5个中断源；可编程串行UART通道；输出口可直接驱动LED；片内含模拟比较器；低功耗的闲置和掉电模式。
AT89S2052是AT89 系列电片机种的一种精简产品。它是将TA89C52的P0口、P2口、EA/Vpp、ALE/PROG、PSEN口线省去后，形成的一种仅20个引脚的单片机，相当于早期INTEL8031的最小应用系统。这对于一些不太复杂的控制场合，
仅用一片AT89S2052就足够了，是真正意义上的“单片机”。
由于将多功能8位CPU和2KB的闪速存储器集成在单个芯片中，使其成为一种高效的微控制器。AT89S2052的出现为很多规模不太大的嵌入式控制系统提供了一种极佳的选择方案，使传统的51系列单片机的体积大、功耗大、可选模式少等诸多困扰设计工程师们的致命弱点不复存在。
2.引脚功能介绍
AT89S2052引脚外形如图所示。
Vcc：电源端。
GND：接地。
P1 口（P1.0～P1.7）：是一个8位双向I/O口，其中P1.2至P1.7提供内部上拉电阻，P1.0和P1.1需外接上拉电阻。P1.0和P1.1也可作为片内精确模拟比较器的正向输入（AINO）和反向输入（AINI）。P1口输出缓冲器能提供20mA的灌电流，可直接驱动LED。P1口写入“1”后可用作输入。
P3口：引脚P3.0至P3.7（P3.5除外）是7个带内部上拉电阻的双向I/O口线。原P3.6不能使用，已连接片内比较器输出端。与P1口相同，P3口也能提供20mA 的灌电流，并可直接驱动LED显示器。与80C51相同，P3口也有第2功能，P3.0作为串行数据接收RXD；P3.1作为串行数据发送TXD；P3.2为外部中断0申请INT0；P3.3 为外部中断1申请INT1；P3.4 为定时器/计时器0输入；P3.5位定时器/计数器1输入；P3.7无第2功能RD。
RST：复制输入。要使芯片可靠复位，要保持RST引脚2个机器周期的高电平。XTAL1：反向振荡放大的输入及内部时钟电路的殊荣。
XTAL2：来自反向振荡放大器的输出。
3.特殊功能寄存器（SFR）与80C51完全相同
4.程序存储器锁定
AT89S2052片内有2个锁定位，可以不编程（U），也可以编程（P），以获得一些附加的特性，如表2.1所示。
表2.1 程序存储器锁定
5、闲置模式
在闲置模式下，CPU自身处于休眠状态，而片内所有其他外围设备保持工作状态。该模式是软件生成的。在该模式期间，片内RAM和所有特殊功能寄存器的内容保持不变。闲置模式可以允许由中断或硬件复位终止。如果不采用外部上拉，P1.0和P1.1应置0；如果采用外部上拉，则置1。应注意的是，当闲置模式被硬件复位中止时，器件要从闲置处恢复程序的执行，执行2个机器周期后，内部复位算法才起作用。此时，硬件禁止访问内部RAM，但允许访问端口引脚。为了排除闲置被复位中止时对端口意外写入的可能性，跟在生成闲置模式后的指令不应是对端口引脚的读/写操作。
6.掉电模式
在掉电模式下，振荡器停止工作，生成掉电状态的指令是最后执行的一条指令。片内RAM和特殊功能寄存器保持其值不变直到掉电模式终止。从掉电模式退出的唯一办法是硬件复位。复位将重新定义特殊功能寄存器（SFR），但不会影响片内RAM。在Vcc没有恢复到其正常工作电压之前，不应进行复位，且复位的保持时间应足够长，使振荡器能重新开始工作并稳定下来。同样，如果不采用外部下拉，P1.0和P1.1应置0，如果采用外部上拉，则置1。
2.2 时钟计时器的硬件设计方案论证分析
2.2.1 功能要求
时钟计时器要求用六位LED数码管显示时、分、秒、以二十四小时方式运行,使用按键开关实现时,分调整功能。
2.2.2 方案论证
为实现LED显示器的数字显示,可以采用静态显示法和动态显示法。由于静态显示法需要数据锁存器等硬件,接口复杂一些,考虑到时钟显示只有六位,且系
统没有其它复杂的处理任务,所以决定用动态扫描实现LED显示。单片机采用易购的AT89S52系列,这种单片机可具有足够的空余硬件资源,以实现其它的扩充功能。若使用电池供电,可采用低电压的LV系列单片机时钟计时器电路系统的总体设计框架如图3.1所示。
图3.1 硬件系统的总体设计框架
2.2.3 系统硬件电路设计
电话拨号防盗报警器的硬件电路设计描述
为了发挥电片机强大的计算、控制能力，充分发挥软件的优势，这里极大地简化了电路，但可实现以前需要几片甚至十几片小规模数字电路才能完成的任务。
电路原理如图所示，共有4个按键，即rst、ok、up、set。
rst:系统复位键。
ok：输入数据确认键。
up：显示的数字增加键。
set：工作模式设定键，可设定管机、工作、输入时间t1、输入时间t2及输入电话号码5种模式。
磁性开关即为装于门或窗口的防盗感应开关，门关闭时常开，门打开时闭合接通。当然也可改用其他的感应器件，如激光探测、超声波感应、热释电感应、主动红外线探测或无线门磁等，以实现全方位远距离检测。为了防止磁性开关离
控制器较远而产生引入干扰，使用了光耦作信号传递，效果良好。LED数码管用于工作状态指示或输入数据指示。L1、L2接电话线，ZND为击穿电压120V的压敏二极管，防止电路受雷电干扰。平时系统处于低功耗待机状态（此时耗电仅
2mA左右），由电话线上取电工作，并对3.6V/60mA镍铬电池充电，当输入数据进行设定或进行拨号报警时，耗电会达到10mA，这时主要由镍铬电池供电。由于有镍铬电池后备供电，即使电话线断电也不会使已输入的数据丢失。该机除用于防盗报警外，若对软件进行一些修改，也可通过电话线进行远程数据传递。三极管T1、T2及电阻R1、R2构成拨号及报警电路，其工作原理前面已作详细介绍。
4.1.2时钟计时器的硬件电路设计描述
时钟计时器的硬件电路,采用AT89S52单片机最小化应用设计,显示采用共阳七段LED显示器,P0口输出段数码数据,P2.0~P2.5口作列扫描输出,P1.0,P1.1和
P1.2口接三个按钮开关用以实现调时,调分功能.为了提供共阳LED数码管的驱动电压,用三极管8550作电源驱动输出。采用12MHZ晶振有利于提高秒计时的精确性。硬件电路图如图3.2示。
DS6
3.1电话拨号防盗报警器程序设计
3.1.1主程序设计
主程序的工作过程为：先进行初始化工作，随后根据输入的键值分别散转输入的键值分别散转至对应的子程序（管机、警戒工作、输入时间t1、输入时间t2、输入电话号码）循环工作。T0为100ms定时中断服务子程序，它实现精确的拨号脉冲时序。INT0外中断服务子函数用于实现功能选择；而INT1外中断服务子函数则检测防盗触发开关的状态。
主程序状态流程图如图3.6所示。INT0外中断服务子函数状态流程图及INT1外中断服务子函数的状态流程图分别如图3.7、图3.8所示。
3.2
时钟显示程序设计
3.2.1主函数
本设计中计时采用定时器T0中断完成，其余状态循环调用显示子函数及键扫描子函数，当端口开关按下时，转入相应调时功能。其主函数执行流程如图3.3所示。
3.2.2 LED显示子函数
数码管显示的数据存放在内存单元dis[0]~dis[5]中，其中dis[0]~dis[1]存放秒数据，dis[2]~dis[3]存放分数据，dis[4]~dis[5]存放时数据，每一单元内均为十进制BCD码。由于采用软件动态扫描实现数据显示功能，显示用的十进制BCD码数据的对应段码存放在ROM表（dis7[11]）中，显示时，先取出dis[0]~dis[5]中的某一数据，然后查得对应得显示段码从P0口输出，P2口将对应得数码管选中供电，就能显示该地址单元的数据值。
3.2.3 定时器T0中断函数
定时器T0用于时间计时。定时溢出中断周期可设为50ms，中断进入后先判
断，中断计时累计20次（即1ms）时对妙计数单元进行加1操作。时钟计数单元在义的6个单元（timedata[6]）中。timedata[0]~timedata[1]存放秒数据，timedata[2]~timedata[3]存放分数据，timedata[4]~timedata[5]存放时数据。最大计时值为23小时59分59秒。在计数单元中采用十进制BCD码计数，秒，分、时之间满60进位。T0中断服务程序执行流程如图3.4所示。
3.2.4 中断函数
T1中断服务程序用于指示调整数字单元的亮闪，在时间调整状态下，每过0.4s，将对应单元的显示数据换成“熄灭符”数据（0x0a）。这样，在调整时间时，对应调整单元的显示数据会间隔闪亮。
3.2.5 功能函数
调时功能函数的设计方法是：按下T0键，进入调分状态，时钟停止走动；按T1或T2键可进行加1或减1操作；继续按T0键可分别进行分十位、时个位和时十位调整；最后按T0建将退出调整状态，时钟开始计时运行。
四系统的调试部分
4.1 时钟系统的调试
4.1.1 时钟系统的硬件调试
硬件调试时可先检查印制板及焊接的质量情况，在检查无误后可通电检查LED显示器的点亮状况。若亮度不理想，可以调整P0口的电阻大小，一般情况下取200欧姆电阻即可获得满意的亮度效果。
4.1.2 时钟系统的软件调试
软件调试Keil C51编译器，源程序编译及仿真调试应分段或以子函数为单位一个个地进行，最后可结合硬件实时运行调试。
4.1.3 性能分析
按照设计程序分析，LED显示器动态扫描频率约为167Hz，实际使用观察时完全没有闪烁，实际计时时精度较高，可满足一般场合的应用需要。
4.2 拨号报警器功能调试
通电前应检查焊接质量，确认无短路、虚焊等故障。将拨码开关J2指向下侧，即断开3.6V镍铬电池与系统的连接。将外部直流可调稳压电源调整为3.6V。接入系统的Vcc与地。如果系统耗电小于15mA为正常，否则应检查是否有短路、元器件不良或错焊现象存在。随后取下外接直流稳压电源，恢复3.6V镍铬电池与系统的连接，进行软、硬件统调测试。
由于AT89S52的I/O引脚有限，故数码管只设一位，因此输入数字时只能分阶段一位一位输入。
假设需输入t1=061，t2=025，电话号码=12345678，在此详述如下：
地1步：接上电话线（也即接上电源）后，数码管显示“E”，意为数据错误，
因为此时我们尚未输入任何数据。
第2步：
①点按一下set键，键值加1，即此时set=1.这时数码管最下的一横点亮，显示“_”，意为可输入时间t1，点按ok键确认（小数点被同时点亮）。然后数码管显示数字“0”。
②按下up键后，数字开始从0~9循环递增，调至0后松开up键，点按ok 键确认（小数点被同时点亮）。此时百位数字“0”存入内存。
③按下up键后，数字开始循环递增，调至1后松开up键，点按ok键确认（小数点被同时点亮）。此时十位数字“6”存入内存。
④按下up键后，数字开始循环递增，调至1后松开up键，点按ok键确认（小数点被同时点亮）。此时个位数字“6”存入内存。
这样就完成了将061（代表t1=61s）存入内存的过程。同时数码管又恢复显示“_”。
第3步：
①点按一下set键，键值加1，即此时set=2。这时数码管下面的二横点亮，显示“二”，意为可输入时间t2，点按ok键确认（小数点被同时点亮）。然后数码管显示数字“0”。
②按下up键后，数字开始从从0~9循环递增，调至0后松开up键，点按ok键确认（小数点被同时点亮）。此时百位数字“0”存入内存。
③按下up键后，数字开始循环递增，调至２后松开up键，点按ok键确认（小数点被同时点亮）。此时十位数字“２”存入内存。
④按下up键后，数字开始循环递增，调至５后松开up键，点按ok键确认（小数点被同时点亮）。此时个位数字“５”存入内存。
这样就完成了将０２５（代表t1=２５s）存入内存的过程。同时数码管又恢复显示“二”
以后的调试同前面的方法相同。
五总结
本系统以单片机89S52作为核心部件，利用单片机实现了电话拨号报警、时
钟显示等功能，最终使系统完成设计要求的各项任务。在系统设计过程中，力求硬件线路简单，并综合运用了C语言、单片机等各种知识，采用了一些特别的方法使磁电检测达到最佳的效果，充分发挥软件编程方便灵活的特点，来满足系统设计的要求。
在设计过程中主要遇到几个关键性问题。如检测部分信号不稳定，经检查该问题与周围的干扰有密切相关，将检测部分的外围进行了合理，使检测信号很准确地检测到。还有拨号电路模块起初方案采用电桥和三极管进行控制，此设计采用单片机I/O口直接控制指示灯以及开关来进行控制。不仅节省了硬件资源，还提高了系统的稳定性。
变量定义及初始化模块
参考文献
[1]杨长春.电子报合订本 2002年上：261
[2]电子产品世界，2004，9（167）：81-82
[3]耿德根，詹卫前，李青.单片机创新开发与机器人制作.北京：北京航空航天大学出版社，2005.3：85-120
[4]吴祖峰,葛丽，李刚.传感器个数及距离对盲分离影响的分析.电子科技大学学报，2006，4，35(2):186-188
[5]韦敏，宁方立，韦娟.基于智能功率模块的无刷直流电机控制器.西北工业大学学报，2006，4，24（2）：161-164
[6]熊磊，黄玉水.一种改进型PDM调动控制方式.南昌大学学报，2006，3，28（1）：99-102
[7]黄智伟.全国大学生电子设计竞赛训练教程. 北京：电子工业出版社，2005.1
[8]闫志峰，刘立君，崔立彪.管道弧焊机器人控制系统设计.哈尔滨理工大学学报，
[9] 万光毅，严义.单片机实验与实践教程（一）.北京：北京航空航天大学出版社，2003.12：123-131
[10]黄河，鲍宏亚.Protel DXP 培训教程.北京：清华大学出版社，2004.9
附录
附录1 程序清单
附录2 系统使用说明附录3 英文资料
附录4 系统PCB板图
《数字逻辑》课程设计报告 题目数字时钟 学院（部）信息工程学院 专业计算机科学与技术 班级计算机一班 学生姓名 学号20132402 6 月29 日至 7 月 3 日共1 周 指导教师（签字）
题目 一．摘要： 钟表的数字化给人们的生产生活带来了极大的方便，并且极大的扩展了钟表原先的报时功能。诸如定时自动报有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常警、学校的按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯，甚至各种定时电气的自启用等。所现实的意义。本次数电课设我组设计的数字时钟是由石英晶体振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路和计时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器在七段显示器上显示时间。 二．关键词： 校时计时报时分频石英晶体振荡器 三．技术要求： 1、有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能； 2、有计时功能，时钟不会在计时的时候停下。计时范围是0~99秒； 3、有闹铃功能，闹铃响的时间由使用者自己设置，闹铃时间至少一分钟； 4、要在七段显示器（共阴极6片）显示时间； 5、电子钟要准确正常地工作。 四、方案论证与选择： 钟表的是长期使用的器件，误差容易积累由此增大。所以要求分频器产生的秒脉冲要极其准确。而石英晶体产生的信号是非常稳定的，所以我们使用石英晶体产生的信号经过分频电路作为秒脉冲。秒脉冲信号经过6级计数器，分别得到“秒”、“分”、“时”的个位、十位的计时。由实际的要求，“秒”、“分”计数器为60进制的计数器，小时为24进制。由于74LS160十进制加法计数器易于理解使用，我们在设计各个计数器时都是由采用74LS160芯片级联构成。在计时部分，最小单位是0.01s，我们采用555多谐振荡器产生100HZ的信号作为秒脉冲进入一个4级计数器，计时范围是0~99秒。石英晶体
EDA设计 使用Quartus II进行多功能数字钟设计 院系：机械工程 专业：车辆工程 姓名：张小辉 学号： 指导老师：蒋立平、花汉兵 时间： 2016年5月25日
摘要 本实验是电类综合实验课程作业，需要使用到QuartusⅡ软件，（Quartus II 是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程）。本实验需要完成一个数字钟的设计，进行试验设计和仿真调试，实验目标是实现计时、校时、校分、清零、保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。 关键字：电类综合实验 QuartusⅡ数字钟设计仿真
Abstract This experiment is electric comprehensive experimental course work and need to use the Quartus II software, Quartus II is Altera integrated PLD / FPGA development software, schematic and VHDL, Verilog HDL and AHDL (Altera hardware description language support) etc. a variety of design input form, embedded in its own synthesizer and simulator can complete hardware configuration complete PLD design process from design entry to). The need to complete the design of a digital clock, and debug the design of experiment and simulation, the experimental goal is to achieve timing, school, reset, keep and the whole point timekeeping and other basic functions, and then download to the smartsopc experimental system debugging and validation. Key words: Electric power integrated experiment Quartus II Digital clock design Simulation
课程设计任务书 学生姓名： XXX 专业班级： 指导教师：工作单位： 题目: 多功能数字钟电路设计 初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。 要求完成的主要任务: 用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。 指导教师签名：年月日 系主任（或责任教师）签名：年月日 多功能数字钟电路设计 摘要 (1) Abstract (2) 1系统原理框图 (3) 2方案设计与论证 (4)
2.1时间脉冲产生电路 (4) 2.2分频器电路 (6) 2.3时间计数器电路 (7) 2.4译码驱动及显示单元电路 (8) 2.5校时电路 (8) 2.6报时电路 (10) 3单元电路的设计 (12) 3.1时间脉冲产生电路的设计 (12) 3.2计数电路的设计 (12) 3.2.1 60进制计数器的设计 (12) 3.2.2 24进制计数器的设计 (13) 3.3译码及驱动显示电路 (14) 3.4 校时电路的设计 (14) 3.5 报时电路 (16) 3.6电路总图 (17) 4仿真结果及分析 (18) 4.1时钟结果仿真 (18) 4.2 秒钟个位时序图 (18) 4.3报时电路时序图 (19) 4.4测试结果分析 (19) 5心得与体会 (20) 6参考文献 (21) 附录1原件清单 (22) 附录2部分芯片引脚图与功能表 (23) 74HC390引脚图与功能表 (23)
毕业设计论文 多功能数字钟的VHDL设计 系 xxxxxxxxxxxxxxxxx 专业 xxxxxxxxxxxxx 学号 xxxxxxxxxxx 姓名 xxxxxxx 班级 xxxxxxxxxxxx 指导老师 xxxxxxxxxx 职称 指导老师职称 毕业设计时间 2009年11月——2010年1月
摘要:应用VHDL语言编程，进行了多功能数字钟的设计，并在MAX PLUSⅡ环境下通过了编译、仿真、调试。 关键词：VHDL；EDA；数字钟；仿真图 0.引言 随着科学技术的迅猛发展,电子工业界经历了巨大的飞跃。集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况,可编程逻辑器件的出现和发展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术体现在三个主要方面:一是可编程逻辑器件的芯片技术;二是适用于可逻辑编程器件的硬件编程技术,三是可编程逻辑器件设计的EDA开发工具,它主要用来进行可编程逻辑器件应用的具体实现。在本实验中采用了集成度较高的FPGA 可编程逻辑器件, 选用了VHDL硬件描述语言和MAX + p lusⅡ开发软件。VHDL硬件描述语言在电子设计自动化( EDA)中扮演着重要的角色。由于采用了具有多层次描述系统硬件功能的能力的“自顶向下”( Top - Down)和基于库(L ibrary - Based)的全新设计方法,它使设计师们摆脱了大量的辅助设计工作,而把精力集中于创造性的方案与概念构思上,用新的思路来发掘硬件设备的潜力,从而极大地提高了设计效率,缩短 了产品的研制周期。MAX + p lusⅡ是集成了编辑器、仿真工具、检查/分析工具和优化/综合工具的这些所有开发工具的一种集成的开发环境,通过该开发环境能够很方便的检验设计的仿真结果以及建立起与可编程逻辑器件的管脚之间对应的关系。 1. EDA简介 20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL 完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。 这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。
《电子线路课程设计报告》 系另 1」： 机电与自动化学院 专业班级：电气及自动化技术1001 学生姓名：陈星涯 指导教师：梁宗善 i=r （课程设计时 间： 2012年1月3日——2012年1月13日） 华中科技大学武昌分校 1.课程设计目的................................................. 3页 2.课程设计题目描述和要求....................................... 3页 2.1课程设计题目............................................. 3页
2.2课程设计要求............................................. 3页 3. ......................................................................................................... 比较和选定设计的系统方案.................................................... 4页 3.1数字钟的构成............................................. 4页 4.单元电路设计及工作原理....................................... 5页 4.1时基电路................................................. 5页 a. 多谐振荡器的工作原理................................... 5页 4.2计数器................................................... 7页 a.中规模计数器组件介绍.................................. 7页 b.60 进制计数器 .......................................... 8页 C.12 翻1计数器........................................... 9页 4.3译码器................................................... 10页 4.4显示器................................................... 10页 4.5校时电路................................................. 11页 4.6定时控制电路............................................. 12页 4.7仿广播电台正点报时电路................................... 13页 5.调试过程及分析............................................... 14页 5.1显示器故障排查........................................... 14页 5.2计数器调试及分析......................................... 15页 5.3校时电路的调试........................................... 16页 5.4增加抗干扰电路........................................... 16页 5.5闹时电路的调试........................................... 17页 5.6仿广播电台整点报时电路调试............................... 17页 6.课程设计总结................................................. 17页 7.参考文献..................................................... 19页 8.附件一：电子时钟主体电路电路图............................... 20页 9.附件二：扩展电路电路图....................................... 21页 10.附件三：系统所需元器件清单 ................................ 22页 11.课程设计成绩.............................................. 23页 一、设计任务与目的 数字时钟是一种利用数字电路技术实现时、分、秒计时的装置，与传统的
多功能数字钟电路设计 一、数字电子钟设计摘要 (2) 二、数字电子钟方案框图 (2) 三、单元电路设计及相关元器件的选择 (3) 1.6进制计数器电路的设计 (3) 2.10进制计数器电路的设计 (4) 3.60进制计数器电路的设计 (4) 4.时间计数器电路的设计 (5) 5.校正电路的设计 (6) 6.时钟电路的设计 (7) 7.整点报时电路设计 (8) 8. 译码驱动及单元显示电路 (9) 四、系统电路总图及原理 (9) 五、经验体会 (10) 六、参考文献 (10) 附录A:系统电路原理图 附录B:元器件清单
一、数字电子钟设计摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 二、数字电子钟方案框图 图1 数字电子钟方案框图
三、单元电路设计和元器件的选择 1. 6进制计数器电路的设计 现要设计一个6进制的计数器，采用一片中规模集成电路74LS90N芯片，先接成十进制，再转换成6进制，利用“反馈清零”的方法即可实现6进制计数，如图2所示。 图2
2. 10进制电路设计 图3 3. 60 进数器电路的设计 “秒”计数器与“分”计数器都是六十进制，它由一级十进制计数器和一级六进制计数器连接而成，如图4所示，采用两片中规模集成电路74LS90N串接起来构成“秒”“分”计数器。
课程设计题目名称：数字时钟 专业名称：电气工程及其自动化班级： ******** 学号： *******8 学生姓名： ******* 任课教师： *******
《电子技术课程设计》任务书
2．对课程设计成果的要求〔包括图表（或实物）等硬件要求〕：设计电路，安装调试或仿真，分析实验结果，并写出设计说明书,语言流畅简洁，文字不得少于3500字。要求图纸布局合理，符合工程要求，使用Protel软件绘出原理图（SCH）和印制电路板(PCB),器件的选择要有计算依据。 3．主要参考文献：⑴《电子技术课程设计指导》彭介华编，高等教育出版社，1997年10月 ⑵《数字电子技术》康华光编著高等教育出版社， 2001年 要求按国标GB 7714—87《文后参考文献著录规则》书写。 4．课程设计工作进度计划： 序号起迄日期工作内容 初步设想和资料查询，原理图的绘画 1 2015.11.18-2015.12.21 仿真调试，元件参数测定，实物的拼接与测试 2 2015.12.21-2016.1.8 叙写设计报告，总结本次设计，论文提交 3 2016.1.8-2016.1.18 主指导教师日期：年月日
摘要 数字时钟已成为人们日常生活中必不可少的必需品，广泛于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便。并且数字时钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。报告围绕此次数字钟的设计进行介绍、总结，包含了设计的步骤，前期的准备，装配的过程。在实装时，采用了74LS90进行计数，用CD4060产生秒脉冲，CD4511进行数码管转换显示，还要考虑电路的校时、校分，每块芯片各设计为几进制等等，最后实现了数字钟设计所要求的各项功能：时钟显示功能；快速校准时间的功能。 关键字：数字时钟校时CD4511
摘要 本实验是利用QuartusII 7.0软件设计一个多功能数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。此外还添加了显示星期，闹钟设定等附加功能，使得设计的数字钟的功能更加完善。 关键字：QuartusII、数字钟、多功能、仿真 Abstract This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting,hour-correcting,minute-correcting,reset,time-holding and belling on the hour. And then validated the design on the experimental board. In addition, additional functions like displaying and resetting the week and setting alarm make this digital clock a perfect one. Key words: Quartus digital-clock multi-function simulate
目录 一．设计要求 (4) 二．工作原理 (4) 三．各模块说明 (5) 1)分频模块 (5) 2)计时模块 (7) 3)动态显示模块 (9) 4)校分与校时模块 (10) 5)清零模块 (11) 6)保持模块 (12) 7)报时模块 (12) 四．扩展模块 (12) 1)星期模块 (12) 2)闹钟模块 (13) 五．总电路的形成 (16) 六．调试、编程下载 (17) 七．实验感想 (17) 八．参考文献 (20)
《数字逻辑电路设计》课程设计 总结报告 题目：数字电子钟设计 指导教师： 设计人员： （学号）： 班级：
日期：2018年12月
一．设计任务书 任务：数字电子钟设计 基本设计要求：仿真实现数字电子钟 1.要求能显示“时”“分”“秒” 2.时24小时，分60分钟，秒60。 3.能够校时，校分 电路在实验箱上实现 二．设计框图及整机概述 设计框图： 概述：数字电子时钟电路系统由秒信号发生器、校分校时电路、“时、分、秒”计数器和“时、分、秒”显示器组成。秒信号发生器将秒信号送入秒计时器，秒计时器为六十进制计数器，每计六十个数便发送分脉冲信号给分计数器，分计数器也为六十进制计数器，每计六十个数便发送时脉冲信号给时计数器，时计数器是二十四进制计数器。“时、分、秒”显示器将计数器输
出的状态显示出来。 三．各单元电路的设计方案及原理说明 1.六十进制计数器 计数器是对cp脉冲进行计数的时序逻辑电路。“分”和“秒” 的计数由六十进制计数器实现，74LS161为16进制计数器， 两片74LS161EP和ET恒为1，均工作在计数状态，当分个位 和秒个位计数器计到9（1001）时，CLOR端为高电平，经反 相器后使时位CLK端为低电平。当下一个计数输入脉冲到达后，个位记成0（0000），此时CLOR端跳回低电平，时位计数1。 计数器从0开始计数，当计入60个脉冲时，经与非门产生低 电平，立即将两片74LS161同时置零，得到60进制计数器。 2.二十四进制计数器 时的计数由二十四进制计数器实现，当计入24个脉冲的
时候，经与非门产生的低电平信号即将两片74LS161同时置零，得到二十四进制计数器。 3.显示电路 计数器输出的是8421BCD码，需译码器将其转为阿拉伯数字。 4.校时电路 利用校时电路截断分十位和时十位的直接计数通路，当校时电路中的开关截断时，其中的与非门一端接高电平，另一端接秒/分十位的进位输出端，若秒/分十位的进位输出端输出的是低电平，则分/时个位的CLK有低电平的信号输入，此时得到
. 单片机课程设计题目：电子时钟 班级： 姓名： 学号： 指导教师： 设计时间：
.
摘要 针对数字时钟的问题，利用8051单片机，proteus软件，vw(伟福)等软件，运用单片机中定时计数器T0,中断系统以及按键的控制实现了电子时钟的设计。设计的电子时钟通过数码管显示，并能通过按键的设计实现小时与分钟的调整。时间的启动与暂停等等。 关键字：数字时钟；单片机；定时计数器 .
1 引言 时钟，自他发明的那天起，就成为人类的朋友，但随着时间的推移，科学技术不断的发展，人们对时间计量的进度要求越来越高，应用越来越广。怎样让时钟更好地为人类服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。 现金，高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟，石英表，石英钟都使用了石英技术，因此走时精度高，稳定性好，使用方便，不需要经常调校，数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替指针显示器，减小了计时误差，这种表具有时、分、秒显示的功能，还可以进行时、分的校对，片选的灵活性好。 时钟电路在计算机系统中起着非常重要的作用，是保证系统正常工作的基础。在一个单片机应用系统中，时钟有两方面的含义：一是指为保障系统正常工作的基准震荡定时信号，主要由晶振和外围电路组成，晶振频率的大小决定了单片机系统工作的快慢；二是指系统的标准定时时钟，及定时时间，它通常有两种方法实现：一是软件实现，即用单片机内部的可编程定时/计数器来实现，但误差很大，主要用在对时间精度要起不高的场合；二是用专门的时钟芯片实现，在对时间精度要求很高的情况下，通常采用这种方法。本文主要介绍用单片机内部的定时计数器来实现电子时钟的方法，以单片机为核心，辅以必要电路，构成了一个单片机电子时钟。 单片机应用系统由硬件系统和软件系统两部分组成。硬件系统是指单片机以及扩展的存储器、I\O接口、外围扩展的功能芯片以及接口电路。软件系统包括监控程序和各种应用程序。 在单片机应用系统中，单片机是整个系统的核心，对整个系统的信息输入、处理、信息输出进行控制。与单片机配套的有相应的复位电路、时钟电路以及扩展的存储器和I\O接口，使单片机应用系统能够运行。 在一个单片机应用系统中，往往都会输入信息和显示信息，这就涉及键盘和显示器。在单片机应用系统中，一般都根据系统的要求配置相应的键盘和显示器。配置键盘和显示器一般都没有统一的规定，有的系统功能复杂，需输入的信息和显示的信息量大，配置的键盘和显示器功能相对强大，而有些系统输入/输出的信息少，这时可能用几个按键和几个LED指示灯就可以进行处理了。在单片机应用系统在中配置的键盘可以是独立键盘，也可能是矩阵键盘。显示器可以是LED指示灯，也可以是LED数码管，也可 .
课程设计报告 学生姓名:刘佳 学 号：2017307010102 学院:电气工程学院 班级:通信171 题目:多功能数字时钟设计 指导教师：刘晓峰职称: 高级实验师指导教师：杨修宇职称: 实验师 2018 年 12 月 28 日
目录 1. 设计要求 (3) 2. 设计原理及框图 (3) 2.1 模块组成 (3) 3. 器件说明 (4) 4. 设计过程 (8) 4.1显示电路模块设计 (8) 4.2时钟脉冲电路模块设计 (9) 4.3计时模块电路设计 (10) 4.4计时校时控制模块电路设计 (11) 4.5整点报时与定点报时模块电路设计 (12) 5. 仿真调试过程 (13) 6. 收音机原理及焊接调试 (14) 6.1收音机原理 (14) 6.2收音机焊接工艺要求 (16) 6.3收音机调试过程 (16) 7. 设计体会及收获 (17)
1. 设计要求 (1)以24小时为一个计时周期，稳定的显示时、分、秒。 (2)当电路发生走时误差时，可以对所设计的时钟进行校时。 (3)电路有整点报时功能。报时声响为四低一高，最后一响高音正好为整点。 (4)电路具有闹钟功能，当闹钟所设定时间与时钟计时相同时，发出提示音， 时长为一分钟。 2. 设计原理及框图 2.1 模块组成 多功能数字时钟由时钟脉冲电路模块、秒计时模块、分计时模块、时计时模块、显示模块、计时校时控制模块、定点报时模块与整点报时模块组。如图1所示。 图1 多功能数字时钟原理框图 多功能数字时钟由时钟脉冲电路模块、秒计时模块、分计时模块、时计时模块、显示模块、计时校时控制模块、定点报时模块与整点报时模块组成。时钟脉冲电路模块由振荡电路与分频电路组成，为数字时钟提供秒脉冲信号、定点整点报时信号以及调试信号。计时电路包括“秒”计时、“分”计时与“时”计时电
数字电路实验课程设计报告 数字闹钟
第一部分设计任务 1.1设计任务 设计、制作一个带有校时功能、可定时起闹的数字闹钟。 1.2设计指标 1、有“时”、“分”十进制显示，“秒”使用分个位数码管上的DP点显 示。 2、计时以24小时为周期。(23:59→00:00) 3、具有校时电路，可进行分、时较对。 4、走时过程能按预设的定时时间(精确到小时)启动闹钟产生闹铃， 闹铃响时约3s。
第二部分设计方案 2.1总体设计方案说明 系统组成： 秒信号发生器：由LM555构成多谐振荡器 走时电路：计数器和与非门组成 校时电路：秒信号调节 闹钟电路：跳线的方法由计数器、译码器、组合逻辑电路、单稳态电路组成 显示电路：译码器数码管 模块结构与方框图
第三部分 电路设计与器件选择 3.1 秒信号发生器 3.1.1模块电路及参数计算 提供秒脉冲 取R1=1.5K,R2=2.4K C=220uF T≈1S 3.1.2工作原理和功能说明 3.1.3器件说明 内部电路组成: (1)分压器(3 个R) (2) 电压比较器 (A1、A2） (3)RS 触发器 (4)反相器 (5)晶体管T 1端GND 地 2端TR 低电平触发输入 3端UO 输出 4端RD 直接清0 5端CV 电压控制，不用 时经0.01 F 电容 接地 6端TH 高电平触发输入 7端D 三极管集电极 8端VCC 电源(4.5V~18V) C R T C R R T PL PH 2217.0)(7.0=+=z 11 H T f == C R R T T T PL PH )2(7.021+=+=
EDA技术课程设计 多功能数字钟 学院：城市学院 专业、班级： 姓名： 指导老师： 20XX年12月
目录 1、设计任务与要求 (2) 2、总体框图 (2) 3、选择器件 (2) 4、功能模块 (3) （1）时钟记数模块 (3) （2）整点报时驱动信号产生模块 (6) （3）八段共阴扫描数码管的片选驱动信号输出模块 (7) （4）驱动八段字形译码输出模块 (8) （5）高3位数和低4位数并置输出模块 (9) 5、总体设计电路图 (10) （1）仿真图 (10) （2）电路图 (10) 6、设计心得体会 (11)
一、设计任务与要求 1、具有时、分、秒记数显示功能，以24小时循环计时。 2、要求数字钟具有清零、调节小时、分钟功能。 3、具有整点报时，整点报时的同时输出喇叭有音乐响起。 二、总体框图 多功能数字钟总体框图如下图所示。它由时钟记数模块（包括hour、minute、second 三个小模块）、驱动8位八段共阴扫描数码管的片选驱动信号输出模块（seltime）、驱动八段字形译码输出模块（deled）、整点报时驱动信号产生模块（alart）。 系统总体框图 三、选择器件 网络线若干、共阴八段数码管4个、蜂鸣器、hour(24进制记数器)、minute(60进制记数器)、second(60进制记数器)、alert(整点报时驱动信号产生模块)、 seltime(驱动4位八段共阴扫描数码管的片选 驱动信号输出模块)、deled(驱动八段字形译 码输出模块)。
四、功能模块 多功能数字钟中的时钟记数模块、驱动8位八段共阴扫描数码管的片选驱动信号输出模块、驱动八段字形译码输出模块、整点报时驱动信号产生模块。 (1) 时钟记数模块： <1.1>该模块的功能是：在时钟信号（CLK）的作用下可以生成波形；在清零信号（RESET）作用下，即可清零。 VHDL程序如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity hour24 is port( clk: in std_logic; reset:instd_logic; qh:BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0); ql:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0)); end hour24; architecture behav of hour24 is begin process(reset,clk) begin if reset='1' then qh<="000"; ql<="0000"; elsif(clk'event and clk='1') then if (qh<2) then if (ql=9) then ql<="0000"; qh<=qh + 1; else ql<=ql+1; end if; else if (ql=3) then ql<="0000"; qh<="000"; else ql<=ql+1; end if; end if; end if; end process; end behav; 仿真波形如下：
多功能数字钟电路的设计与制作 一、设计任务与要求 设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。 二、方案设计与论证 1．数字钟设计原理 数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。振荡器产生的1Hz的方波，作为秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由七段数码管显示器显示。用4个与非门构成调时电路，通过改变方波的频率，进行调时。最后用与非门和发光二极管构成整点显示部分。
2．总体结构框图如下： 图14 总体框图 三、单元电路设计与参数计算 1．脉冲产生电路 图15 晶振振荡器原理图 图16 555定时器脉冲产生电路原理图 振荡器可由晶振组成(如图15)，也可以由555定时器组成。图16是由555定时器构成的1HZ 的自激振荡器，其原理是： 第一暂态2、6端电位为Vcc 3 1 ，则输出为高电平，三极管不导通，电容C 充电，此 时2、6端电位上升。当上升至大于Vcc 3 2 时，输出为低电平，三极管导通，电容C 放电， 11 21 C 1 R C 2 R O
此时2、6端电位下降，下降至Vcc 3 1 时，输出高电平，以此循环。根据公式C R R f )2(43.121+≈ 得，此时频率为0.991。 图17 555定时器波形关系 图18 555定时器产生1Hz 方波原理图 2．时间计数电路 图19 74LS161引脚图 74LS161功能表 v V 2 3 V 1 3 v U 1 74L S 161D Q A 14Q B 13Q C 12Q D 11R C O 15A 3B 4C 5D 6 E N P 7E N T 10 ~L O A D 9~C L R 1 C L K 2
《数字时钟》技术报告 概要 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24 小时，显示满刻度为23 时59 分59 秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒” 的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555 震荡器，74LS90 及与非，异或等门集成芯片等。该电路具有计时和校时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 一、系统结构。 （1）功能。此数字钟能显示“时、分、秒”的功能，它的计时周期是24 小时，最大能显示23 时59 分59 秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。 2）系统框图
系统方框图 1 （3）系统组成。 1.秒发生器：由555 芯片和RC 组成的多谐振荡器，其555 上3 的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03 中的4 个与非门和相应的开关和电阻构成。 3.计数器：由74LS90 中的与非门、JK 触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90 与74LS08 相连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD 锁存译码器4511，接受74LS90 来的信号，转换为7 段的二进制数。
5.显示模块：由7 段数码管来起到显示作用，通过接受CD4511 的信号。本次选用的是共阴型的CD4511 。 二、各部分电路原理。 1.秒发生器：555 电路内部（图2-1）由运放和RS 触发器共同组成，其工作原理由8处接VCC ，C1 处当 Uco=2/3Vcc>u11 时运放输出为1，同理C2 也一样。最终如图3 接口就输出矩形波，而形成的秒脉冲。 图 2-2 555 功能表 2.校时模块：校时模块主要由74LS03中的4个与非门构成（图2-3），由其功能图看得出只要有一个输入端由H 到L 或者从L 到H 都会使输出端发生高低变化。因此通过开关的拨动产生高低信号从而对时、分处的计数器起到调数作用。
湖南工业职业技术学院项目制作报告书 项目名称：新大屏幕数字钟制作 所属课程：数字电子技术 系别电气工程 专业班级电信S2009－2 学生姓名易延烽 学号16 项目指导老师李佳老师 电子邮箱 联系Q Q 571040889 2011-1-1
新大屏幕数字钟的制作 一.设计目的 a.熟悉集成电路的引脚安排. b.掌握各芯片的逻辑功能及使用方法. c.了解面包板结构及其接线方法. d.了解数字钟的组成及工作原理. e.熟悉数字钟的设计与制作. 二.设计要求 1.a.时间以24小时为一个周期,显示时,分,秒; b.有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; c.为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号. 2..制作要求 a.画出电路原理图(或仿真电路图); b.元器件及参数选择; c.电路仿真与调试; 3.制作要求自行装配和调试,并能发现问题和解决问题. 4.编写设计报告写出设计与制作的全过程,附上有关资料和图纸,有心得体会. 三.设计原理及其框图 1.数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图(1)
. ⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路. ⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器. ⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个
设计报告撰写要求 1.设计报告，报告中要包括以下几部分容： （1）封皮：设计题目，、学号，班级，授课教师【格式见后面附表】 （2）写明设计任务 （3）写出设计题目的原理框图； （4）完成设计功能所选用的器件，及相应各器件的引脚排列图和功能表；（5）画出综合逻辑电路图； （6）用仿真软件进行调试的调试过程（即：在调试时遇到了哪些实际问题，你是如何解决的）； （7）各人在本次设计中的体会和收获。 正文小四号宋体，1.5倍行间距。
课程设计报告题目: 数字时钟设计 一．设计要求
多功能数字钟具有时间显示、闹钟设置、报时功能、校正作用。走时准确、显示直观、精度、稳定等优点。电路装置十分小巧，安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。数字钟广泛用于个人家庭，车站，码头办公室等公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 数字钟已成为我们生活中不可缺少的必须品，广泛的应用于家庭以及办公室等公共场所。给我们生活、学习、工作、娱乐带来了极大的方便。 本次设计主要是采用555定时器提供定时脉冲，74160集成块作为计时模块，8段数码显示管作为显示工具。应用电子工作平台软件来设计和仿真多功能数字钟设计，并通过硬件实验的调试来相互验证实际结果。 由振荡器输出稳定的高频脉冲信号作为时间基准,经分频振荡器输出标准的秒脉冲,秒计数器满60向分计数器进位,分计数器满60向小时进位,小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒。并具有可整点报时与定时闹钟的功能。 设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、、自动报整点时数和触摸报正点的功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。分则由扩展能按时钟功能进行小时、分钟、秒计时，能调时调分，能整点报时，使用3个2位数码管显示。 总体设计
课程设计任务书 题目: 多功能数字钟的设计与实现 初始条件： 本设计既可以使用集成译码器、计数器、定时器、脉冲发生器和必要的门电路等，也可以使用单片机系统构建多功能数字钟。用数码管显示时间计数值。 要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周。 2、技术要求： 1）设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。 2）具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。 3）有译码、七段数码显示功能，能显示时、分、秒计时的结果。 4）设计提供连续触发脉冲的脉冲信号发生器， 5）具有校时单元、闹钟单元和整点报时单元。 6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。 3、查阅至少5篇参考文献。按《******大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 1、2013年 3 月18 日，布置课设具体实施计划与课程设计报告格式的要求说明。 2、2013 年3 月22日至2013 年5 月10 日，方案选择和电路设计。 3、2013 年5 月25 日至2013 年7 月2 日，电路调试和设计说明书撰写。 4、2013 年7 月5 日，上交课程设计成果及报告，同时进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
目录 1 引言 (1) 1.1 数字钟简介 (1) 1.2 EWB简介 (1) 2 方案选择 (3) 3 系统框图 (4) 4 分电路设计 (5) 4.1 脉冲产生电路 (5) 4.1.1设计要求 (5) 4.1.2所需元件 (6) 4.1.3元件介绍 (6) 4.1.4参数计算 (7) 4.1.5电路设计 (8) 4.2计数电路 (9) 4.2.1秒电路 (9) 4.2.2分电路 (11) 4.2.3时电路 (13) 4.3显示电路 (14) 4.3.1所需元件 (14) 4.3.2元件介绍 (14) 4.3.3原理说明 (14) 4.3.4电路设计 (15) 4.4整点报时电路 (15)