好用的最基础的数字电路
我们常见的数字电路,不管是CPU还是MCU,其实内部都是以下边这些数字电路为基础的,所有的数字电路，主要分为时序逻辑电路和组合逻辑电路，其中组合逻辑电路是以下边这些电路中的与门，非门，或门电路组合而成的，像一般的数字逻辑电路设计就完全可以使用卡诺图化简方法对自已要设计的组合逻辑进行化简，再对化简后的逻辑使用下边所列出来的芯片搭接成自已所设计的逻辑，比如编码器和解码器，不过因为现在FPGA和CPLD等芯片的流行，以及使用verilog或者VHDL等硬件描述语言对FPGA或者CPLD等数字芯片设计的方便性，这种全新的设计方便性使得人们忘记这些最最基础的数字逻辑电路。其实有很很简单的逻辑完全可以使用下边的基本电路实现。了解下边的这些电路，会使得你在一些小的控制系统中用简单的MCU来实现外围电路的方便控制，进而来减小电路的实时性压力，更加完全的发辉MCU的功能。
这些简单的逻辑电路，是最原始，当然也是最实用的芯片，对于一般的数字电路设计人员是必须要熟知的。
54/74系列电路为TTL电路：
54系列为军品，一般芯片的价格会比较高，工作温度一般都在-45℃到125℃之间，而且大多为瓷封。而74系列电路是民用级的或者工业级的芯片，功能上与54系列完全相同，只是在工作温度上和电源电压上有所不同，且大多为塑封。
工作温度范围：54的为-55℃~125℃，74的为-40℃~85℃
电源压范围：最大电源电压5.5V（54系列，74为5.25V），最小电源电压4.5V(74为4.75V) 输入高电平电压>2V
输入低电平电压<0.8V（部分74系列电路为<0.7V）
输入漏电流，一般高电平在几十个uA的级别，低电平在1到2mA之间
输出高电平电压>2.4
输出低电平电压<0.4V（部分电路为<0.5V）
电源功耗一般是从几个mA到几十个mA.
输出驱动能力一般比较高大多都在十几个mA级，且低电平灌电流能力强，一般可达几十mA.
4000系列为CMOS电路:
4000电路为CMOS电路，所以CMOS电路的工作电压要比TTL电路宽很多，可以工作在5V到15V，而且在输出驱动能力能满足条件的时候或以与54/74系列电路替换。
工作温度：-40℃~85℃（一般情况是这个温度，当然要看封装类型了）
电源电压:5V~15V
输入电平与电源电压有关请参考器件数据手册。4000电路我就不进行说明了。
下边为常见54/74系列电路:
7400 2输入端四与非门
7401 集电极开路2输入端四与非门
7402 2输入端四或非门
7403 集电极开路2输入端四与非门
7404 六反相器
7405 集电极开路六反相器
7406 集电极开路六反相高压驱动器
7407 集电极开路六正相高压驱动器
7408 2输入端四与门
7409 集电极开路2输入端四与门
7410 3输入端3与非门
74107 带清除主从双J-K触发器
74109 带预置清除正触发双J-K触发器
7411 3输入端3与门
74112 带预置清除负触发双J-K触发器
7412 开路输出3输入端三与非门
74121 单稳态多谐振荡器
74122 可再触发单稳态多谐振荡器
74123 双可再触发单稳态多谐振荡器
74125 三态输出高有效四总线缓冲门
74126 三态输出低有效四总线缓冲门
7413 4输入端双与非施密特触发器
74132 2输入端四与非施密特触发器
74133 13输入端与非门
74136 四异或门
74138 3-8线译码器/复工器
74139 双2-4线译码器/复工器
7414 六反相施密特触发器
74145 BCD—十进制译码/驱动器
7415 开路输出3输入端三与门
74150 16选1数据选择/多路开关
74151 8选1数据选择器
74153 双4选1数据选择器
74154 4线—16线译码器
74155 图腾柱输出译码器/分配器
74156 开路输出译码器/分配器
74157 同相输出四2选1数据选择器74158 反相输出四2选1数据选择器
7416 开路输出六反相缓冲/驱动器
74160 可预置BCD异步清除计数器
74161 可予制四位二进制异步清除计数器74162 可预置BCD同步清除计数器
74163 可予制四位二进制同步清除计数器74164 八位串行入/并行输出移位寄存器74165 八位并行入/串行输出移位寄存器74166 八位并入/串出移位寄存器
74169 二进制四位加/减同步计数器
7417 开路输出六同相缓冲/驱动器
74170 开路输出4×4寄存器堆
74173 三态输出四位D型寄存器
74174 带公共时钟和复位六D触发器74175 带公共时钟和复位四D触发器74180 9位奇数/偶数发生器/校验器
74181 算术逻辑单元/函数发生器
74185 二进制—BCD代码转换器
74190 BCD同步加/减计数器
74191 二进制同步可逆计数器
74192 可预置BCD双时钟可逆计数器74193 可预置四位二进制双时钟可逆计数器74194 四位双向通用移位寄存器
74195 四位并行通道移位寄存器
74196 十进制/二-十进制可预置计数锁存器74197 二进制可预置锁存器/计数器
7420 4输入端双与非门
7421 4输入端双与门
7422 开路输出4输入端双与非门
74221 双/单稳态多谐振荡器
74240 八反相三态缓冲器/线驱动器
74241 八同相三态缓冲器/线驱动器
74243 四同相三态总线收发器
74244 八同相三态缓冲器/线驱动器
74245 八同相三态总线收发器
74247 BCD—7段15V输出译码/驱动器74248 BCD—7段译码/升压输出驱动器74249 BCD—7段译码/开路输出驱动器74251 三态输出8选1数据选择器/复工器74253 三态输出双4选1数据选择器/复工器74256 双四位可寻址锁存器
74257 三态原码四2选1数据选择器/复工器74258 三态反码四2选1数据选择器/复工器74259 八位可寻址锁存器/3-8线译码器7426 2输入端高压接口四与非门
74260 5输入端双或非门
74266 2输入端四异或非门
7427 3输入端三或非门
74273 带公共时钟复位八D触发器
74279 四图腾柱输出S-R锁存器
7428 2输入端四或非门缓冲器
74283 4位二进制全加器
74290 二/五分频十进制计数器
74293 二/八分频四位二进制计数器
74295 四位双向通用移位寄存器
74298 四2输入多路带存贮开关
74299 三态输出八位通用移位寄存器
7430 8输入端与非门
7432 2输入端四或门
74322 带符号扩展端八位移位寄存器74323 三态输出八位双向移位/存贮寄存器7433 开路输出2输入端四或非缓冲器74347 BCD—7段译码器/驱动器
74352 双4选1数据选择器/复工器
74353 三态输出双4选1数据选择器/复工器74365 门使能输入三态输出六同相线驱动器74365 门使能输入三态输出六同相线驱动器74366 门使能输入三态输出六反相线驱动器74367 4/2线使能输入三态六同相线驱动器74368 4/2线使能输入三态六反相线驱动器7437 开路输出2输入端四与非缓冲器74373 三态同相八D锁存器
74374 三态反相八D锁存器
74375 4位双稳态锁存器
74377 单边输出公共使能八D锁存器74378 单边输出公共使能六D锁存器74379 双边输出公共使能四D锁存器
7438 开路输出2输入端四与非缓冲器74380 多功能八进制寄存器
7439 开路输出2输入端四与非缓冲器74390 双十进制计数器
74393 双四位二进制计数器
7440 4输入端双与非缓冲器
7442 BCD—十进制代码转换器
74352 双4选1数据选择器/复工器
74353 三态输出双4选1数据选择器/复工器74365 门使能输入三态输出六同相线驱动器74366 门使能输入三态输出六反相线驱动器74367 4/2线使能输入三态六同相线驱动器74368 4/2线使能输入三态六反相线驱动器7437 开路输出2输入端四与非缓冲器74373 三态同相八D锁存器
74374 三态反相八D锁存器
74375 4位双稳态锁存器
74377 单边输出公共使能八D锁存器74378 单边输出公共使能六D锁存器74379 双边输出公共使能四D锁存器
7438 开路输出2输入端四与非缓冲器74380 多功能八进制寄存器
7439 开路输出2输入端四与非缓冲器74390 双十进制计数器
74393 双四位二进制计数器
7440 4输入端双与非缓冲器
7442 BCD—十进制代码转换器
74447 BCD—7段译码器/驱动器
7445 BCD—十进制代码转换/驱动器
74450 16:1多路转接复用器多工器
74451 双8:1多路转接复用器多工器
74453 四4:1多路转接复用器多工器
7446 BCD—7段低有效译码/驱动器
74460 十位比较器
74461 八进制计数器
74465 三态同相2与使能端八总线缓冲器74466 三态反相2与使能八总线缓冲器74467 三态同相2使能端八总线缓冲器74468 三态反相2使能端八总线缓冲器74469 八位双向计数器
7447 BCD—7段高有效译码/驱动器
7448 BCD—7段译码器/内部上拉输出驱动74490 双十进制计数器74491 十位计数器74498 八进制移位寄存器
7450 2-3/2-2输入端双与或非门
74502 八位逐次逼近寄存器
74503 八位逐次逼近寄存器
7451 2-3/2-2输入端双与或非门
74533 三态反相八D锁存器
74534 三态反相八D锁存器
7454 四路输入与或非门
74540 八位三态反相输出总线缓冲器
7455 4输入端二路输入与或非门
74563 八位三态反相输出触发器
74564 八位三态反相输出D触发器
74573 八位三态输出触发器
74574 八位三态输出D触发器
74645 三态输出八同相总线传送接收器
74670 三态输出4×4寄存器堆
7473 带清除负触发双J-K触发器
7474 带置位复位正触发双D触发器
7476 带预置清除双J-K触发器
7483 四位二进制快速进位全加器
7485 四位数字比较器
7486 2输入端四异或门
7490 可二/五分频十进制计数器
7493 可二/八分频二进制计数器
7495 四位并行输入\输出移位寄存器
7497 6位同步二进制乘法器--EndNl0--型号器件名称厂牌备注
4000系列
4000 双3输入或非门加1输入反相器
4001 四2输入或非门
4002 双4输入或非门
4006 18位串入串出静态移位寄存器
4007 双互补对加反相器
4008 4位二进制超前进位全加器
4009 六缓冲器/电平变换器（反相）
4010 六缓冲器/电平变换器（同相）
4011 四2输入与非门
4012 双4输入与非门
4013 双D型触发器（带预置和清除端）
4014 8位串入/并入串出移位寄存器
4015 双4位串入并出移位寄存器
4016 四双向模拟开关
4017 十进制计数/分配器
4018 可预置1/N计数器
4019 四2选1数据选择器
4020 14位二进制串行计数器
4021 8位静态移位寄存器
4022 八进制计数/分配器
4023 三3输入与非门
4024 7位二进制串行计数器/分频器4025 三3输入或非门
4026 十进制计数/七段译码器
4027 双J—K主从触发器
4028 BCD十进制译码器
4029 4位可预置/可逆计数器
4030 四异或门
4031 64位静态移位寄存器
4032 三串行加法器（同相）
4033 十进制计数/七段译码器
4034 8位通用总线寄存器
4035 4位并入/并出移位寄存器
4038 三串行加法器（反相）
4040 12位二进制计数器
4041 四同相/反相缓冲器
4042 四D型锁存器
4043 四或非R—S锁存器（三态）4044 四与非R—S锁存器（三态）4045 21位计数器
4046 锁相环
4047 无稳态/单稳态多谐振荡器
4048 8输入多功能门（三态可扩展）4049 六缓冲器/电平变换器（反相）4050 六缓冲器/电平变换器（同相）4051 单8通道模拟开关
4052 双4通道模拟开关
4053 三2通道模拟开关
4054 四段液晶显示驱动
4055 BCD—7段液晶显示译码/驱动器4056 BCD—7段液晶显示译码/驱动器4058 双4位锁存器
4059 1/N计数器
4060 14位二进制串行计数器/分频器4063 4位数值比较器
4066 四双向模拟开关
4067 单16通道模拟开关
4068 8输入与非/与门
4069 六反相器
4070 四异或门
4071 四2输入或门
4072 双4输入或门
4073 三3输入与门
4075 三3输入或门
4076 四D型寄存器（三态）4077 四异或非门
4078 8输入或非/或门
4081 四2输入与门
4082 双4输入与门
4085 双2路2输入与或非门
4086 四2输入与或非门
4089 二进制系数乘法器
4093 四2输入与非施密特触发器4094 8位移位存贮总线寄存器4095 3输入J—K触发器
4096 3输入J—K触发器
4097 双8通道模拟开关
4098 双可再触发单稳态触发器4099 8位可寻址锁存器
4500系列
4501 双4输入端与非门
4502 六反相器/缓冲器
4503 六缓冲器（三态）
4504 六电平变换器
4505 64位静态随机存贮器
4506 双2输入可扩展或非门
4507 四异或门
4508 双4位D锁存器
4510 可预置BCD可逆计数器4511 BCD-七段译码器/驱动器4512 8选1数据选择器
4513 BCD-七段译码器/驱动器4514 4-16线译码器
4515 4-16线译码器
4516 可预置二进制可逆计数器4517 双64位静态移位寄存器4518 双BCD同步加计数器
4519 4位与或选择器
4520 双4位二进制同步加计数器4521 24组分频器
4522 可预置BCD 同步1/N计数器4526 可预置4位二进制1/N计数器4527 BCD系数乘法器
4528 双可重触发单稳态触发器4529 双四通道模拟开关
4530 双5输入过半数逻辑门
4531 12位奇偶校验器
4532 8位优先编码器
4534 实时五、十进制计数器
4536 可编程定时器
4538 双精密可重触发单稳态触发器4539 双4通道数选择器
4541 可编程定时器
4543 BCD-七段译码器/驱动器4544 BCD-七段译码器/驱动器4547 BCD-译码/大流动驱动器4549 近似函数寄存器
4551 四2通道模拟开关
4553 三数字BCD计数器
4555 双4选1译码器
4556 双4选1译码器
4557 1－64位可变长度移位寄存器4558 BCD-七段译码器
4559 近似函数寄存器
4560 “N”BCD加法器
4561 “9”求补器
4562 128位静态移位寄存器
4566 工业定时基准发生器
4568 相位比较器和可编程计数器4569 双可预置BCD/二进计数器4572 四反相器输入或/与非门
4574 四可编程电压比较器
4582 超前进位电路
4583 双施密特触发器
4584 六施密特触发器
4585 4位数值比较器
4590 单4位锁存器
4597 8位总线兼容锁存器（三态）4599 8位可寻址锁存器
40000系列
40100 32级静态左/右移位寄存器40101 9位奇偶发生器/校验器40102 可预置2位十进制减法计数器40103 可预置8位二进制减法计数器40104 4通用双向移位寄存器
40105 16×4先入先出寄存器（三态）
40106 六施密特触发器（反相）
40107 双3输入与非缓冲器/驱动器
40108 4×4多路寄存器（三态）
40109 四电平变换器
40110 十进制计数/锁存/译码/驱动
40147 10～4线BCD优先编码器
40160 可预置十进制计数器
40161 可预置二进制计数器
40162 可预置十进制计数器
40163 可预置4位二进制计数器
40174 六D型触发器
40175 四D触发器
40181 4位算术逻辑单元
40182 超前进位发生器
40192 可预置十进制可逆计数器
40193 可预置二进制可逆计数器
40194 4位双向通用移位寄存器
40195 4位双向通用移位寄存器
CD4000 双3输入端或非门+单非门TI
CD4001 四2输入端或非门HIT/NSC/TI/GOL
CD4002 双4输入端或非门NSC
CD4006 18位串入/串出移位寄存器NSC
CD4007 双互补对加反相器NSC
CD4008 4位超前进位全加器NSC
CD4009 六反相缓冲/变换器NSC
CD4010 六同相缓冲/变换器NSC
CD4011 四2输入端与非门HIT/TI
CD4012 双4输入端与非门NSC
CD4013 双主-从D型触发器FSC/NSC/TOS
CD4014 8位串入/并入-串出移位寄存器NSC
CD4015 双4位串入/并出移位寄存器TI
CD4016 四传输门FSC/TI
CD4017 十进制计数/分配器FSC/TI/MOT
CD4018 可预制1/N计数器NSC/MOT
CD4019 四与或选择器PHI
CD4020 14级串行二进制计数/分频器FSC
CD4021 08位串入/并入-串出移位寄存器PHI/NSC CD4022 八进制计数/分配器NSC/MOT
CD4023 三3输入端与非门NSC/MOT/TI
CD4024 7级二进制串行计数/分频器NSC/MOT/TI CD4025 三3输入端或非门NSC/MOT/TI
CD4026 十进制计数/7段译码器NSC/MOT/TI
CD4027 双J-K触发器NSC/MOT/TI
CD4028 BCD码十进制译码器NSC/MOT/TI
CD4029 可预置可逆计数器NSC/MOT/TI
CD4030 四异或门NSC/MOT/TI/GOL
CD4031 64位串入/串出移位存储器NSC/MOT/TI
CD4032 三串行加法器NSC/TI
CD4033 十进制计数/7段译码器NSC/TI
CD4034 8位通用总线寄存器NSC/MOT/TI
CD4035 4位并入/串入-并出/串出移位寄存NSC/MOT/TI CD4038 三串行加法器NSC/TI
CD4040 12级二进制串行计数/分频器NSC/MOT/TI
CD4041 四同相/反相缓冲器NSC/MOT/TI
CD4042 四锁存D型触发器NSC/MOT/TI
CD4043 4三态R-S锁存触发器("1"触发) NSC/MOT/TI CD4044 四三态R-S锁存触发器("0"触发) NSC/MOT/TI CD4046 锁相环NSC/MOT/TI/PHI
CD4047 无稳态/单稳态多谐振荡器NSC/MOT/TI
CD4048 4输入端可扩展多功能门NSC/HIT/TI
CD4049 六反相缓冲/变换器NSC/HIT/TI
CD4050 六同相缓冲/变换器NSC/MOT/TI
CD4051 八选一模拟开关NSC/MOT/TI
CD4052 双4选1模拟开关NSC/MOT/TI
CD4053 三组二路模拟开关NSC/MOT/TI
CD4054 液晶显示驱动器NSC/HIT/TI
CD4055 BCD-7段译码/液晶驱动器NSC/HIT/TI
CD4056 液晶显示驱动器NSC/HIT/TI
CD4059 “N”分频计数器NSC/TI
CD4060 14级二进制串行计数/分频器NSC/TI/MOT
CD4063 四位数字比较器NSC/HIT/TI
CD4066 四传输门NSC/TI/MOT
CD4067 16选1模拟开关NSC/TI
CD4068 八输入端与非门/与门NSC/HIT/TI
CD4069 六反相器NSC/HIT/TI
CD4070 四异或门NSC/HIT/TI
CD4071 四2输入端或门NSC/TI
CD4072 双4输入端或门NSC/TI
CD4073 三3输入端与门NSC/TI
CD4075 三3输入端或门NSC/TI
CD4076 四D寄存器
CD4077 四2输入端异或非门HIT
CD4078 8输入端或非门/或门
CD4081 四2输入端与门NSC/HIT/TI
CD4082 双4输入端与门NSC/HIT/TI
CD4085 双2路2输入端与或非门
CD4086 四2输入端可扩展与或非门
CD4089 二进制比例乘法器
CD4093 四2输入端施密特触发器NSC/MOT/ST
CD4094 8位移位存储总线寄存器NSC/TI/PHI
CD4095 3输入端J-K触发器
CD4096 3输入端J-K触发器
CD4097 双路八选一模拟开关
CD4098 双单稳态触发器NSC/MOT/TI
CD4099 8位可寻址锁存器NSC/MOT/ST
CD40100 32位左/右移位寄存器
CD40101 9位奇偶较验器
CD40102 8位可预置同步BCD减法计数器
CD40103 8位可预置同步二进制减法计数器
CD40104 4位双向移位寄存器
CD40105 先入先出FI-FD寄存器
CD40106 六施密特触发器NSC\TI
CD40107 双2输入端与非缓冲/驱动器HAR\TI
CD40108 4字×4位多通道寄存器
CD40109 四低-高电平位移器
CD40110 十进制加/减,计数,锁存,译码驱动ST
CD40147 10-4线编码器NSC\MOT
CD40160 可预置BCD加计数器NSC\MOT
CD40161 可预置4位二进制加计数器NSC\MOT
CD40162 BCD加法计数器NSC\MOT
CD40163 4位二进制同步计数器NSC\MOT
CD40174 六锁存D型触发器NSC\TI\MOT
CD40175 四D型触发器NSC\TI\MOT
CD40181 4位算术逻辑单元/函数发生器
CD40182 超前位发生器
CD40192 可预置BCD加/减计数器(双时钟) NSC\TI CD40193 可预置4位二进制加/减计数器NSC\TI
CD40194 4位并入/串入-并出/串出移位寄存NSC\MOT CD40195 4位并入/串入-并出/串出移位寄存NSC\MOT CD40208 4×4多端口寄存器
型号器件名称厂牌备注
CD4501 4输入端双与门及2输入端或非门
CD4502 可选通三态输出六反相/缓冲器
CD4503 六同相三态缓冲器
CD4504 六电压转换器
CD4506 双二组2输入可扩展或非门
CD4508 双4位锁存D型触发器
CD4510 可预置BCD码加/减计数器
CD4511 BCD锁存,7段译码,驱动器
CD4512 八路数据选择器
CD4513 BCD锁存,7段译码,驱动器(消隐) CD4514 4位锁存,4线-16线译码器
CD4515 4位锁存,4线-16线译码器
CD4516 可预置4位二进制加/减计数器CD4517 双64位静态移位寄存器
CD4518 双BCD同步加计数器
CD4519 四位与或选择器
CD4520 双4位二进制同步加计数器
CD4521 24级分频器
CD4522 可预置BCD同步1/N计数器
CD4526 可预置4位二进制同步1/N计数器CD4527 BCD比例乘法器
CD4528 双单稳态触发器
CD4529 双四路/单八路模拟开关
CD4530 双5输入端优势逻辑门
CD4531 12位奇偶校验器
CD4532 8位优先编码器
CD4536 可编程定时器
CD4538 精密双单稳
CD4539 双四路数据选择器
CD4541 可编程序振荡/计时器
CD4543 BCD七段锁存译码,驱动器
CD4544 BCD七段锁存译码,驱动器
CD4547 BCD七段译码/大电流驱动器
CD4549 函数近似寄存器
CD4551 四2通道模拟开关
CD4553 三位BCD计数器
CD4555 双二进制四选一译码器/分离器CD4556 双二进制四选一译码器/分离器CD4558 BCD八段译码器
CD4560 "N"BCD加法器
CD4561 "9"求补器
CD4573 四可编程运算放大器
CD4574 四可编程电压比较器
CD4575 双可编程运放/比较器
CD4583 双施密特触发器
CD4584 六施密特触发器
CD4585 4位数值比较器
CD4599 8位可寻址锁存器
数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 A 卷 考试形式 闭 卷 考核类型 考试 本试卷共 4 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每小题2分，共10分） 1．二进制数（1011.1001）2转换为八进制数为 (13.41) ，转换为十六进为 B9 。 2．数字电路按照是否具有记忆功能通常可分为两类： 组合逻逻辑电路 、 时序逻辑电路 。 3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 ，或与非表达式 为 。 4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。 5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01μF 电容接地，则上触发电平U T+ ＝ V ，下触发电平U T –＝ V 。 二、化简题：（每小题10分，共20分） 1．用代数法将下面的函数化为最简与或式：F=C ·[ABD BC BD A +++(B+C)D]
2. 用卡诺图法将下列函数化简为最简与或式： F(A 、B 、C 、D)=∑m （0,2,4,5,7,13）+∑d(8,9,10,11,14,15) 三、分析题：（每小题10分，共40分） 1．试分析题1图所示逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。 题 1图 得分 评卷人
2．74161组成的电路如题 2 图所示，分析电路，并回答以下问题： （1）画出电路的状态转换图（Q 3Q 2Q 1Q 0）； （2）说出电路的功能。（74161的功能见表） 题 2 图 …………………密……………………封…………………………装…………………订………………………线………………………
A 卷 一．选择题（18） 1．以下式子中不正确的是（ C ） a ．1A ＝A b ．A ＋A=A c ． B A B A +=+ d ．1＋A ＝1 2．已知B A B B A Y ++=下列结果中正确的是（ ） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y += 3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA 4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 6． A 7． B 8． A 9． B b ．时序电路必然存在状态循环
c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ） a ．“110” b ．“100” c ．“010” d ．“000” 8、下列描述不正确的是（ ） a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b ．寄存器只能存储小量数据，存储器可存储大量数据。 c ．主从JK 触发器主触发器具有一次翻转性 d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 二．判断题（10分） 1．TTL 门电路在高电平输入时，其输入电流很小，74LS 系列每个输入端的输入电流在40uA 以下（ ） 2．三态门输出为高阻时，其输出线上电压为高电平（ ） 3．超前进位加法器比串行进位加法器速度慢（ ） 4．译码器哪个输出信号有效取决于译码器的地址输入信号（ ） 5．五进制计数器的有效状态为五个（ ） 6． 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ ） 7． 当时序逻辑电路存在无效循环时该电路不能自启动（） 8． RS 触发器、JK 触发器均具有状态翻转功能（ ） 9． D/A 的含义是模数转换（ ） 10．构成一个7进制计数器需要3个触发器（ ） 三．计算题（5分） 如图所示电路在V i ＝和V i ＝5V 时输出电压 V 0分别为多少，三极管分别工作于什么区（放 大区、截止区、饱和区）。 V i 10k 3k GND +5V V 0
第九章 数字电路基础知识 一、 填空题 1、 模拟信号是在时间上和数值上都是 变化 的信号。 2、 脉冲信号则是指极短时间内的 电信号。 3、 广义地凡是 规律变化的，带有突变特点的电信号均称脉冲。 4、 数字信号是指在时间和数值上都是 的信号，是脉冲信号的一种。 5、 常见的脉冲波形有，矩形波、 、三角波、 、阶梯波。 6、 一个脉冲的参数主要有 Vm 、tr 、 Tf 、T P 、T 等。 7、 数字电路研究的对象是电路的输出与输入之间的逻辑关系。 8、 电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于 。 9、 电容充放电结束时，流过电容的电流为0，电容相当于 。 10、 通常规定，RC 充放电，当t = 时，即认为充放电过程结束。 11、 RC 充放电过程的快慢取决于电路本身的 ，与其它因素无关。 12、 RC 充放电过程中，电压，电流均按 规律变化。 13、 理想二极管正向导通时，其端电压为0,相当于开关的 。 14、 在脉冲与数字电路中，三极管主要工作在 和 。 15、 三极管输出响应输入的变化需要一定的时间，时间越短，开关特性 。 16、 选择题 2 若一个逻辑函数由三个变量组成，则最小项共有（ ）个。 A 、3 B 、4 C 、8 4 下列各式中哪个是三变量A 、B 、C 的最小项（ ） A 、A B C ++ B 、A BC + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。 A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。 B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。 C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。 D 、模拟电路的晶体管多工作在饱和状态，脉冲电路的晶体管多工作在截止状态。 6、己知一实际矩形脉冲，则其脉冲上升时间( )。 A 、.从0到Vm 所需时间 B 、从0到2 2Vm 所需时间 C 、从0.1Vm 到0.9Vm 所需时间 D 、从0.1Vm 到 22Vm 所需时间 7、硅二极管钳位电压为( ) A 、0.5V B 、0.2V C 、0.7V D 、0.3V 8、二极管限幅电路的限幅电压取决于( )。 A 、二极管的接法 B 、输入的直流电源的电压 C 、负载电阻的大小 D 、上述三项 9、在二极管限幅电路中,决定是上限幅还是下限幅的是( ) A 、二极管的正、反接法 B 、输入的直流电源极性 C 、负载电阻的大小 D 、上述三项 10、下列逻辑代数定律中，和普通代数相似是( ) A 、否定律 B 、反定律 C 、重迭律 D 、分配律
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais或XK实验仪一台 2.万用表一台 3.器件：74LS00 三输入端四与非门3片 74LS86 三输入端四与或门1片 74LS55 四输入端双与或门1片 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 1.组合逻辑电路功能测试。 图2－1 ⑴用2片74LS00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。 ⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。 ⑷将运算结果与实验比较。
2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。 图2－2 ⑴在实验仪上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。 ⑵按表2－2要求改变A、B状态，填表。 3.测试全加器的逻辑功能。 ⑴写出图2－3电路的逻辑表达式。 ⑵根据逻辑表达式列真值表。 ⑶根据真值表画逻辑函数SiCi的卡诺图。 图2－3 ⑷填写表2－3各点状态。
⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。 4.测试用异或、与或和非门组成的全加器的逻辑功能。 全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个非门实现。 ⑴画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。 ⑵找出异或门、与或非门和与门器件，按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。 ⑶当输入端Ai、Bi、Ci－1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入表2－5。 五、实验报告 1.整理实验数据、图表并对实验结果进行分析讨论。 2.总结组合逻辑电路的分析方法。 实验3 触发器 一、实验目的 1．熟悉并掌握R－S、D、J－K触发器的构成，工作原理和功能测试方法。 2．学会正确使用触发器集成芯片。 3．了解不同逻辑功能FF相互转换的方法。 二、实验仪器及材料 1．双踪示波器一台 2．Dais或XK实验仪一台 3．器件74LS00 二输入端四与非门1片 74LS74 双D触发器1片 74LS112 双J-K触发器1片 二、实验内容
数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F
2．证明逻辑函数式相等：()() ++++=+ BC D D B C AD B B D 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：
（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1K Ω，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f 和占空比q。 图1
5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………………密……………………封…………………………装…………………订………………………线………………………
数字电路实验指导书 上海大学精密机械工程系2010年10月
目录 一、概述 二、实验一基本电路逻辑功能实验 三、实验二编码器实验 四、实验三寄存器实验 五、实验四译码器实验 六、实验五比较器实验 七、实验六加法器实验 八、实验七计数器实验 九、附录一数字电路实验基本知识 十、附录二常用实验器件引脚图 十一、附录三实验参考电路 十二、附录四信号定义方法与规则十三、附录五 DS2018实验平台介绍
前言 《数字电路A》课程是机电工程及自动化学院机械工程自动化专业和测控技术与仪器专业的学科基础必修课。课程介绍数字电路及控制系统的基本概念、基本原理和应用技术，使学生在数字电路方面具有一定的理论知识和实践应用能力。该课程是上海大学和上海市教委的重点课程建设项目和上海大学精品课程，课程教学内容和方式主要考虑了机械类专业对电类知识的需求特点，改变了电子专业类（如信息通信、电气自动化专业）这门课比较注重教授理论性和内部电路构成知识的方式，加强应用设计性实验，主要目的是让学生能在理论教学和实验中学会解决简单工程控制问题的基本方法和技巧，能够设计基本的实用逻辑电路。 本书是《数字电路A》的配套实验指导书，使用自行开发的控制系统设计实验箱，所有实验与课堂理论教学相结合，各实验之间相互关联，通过在实验箱上设计构建不同的数字电路功能模块，以验证理论教学中学到的各模块作用以及模块的实际设计方法。在所有功能模块设计结束后，可以将各模块连接在一起，配上输入输出装置，构成一个完整的工程控制系统。 为本课程配套的输入输出装置是颗粒糖果自动灌装控制和一维直线运动控制，颗粒糖果自动灌装系统的框图如下图所示： 颗粒糖果灌装系统框图 本套实验需要设计的功能模块包括：编码器、寄存器、译码器、比较器、加法器、计数器、光电编码器辩向处理电路、步进电机旋转控制环形分配电路等。
一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。2．将2004个“1”异或起来得到的结果是（）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（）电平。 5．基本逻辑运算有: （）、（）和（）运算。 6．采用四位比较器对两个四位数比较时，先比较（）位。 7．触发器按动作特点可分为基本型、（）、（）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。 10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。 11．数字系统按组成方式可分为、两种； 12．两二进制数相加时，不考虑低位的进位信号是（）加器。 13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。 15．计数器按CP脉冲的输入方式可分为___________和___________。 16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有个稳态，它可存储位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。 20．把JK触发器改成T触发器的方法是。 二．数制转换（5分）： 1、（１１．００１）２＝（）１６＝（）１０ 2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０ 3、（２５．７）１０＝（）２＝（）１６ 4、（＋１０１１Ｂ）原码＝（）反码=( )补码 5、（－１０１０１０Ｂ）原码＝（）反码=( )补码
【最新整理，下载后即可编辑】 数字逻辑实验报告、总结 专业班级：计算机科学与技术3班 学号：41112115 姓名：华葱 一、 实验目的 1． 熟悉电子集成实验箱的基本结构和基本操作 2． 通过实验进一步熟悉各种常用SSI 块和MSI 块的结构、 各管脚功能、工作原理连接方法 3． 通过实验进一步理解MSI 块的各输入使能、输出使能的 作用（存在的必要性） 4． 通过实验明确数字逻辑这门课程在计算机专业众多课 程中所处的位置，进一步明确学习计算机软硬件学习的 主线思路以及它们之间的关系学会正确学习硬件知识 的方法。 二、 实验器材 1． 集成电路实验箱 2． 导线若干 3． 14插脚、16插脚拓展板 4． 各种必要的SSI 块和MSI 块 三、 各次实验过程、内容简述 （一） 第一次实验：利用SSI 块中的门电路设计一个二进制一 位半加器 1. 实验原理：根据两个一位二进制数x 、y 相加的和与 进位的真值表，可得：和sum=x 异或y ，进位C out =x ×y 。相应电路： 2. 实验内容： a) 按电路图连接事物，检查连接无误后开启电源 b) 进行测试，令 y>={<0,0>,<0,1>,<1,0>,<1,1>}，看输出位sum 和C out 的变化情况。 c) 如果输出位的变化情况与真值表所述的真值相 应，则达到实验目的。 （二） 第二次实验：全加器、74LS138译码器、74LS148编码器、 74LS85比较器的测试、使用，思考各个输入、输出使能 端的作用 1. 实验原理： a) 全加器 i. 实验原理： 在半加器的基础上除了要考虑当前两个二进制为相 加结果，还要考虑低位（前一位）对这一位的进位 问题。由于进位与当前位的运算关系仍然是和的关 系，所以新引入的低位进位端C in 应当与当前和sum 再取异或，而得到真正的和Sum ；而进位位C out 的 产生有三种情况： 第一章数字电路基础 第一部分基础知识 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 3．一位十六进制数可以用位二进制数来表示。 A.１ B.２ C.４ D. 16 4．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（53.5）10等值的数或代码为。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期 8．与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 9.常用的B C D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 二、判断题（正确打√，错误的打×） 1. 方波的占空比为0.5。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（） 4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（） 数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1KΩ，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f和占空比q。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 D= Q n+1= Q 1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 第一章数字逻辑基础 第一节重点与难点 一、重点： 1.数制 2.编码 (1) 二—十进制码（BCD码） 在这种编码中，用四位二进制数表示十进制数中的0~9十个数码。常用的编码有8421BCD 码、5421BCD码和余3码。 8421BCD码是由四位二进制数0000到1111十六种组合中前十种组合，即0000~1001来代表十进制数0~9十个数码，每位二进制码具有固定的权值8、4、2、1，称有权码。 余3码是由8421BCD码加3（0011）得来，是一种无权码。 (2)格雷码 格雷码是一种常见的无权码。这种码的特点是相邻的两个码组之间仅有一位不同，因而其可靠性较高，广泛应用于计数和数字系统的输入、输出等场合。 3.逻辑代数基础 (1)逻辑代数的基本公式与基本规则 逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。 逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。 (2)逻辑问题的描述 逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用。 (3)图形法化简逻辑函数 图形法比较适合于具有三、四变量的逻辑函数的简化。 二、难点： 1.给定逻辑函数，将逻辑函数化为最简 用代数法化简逻辑函数，要求熟练掌握逻辑代数的基本公式和规则，熟练运用四个基本方法—并项法、消项法、消元法及配项法对逻辑函数进行化简。 用图形法化简逻辑函数时，一定要注意卡诺图的循环邻接的特点，画包围圈时应把每个包围圈尽可能画大。 2.卡诺图的灵活应用 卡诺图除用于简化函数外，还可以用来检验化简结果是否最简、判断函数间的关系、求函数的反函数和逻辑运算等。 3.电路的设计 在工程实际中，往往给出逻辑命题，如何正确分析命题，设计出逻辑电路呢？通常的步骤如下： 陕西理工学院成教学生考试试卷姓名：年级：专业： 科目：数字电路学历层次： 一、填空：（２５分） １、（10110）2=( )10=( ) 16 ( 28 ) 10=( ) 2 =( ) 16 （56） 10=（） 8421BCD ２、最基本的门电路是：、、。３、有N个变量组成的最小项有个。 4、基本RS触发器的特征方程为_______ ,约束条件是__. 5、若存储器的容量是256×4 RAM,该RAM有 ___存储单元，有字，字长 _____位，地址线根。 6、用N位移位寄存器构成的扭环形计数器的模是________. 7、若令JK触发器的J=K=T则构成的触发器为_______. 7、如图所示，Y= 。9、如图所示逻辑电路的输出Y= 。 10、已知 Y=D AC BC B A+ +，则 Y= ， Ｙ／＝。 11、组合逻辑电路的特点是_________、___________;与组合逻辑 电路相比，时序逻辑电路的输出不仅仅取决于此刻 的_______;还与电路有关。 二、化简(20分) １、公式化简 （１）Ｙ＝ABC ABC BC BC A ++++ （２）Y ABC A B C =+++ 2、用卡诺图法化简下列逻辑函数 （1）Y BCD BC ACD ABD =+++ — — 下 — — — — — — — — — — 装 — — — — — — — — — — 订 — — — — — — — — — — 线 — — — — — — — — — — — （２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d Y =∑+∑ 三、设下列各触发器初始状态为0，试画出在CP 作用下触发器的输出波 形(10分 ) 四、用74LS161四位二进制计数器实现十进制计数器。（15分） 五、试分析如图电路的逻辑功能,设各触发器的初始状态为0。(15分) r C Q A 、Q B 、Q C 、Q A 、B 、C 、 D ：数 P 、T ：计数选通端r C ：异步复位端CP ：时钟控制输入D L ：同步并置数 C ：位输出端； 数字电路实验课程教学大纲 一、课程的基本信息 适应对象：电子科学与技术电子信息工程通信工程 课程代码：AAD00813 学时分配：16 赋予学分：1 先修课程：电路分析低频电子线路 后续课程：信号系统单片机原理与接口技术 二、课程性质与任务 数字电路实验为专业基础实验，面向电子信息工程、电子科学与技术、通信工程专业开设的独立设置的实验课程及课内实验。通过本课程的学习使学生进一步掌握常用仪器的使用，并掌握数字电路基本知识、常用芯片的功能及参数以及中、大规模器件的应用，掌握组合逻辑电路和时序逻辑电路的设计方法。同时通过学习，可以培养学生独立思考、独立解决问题的能力，加强动手能力的培养，使学生掌握数字电路的设计方法。 三、教学目的与要求 本课程是一门集理论与实践与一体的课程。学生通过本课程的学习，能够掌握各种基本逻辑门电路的结构和功能；掌握各种组合逻辑电路的分析和设计方法；熟悉常用的触发器，并会对常用的时序电路进行分析；对较复杂的数字系统的分析方法能有所了解；掌握各种电子电路和系统的测试方法和技能。 四、教学内容与安排 实验项目设置与内容提要 虚拟实验项目设置与内容提要 五、教学设备和设施 DZX-1 电子学综合实验装置示波器数字电路虚拟实验系统 六、课程考核与评估 实验成绩由虚拟实验成绩、平时实验成绩和考核成绩组成，虚拟实验成绩占20%，平时实验成绩占50%，考核成绩占30%。平时实验成绩由实验操作成绩和实验报告成绩组成，实验操作成绩占平时实验成绩的70%；实验报告成绩占平时实验成绩的30%。实验操作主要考察学生对实验电路的设计难易程度、电路连接调试、问题解决的能力，是否能够达到设计要求；实验报告主要考察学生对实验涉及的理论知识的掌握，对实验得到的结论和现象是否能够正确理解和分析，并能够合理的解释实验中出现的问题，正确判断实验的成功、失败。 第7章数字电路基础 【课题】 7.1 概述 【教学目的】 1.让学生了解数字电子技术对于认知数码世界的重要现实意义，培养学生学习该科目的浓厚兴趣。 2.明确该科目的学习重点和学习方法。 【教学重点】 1.电信号的种类和各自的特点。 2.数字信号的表示方法。 3.脉冲波形主要参数的含义及常见脉冲波形。 4.数字电路的特点和优越性。 【教学难点】 数字信号在日常生活中的应用。 【教学方法】 讲授法，讨论法 【参考教学课时】 1课时 【教学过程】 一、新授内容 7.1.1 数字信号与模拟信号 1. 模拟信号：在时间和数值上是连续变化的信号称为模拟信号。 2. 数字信号：在时间和数值上是离散的信号称为数字信号。 讨论：请同学们列举几种常见的数字信号和模拟信号。 7.1.2 脉冲信号及其参数 1. 脉冲信号的定义：在瞬间突然变化、作用时间极短的电压或电流信号。 2．脉冲的主要参数：脉冲幅值V m 、脉冲上升时间t r 、脉冲下降时间t f 、脉冲宽度t W 、脉冲周期T及占空比D。 7.1.3 数字电路的特点及应用 特点：1.电路结构简单，便于实现数字电路集成化。 2.抗干扰能力强，可靠性高。（例如手机） 3.数字电路实际上是一种逻辑运算电路，电路分析与设计方法简单、方便。 4.数字电路可以方便地保存、传输、处理数字信号。（例如计算机） 5.精度高、功能完备、智能化。（例如数字电视和数码照相机） 应用：数字电路在家电产品、测量仪器、通信设备、控制装置等领域得到广泛的应用，数字化的发展前景非常宽阔。 讨论：1.你用过哪些数字电路产品，请列出1~2个较为典型的例子，并就其中一个产品说明它的功能及优点和缺点。 二、课堂小结 1. 数字信号与模拟信号的概念 2. 脉冲信号及其参数 3. 数字电路的特点及应用 三、课堂思考 讨论：谈谈如何才能学好数字电路课程？ 四、课后练习 P143思考与练习题：1、 2、3。 【课题】 7.2 常用数制与编码 【教学目的】 1.掌握二进制、十进制、十六进制数的表示方法及数制间的相互转换。 2.了解8421BCD码的表示形式。 【教学重点】 1.二进制、十六进制数的表示方法。 2.数字电路中为什么广泛采用二、十六进制数。 3.为什么要进行不同数制之间的转换。 4.进行二进制、十进制数、十六进制之间的相互转换。 5. 8421BCD码。 【教学难点】 第一章绪论练习题 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码 2．以下代码中为恒权码的为。 码 B. 5421BCD码 C. 余三码 D. 格雷码 3．一位十六进制数可以用位二进制数来表示。 A. １ B. ２ C. ４ D. 16 4．十进制数25用8421BCD码表示为。 101 0101 C.100101 、 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（）10等值的数或代码为。 A.(0101 8421BCD B.16 C.2 D.8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期 8．与八进制数8等值的数为： A. 2 B.16 C. )16 D.2 9. 常用的B CD码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 ( 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强11．把B二进制数转换成十进制数为（） A. 150 B. 96 C.82 D. 159 12．将4FBH转换为十进制数( ) A. 0B B. 0B C. 0 D. 13．将数转换为十六进制数为（） B. C. D. ！ 14．将十进制数130转换为对应的八进制数： B. 82 C. 120 D. 230 15．分别用842lBCD码表示()2为（） B. 98 C. 980 D. 120 二、判断题（正确打√，错误的打×） 1. 方波的占空比为。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） ： 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（） 7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（） 8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。（） 9．十进制数（9）10比十六进制数（9）16小。（） 10．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（） 三、填空题 1.描述脉冲波形的主要参数 有、、、、、、。 2.数字信号的特点是在上和上都是断续变化的，其高电平和低 电平常用和来表示。 3.分析数字电路的主要工具是，数字电路又称作。 4.在数字电路中，常用的计数制除十进制外，还有、 ） 、。 5.常用的BCD码有、、、等。常用的 《数字电路》试卷二 一、填空：（20分） 1、（1001101）2=（）10=（）8=（ ）16；（27）10=（）8421BCD 。 2、客观事物的最基本的逻辑关系有____逻辑____ 逻辑和_____逻辑三种。3、函数1F AB BC =+的反演式1F =；函数2F A BC =+的对偶式 '2F =。 4、51个“1”连续进行异或运算，其结果是。 5、基本R-S 触发器的特征方程为_______；约束条件是。 6、按照逻辑功能的不同特点，数字电路可分为______________、_____________两大类。 7、J-K 触发器，当J=K=0时，触发器处于_________状态；J=0、K=1时，触发器状态为________；K=0、 J=1时，触发器状态为_________；J=K=1时，触发器状态__________。 8、某中规模寄存器内有3个触发器，用它构成的扭环型计数器模长为；构成最长模计数器模长为。 二、化简：（20分） 1、用公式法化简下列逻辑函数。1)()F A B AB AB AB =?+2)F AB AD BD BCE =+++2、用卡诺图法化简下列逻辑函数。 1)F m =?(0,2,3,4,8,10,11) 2)F m +?(2,3,6,10,11,14) =?(0,1,4,9,12,)d 三、设计一个三变量判偶电路，当输入变量A，B，C中有偶数个1时，其输出为1；否则输出为0。并用3/8线译码器(74LS138)和适当门电路实现。（16分） 四、如下图所示维持阻塞D触发器，设初态为0。根据CP脉冲及A输入波形画出Q波形。（8分） 数字电子技术基础课程教学大纲 英文名称：Digital Electronic Technology Fundamentals 课程编码：04119630 学时：64/12学分：4 课程性质：专业基础课课程类别：理论课 先修课程：高等数学、普通物理、电路理论、模拟电子技术基础 开课学期：第4学期 适用专业：自动化、电气工程及其自动化、工业自动化仪表 一、课程教学目标 通过本课程的理论教学和实验训练，能够运用数字电子技术的基本概念、基本理论与分析方法和设计方法，解决较复杂的数字电路系统相关的工程问题，使学生具备下列能力： 1、使用逻辑代数解决逻辑问题； 1、正确使用数字集成电路； 1、分析和设计数字逻辑电路； 2、正确使用数字逻辑电路系统的辅助电路。 三、课程的基本内容 3.1 理论教学 1、数字逻辑基础（支撑教学目标1） 教学目标：使学生掌握逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式。了解二进制的算术运算与逻辑运算的不同之处。掌握逻辑函数的四种表示方法（真值表法、逻辑式法、卡诺图法及逻辑图法）及其相互之间的转换。理解最小项的概念及其在逻辑函数表示中的应用。掌握逻辑函数的公式化简法和图形化简法。掌握约束项的概念及其在逻辑函数化简中的应用。 本章主要内容： （1）数字信号与数字电路 （2）逻辑代数 （3）逻辑函数及其表示方法 （4）逻辑函数的化简 2、逻辑门电路（支撑教学目标2） 教学目标：使学生了解门电路的定义及分类方法。二极管、三极管的开关特性，及分立元件组成的与、或、非门的工作原理。理解TTL 反相器的工作原理，掌握其静态特性，了解动态特性。了解其它类型TTL门的工作原理及TTL集成门的系列分类。 本章主要内容： （1）半导体二极管门电路 （2）半导体三极管门电路 （3）TTL集成门电路 3、组合逻辑电路（支撑教学目标3） 教学目标：使学生掌握组合逻辑电路的设计与分析方法。理解常用组合逻辑电路，即编码器、译码器和数据选择器的基本概念、工作原理及应用。掌握译码器和数据选择器在组合电路设计中的应用。 本章主要内容： （1）概述 （2）组合逻辑电路的分析与设计 （3）常用组合逻辑电路 （4）用中规模集成电路设计组合逻辑电路 4、触发器（支撑教学目标3） 教学目标：使学生理解触发器的定义。掌握基本SR触发器、同步触发器、主从触发器、边沿 触发的触发器的动作特点。掌握触发器的各种逻辑功能（DFF,JKFF,SRFF,TFF,T’FF）。掌握触发器 逻辑功能与触发方式的区别。掌握画触发器工作波形的方法。 本章主要内容： （1）概述 （2）基本SR触发器（SR锁存器）和同步触发器（电平触发） （3）主从触发器（脉冲触发）和边沿触发器（边沿触发） （4）触发器的逻辑功能及描述方法 5、时序逻辑电路（支撑教学目标3） 教学目标：使学生掌握时序逻辑电路的定义及同步时序电路的分析与设计方法。了解异步时序电路的概念。理解时序电路各方程组（输出方程组、驱动方程组、状态方程组），状态转换表、状态转换图及时序图在分析和设计时序电路中的重要作用。了解常用时序电路（计数器、移位寄存器）的组成及工作原理及其应用。 本章主要内容： （1）时序电路的基本概念 数字电子技术基础期末考试试卷 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度T ，振荡频率f 和占空比q 。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 ………………………密……………………封…………………………装…………………订………………………线……………………… 学院 专业（班级） 姓名 学号 ………………… 时，1Y 、6Y 分别才为低电平（被译中）。 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图 D= Q n+1= Q 1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。 图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1” 的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 数字电子技术基础知识总结引导语：数字电子技术基础知识有哪些呢？接下来是小编为你带来收集整理的文章，欢迎阅读！ 处理模拟信号的电子电路。“模拟”二字主要指电压(或电流)对于真实信号成比例的再现。 其主要特点是： 1、函数的取值为无限多个; 2、当图像信息和声音信息改变时，信号的波形也改变，即模拟信号待传播的信息包含在它的波形之中(信息变化规律直接反映在模拟信号的幅度、频率和相位的变化上)。 3.初级模拟电路主要解决两个大的方面：1放大、2信号源。 4、模拟信号具有连续性。 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。 其主要特点是： 1、同时具有算术运算和逻辑运算功能 数字电路是以二进制逻辑代数为数学基础，使用二进制数字信号，既能进行算术运算又能方便地进行逻辑运算(与、或、非、判断、比较、处理等)，因此极其适合于运算、比较、存储、传输、控制、决策等应用。 2、实现简单，系统可靠 以二进制作为基础的数字逻辑电路，可靠性较强。电源电压的小的波动对其没有影响，温度和工艺偏差对其工作的可靠性影响也比模拟电路小得多。 3、集成度高，功能实现容易 集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的高速发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(VLSI)的发展也从元件级、器件级、部件级、板卡级上升到系统级。电路的设计组成只需采用一些标准的集成电路块单元连接而成。对于非标准的特殊电路还可以使用可编程序逻辑阵列电路，通过编程的方法实现任意的逻辑功能。 模拟电路是处理模拟信号的电路;数字电路是处理数字信号的电路。 模拟信号是关于时间的函数，是一个连续变化的量，数字信号则是离散的量。因为所有的电子系统都是要以具体的电子器件，电子线路为载体的，在一个信号处理中，信号的采集，信号的恢复都是模拟信号，只有中间部分信号的处理是数字处理。具体的说模拟电路主要处理模拟信号，不随时间变化，时间域和值域上均连续的信号，如语音信号。而数数字电子技术基础--第一章练习题及参考答案
数字电子技术基础试题及答案
数字电子技术基础第三版第一章答案
数字电路基础试题及答案
数字电路实验大纲
数字电路基础教案
数字电路第一章数字电路习题集和答案
数字电路基础试题及答案2
数字电子技术基础课程教学大纲简介
数字电子技术基础试题及答案(一)
数字电子技术基础知识总结
相关主题
文本预览