数电期末试卷习题全集

配有答案，答案在另一个文档里，自己

找

1、数字电路只能处理 信号，不能处理 信号。

2、二进制数10001000对应的十进制数为 ，十六进制数为 。

3、八进制数27.2对应的十进制数为 ，二进制数为 。

4、二进制数-10110的原码为 ，补码为 。

5、逻辑代数有 和非三种基本运算。

6、相同变量构成的最小项m i 和最大项M i ,应满足m i ?M i = ，m i +M i = 。

7、逻辑函数BC D C AB B A D C B D C B A F +++=),,,(的“最小项之和”形式

为 ,“最大项之积”形式

为 。

8、一个同步时序逻辑电路可用 、 和状态方程三组方程描述。

9、组合逻辑电路在任意时刻的稳定输出信号取决于 。

10、逻辑函数表达式有 和 两种标准形式。

11、表示任意两位十进制数，需要( )位二进制数

A6 B7 C8 D9

12、为实现D 触发器转换为T 触发器，图3．12所示的虚线框内应是( )。

A ．或非门

B ．与非门

C ．异或门

D ．同或门

13、J-K 触发器在CP 时钟脉冲作用下，要使Q （n+1）=Q ，则输入信号不能为( )。

A ．J=K=0

B ．J ＝Q ，Q K = C.Q K Q J ==, D ．J ＝Q ，K=0

14、在图3．16所示电路中，不能完成Q （n+1）=Q 逻辑功能的电路是( )。

15、实现两个四位二进制数相乘的组合电路，应有( )个输出函数。

A ．4

B ．8

C ．10

D ．12

三、公式化简（本大题共2小题，每小题

10分，共20分） 16、试用公式化简法将下述逻辑函数化简为最简与或表达式。

1.B A C B AC C B A F ++=),,(

2. BD C D A B A C B A D C B A F ++++=),,,(

四、卡诺图画简（本大题共1小题，

每小题10分，共10分） 17、用卡诺图化简下面具有约束条件的逻辑函数：

∑∑+=)15,11,3,1,0()14,13,9,6,4,2(),,,(d m D C B A F

五、判断说明题（本大题共1小题，每小题

10分，共10分） 18、判断图 (a)、(b)两个逻辑电路。要求：

(1)指出哪个是组合逻辑电路，哪个不是组合逻辑电路，并说明理由。

(2)写出组合逻辑电路的输出函数表达式，并化简。

六、设计题（本大题共1小题，每小

题15分，共15分） 19、设计一个组合逻辑电路，该电路输入端接收两个两位无符号二进制数A(A ＝

A 0A 1)和B(

B ＝B 1B 0)，当A ＝B 时，输出F 为1，否则F 为0。试用合适的逻辑门构

造出最简电路。

20、分析图5．41所示逻辑电路，说明电路功能。

试卷二：

1、二进制数1110101对应的十进制数为，八进制数为。

2、十六进制数19.8对应的二进制数为，十进制数为。

3、二进制数-0.1111的反码为，补码为。

4、若奇偶检验码PB4B3B3B1采用的是偶检验编码方式，则。

5、逻辑代数有三条重要规则是、、对偶规则。

6、由n个变量构成的任何一个最小项有种变量取值使其值为1 ，任何一个

最大项目有种变量使其值为1。

7、逻辑函数B

=的反函数，对偶函数。

A

F+

AB

8、消除组合逻辑电路中险象的常用方法有、和修改逻

辑设计。

9、时序逻辑电路按其状态改变是否受统一定时信号控制，可将其分为两类

和。

10、对由与非门组成的基本R-S触发器，当R= 、S= 时，触发器保持

原有的状态不变。

16、试用公式化简法将下述逻辑函数化简为最简与或表达式

1. (1)A

+

=

F+

A

A

B

B

(2) )

F+

A

B

+

A

+

?

=

C

(BC

)(

AD

B

C

A

B

17、用卡诺图化简下面具有约束条件的逻辑函数：

∑

B

F

(C

A

=)7,5,4,2,1,0(

,

)

,

18、分析下图组合电路，并写出输出方程。

19、该逻辑电路能对两个一位二进制数进行加法运算．求出“和”及“进位”。

20、分析图所示同步时序逻辑电路，说明该电路功能。

试卷三

1、二进制数0.110101对应的十进制数为，十六进制数为。

2、八进制数41.24对应的十六进制数为 ，十进制数为 。

3、十进制数1012对应的二进制数为 ，八进制数 。

4、2421码对应的十进制数为 ，二进制数为 。

5、逻辑函数E DE C C A B A F ++++=))()((的反函数 ，对偶

函数 。

6、每个触发器可记录 位二进制码，因为它有 个稳态。

7、TTL TS 门（三态电路）的三种可能输出状态是 、 、高阻态。

8、一个同步时序逻辑电路可用 时钟方程、 和 三组方程描述。

9、在定点计算机中，“0”的原码有 种形式，补码有 种形式。

10、组合逻辑电路在任意时刻的稳定输出信号取决于

16、B A C AB C B A ABC C B A F ++++=

17、ABCD D C B A F ++++=

18、用卡诺图化简下函数

F(A,B,C,D)=Σ(0,1,2,3,4,6,8,9,10,11,12,14)

19、图所示电路是一个奇偶检测器，若输出F 为0表示接收的代码正确，输出F

为1表示接收的代码有误，试判断输入的奇偶检验码是采用奇检验编码还是偶检

验编码?说明理由。

20、设计一个奇偶检测器，当输入的四位代码中l 的个数为偶数时，输出为1,

否则输出为0.

试卷四

1、十进制数128的二进制数为 ，十六进制数为 。

2、二进制数l0111111对应的八进制数为 ，十进制数为 。

3、两输入与非门的输入为01时，输出为 ；两输入或非门的输入为01时，

输出为

4、由与非门构成的基本RS 触发器，其约束方程为 。

5、逻辑函数E DE C C A B A F ++++=))()((的反函数 ，对偶

函数 。

6、一个同步时序逻辑电路可用 、驱动方程和 三组方程描述。

7、构造一个模10同步计数器需要 个状态，需要4个触发器。

8、T 触发器在时钟作用下的次态Q (n+1) 取决于 和 。

9、四PROM 的 阵列是可编程的． 阵列是固定的。

10、D 触发器的特征方程 。

16、C A BC C A AB F ++++=

17、BD C D A B A C B A F ++++=

18、组合逻辑电路和时序逻辑电路的定义以及区别。

19、用卡诺图化简下函数

F(A,B,C)=Σ(0,1,2,4,5,7)

20、用与非门设计一个三变量“多数表决电路”

21、分析图5．41所示逻辑电路，说明电路功能，并评价该设计的合理性。

5

1．将二进制数[101000]2转换为十进制数是 。

2.基本的逻辑运算有 、 和非三种。

3．写出下列公式：A A ? = ； 1A += 。

4．数字电路内部的半导体器件都工作在 状态。

5．D 触发器的特性方程为 。

6．D/A 转换是指将 信号转换成 信号。

7．要构成六进制计数器，至少需要 个触发器，其无效状态有 个。

8． 74LS148是驱动共阴数码管的显示译码器，当输入A 3A 2A 1A 0为0010时，

输出abcdefg 的逻辑状态为 。

9.时序逻辑电路分为： 和 。

10．单稳态触发器有一种 态，有一种 态。

1．以下代码中为无权码的为 。

A . 8421BCD 码

B . 5421BCD 码

C . 2421码

D . 余3码

2．一位十六进制数可以用 位二进制数来表示。

A . 1

B . 2

C . 4

D . 16

3. 以下表达式中符合逻辑运算法则的是 。

A.C ·C=C 2

B.1+1=2

C.0<1

D.A+1=1

4．在何种输入情况下，“或非”运算的结果不是逻辑0。

A ．全部输入是0 B.全部输入是1

C.任一输入为0，其他输入为1

D.任一输入为1

5. 对TTL 与非门多余输入端的处理，不能将它们 。

A. 与有用输入端并联

B. 接地

C. 接高电平

D. 悬空

6.为了使时钟控制的RS 触发器的次态为1，RS 的取值应为 。

A. RS=00

B. RS=01

C. RS=10

D. RS=11

7.用4个触发器组成十进制计数器，其无效状态个数为 。

A. 不能确定

B. 10个

C. 8个

D. 6个

8.为把50Hz 的正弦波变成周期性矩形波，应当选用 。

A.施密特触发器

B.单稳态电路

C.多谐振荡器

D. 译码器

9．555定时器输出状态的改变有 现象，回差电压为 。

A ．滞回，cc V 31

B ．滞回，cc V 21

C ．落差，cc V 31

D ． 落差，cc V 21

10.将模拟信号转换为数字信号，应选用 。

A. DAC电路

B. ADC电路

C. 译码器

D. 可编程器PLD

1．已知555定时器组成的施密特触发器如下图所示，如果已知其输入电压Ui 的波形，试画出其输出电压Uo的波形。（10分）

2．分析如图所示逻辑电路的功能。（15分）

4．设计一个全减器，设Ai,Bi,Ci-1分别为某位的被减数、减数和低一位的借位，

Si和Ci分别为该位的差和向高一位的借位，要求用74HC138实现。（15分）

74HC138的逻辑图

6

1．CMOS电路输出端一定连接上拉电阻的是门；

2．一个逻辑变量有两种取值分别是__ __和__ _。

3．“与非”门的逻辑功能是有0出，全1出。

4. 三态逻辑门输出有三种状态：0态、1态和。

5．摩根定理公式A B

+=，A B?=。

6．触发器按逻辑功能可分为RS触发器、、和T触发器四种。

7．时钟JK触发器特性方程是：。

8．单稳态触发器在触发脉冲的作用下，电路由翻转到。9．模/数转换器简称____ ___，数/模转换器简称____ ____。

10．移位寄存器既能_______ 数据，又能完成____________功能。

1．十进制数25用8421BCD码表示为。

A.10 101

B.0010 0101

C.100101

D.10101

2.在四变量的卡诺图中，逻辑上相邻的一组最小项为。

A．m1和m2 B．m4和m8 C．m5和m13 D．m2和m8。

3. 当逻辑函数有n个变量时，共有个变量取值组合？

A. n

B. 2n

C.2n

D.2n

4．OC门在使用时须在之间接一电阻。

A．输出与地B．输出与电源

C．输出与输入D．输入与地

5．以下电路能在选择控制信号的作用下，从几个数据中选择一个并将其送到一个公共的输出端。

A．译码器B．.编码器C．数据分配器D．数据选择器6.为了使触发器克服空翻与振荡，应采用。

A. CP高电平触发

B. CP低电平触发

C. CP低电位触发

D. CP边沿触发

7．为产生周期性矩形波，应当选用。

A. 施密特触发器

B.单稳态电路

C.多谐振荡器

D.译码器

+=，则必须使。8．当JK触发器在时钟CP作用下，欲使1n n

Q Q

A．JK=01 B．JK=10 C．JK=00 D．JK=11

9．下列电路中不属于时序逻辑电路的是。

A．计数器B．全加器C．寄存器D．分频器

10．ADC的功能是。

A.把模拟信号转换为数字信号

B.把数字信号转换为模拟信号

C. 把二进制转换为十进制

D. 把格雷码转换为二进制

2．设下降沿触发的JK触发器的初始状态为0，CP、J、K信号如图所示，试画出Q端的波形。（10分）

Q

2．试分析如图所示的逻辑电路的功能（15分）

3．四位二进制计数器74161的功能表和逻辑符号如下图所示。分别用清零法和

置数法和适当的逻辑门构造9进制计数器。（15分）

7

1.按照逻辑功能的不同特点，常把数字电路分为 和 两大类。

2.高电平的噪声容限越大，表明与非门输入高电平时抗干扰能力越 。

3.逻辑函数有四种不同的表示方法：___________、_________、逻辑电路图和波形图。

4．（37）10=（ ）2=（ ）16。

5．将JK 触发器的 端接在一起可以构成T 触发器。

6． 集成二进制加计数器74LVC161，初态为1001，经过6个CP 脉冲作用后的状态为 。

7． C A AB Y +=，Y 的最简与或式为 。

8．当七段数码显示器各发光二极管的公共端接正电源V CC 时，这种接法称为共阳

接法。此时若要显示3字，则字中各段驱动电平如下：

为低电平， 为高电平。

9．555定时器当控制电压端（5脚）悬空，电源电压为+VCC 时，比较器C1（6脚）和C2（2脚）的基准电压分别为 和 。

10．DAC 是将 信号转换成 信号。

1．A+BC= 。

A .A+

B B.A+

C C.（A+B）（A+C） D.B+C

2．在何种输入情况下，“与非”运算的结果是逻辑0。

A．全部输入是0 B.任一输入是0

C.仅一输入是0

D.全部输入是1

3．不是矩形脉冲信号的参数的是。

A. 扫描期

B.占空比

C.脉宽

D.周期

4．在四变量的卡诺图中，逻辑上不相邻的一组最小项为。

A．m1和m3 B．m4和m6 C．m5和m13 D．m2和m8

5. OD门在使用时须在之间接一电阻。

A．输出与地B．输入与地C．输出与输入D．输出与电源6．如下四个逻辑电路的状态转移图,其中不具备自启动能力的是。

A B

C D

7．八路数据选择器应有个数据选择端。

A．2 B．3 C．6 D．8

8．构成一个12进制加法计数器共需个触发器。

A．3 B．10 C．2 D．4

9．单稳态触发器输出脉冲的宽度取决于。

A．触发脉冲的宽度B．触发脉冲的幅度

C．电路本身的电阻、电容参数D．电源电压的数值

10．在ADC工作过程的先后顺序应该是。

A. 保持、取样、编码、量化

B. 取样、保持、量化、编码

C. 编码、取样、保持、量化

D. 编码、量化、保持、取样

1.电路如图所示，请画出在输入信号A、B作用下，输出Q的波形。设触发器为

R为异步清零端。（10分）

边沿JK触发器,

D

2．分析如图所示的组合逻辑电路的功能（15分）

3．四位二进制计数器74161的功能表和逻辑符号如下图所示。分别用清零法和置数法和适当的逻辑门构造9进制计数器。（15分）

74LVC161的逻辑图

8

1．写出下列公式：A

A = 。

.

A= ；1

2．D触发器的特性方程为。

3．A/D 转换是指将 信号转换成 信号。

4．“与非”门的逻辑功能是有0出 ，全1出 。

5．TTL 门电路的工作电源电压均为 ，TTL 门电路输入端悬空相当于接 电平。

6．移位寄存器既能______ _ 数据，又能完成____________功能。

7．（37）10=（ ）2=（ ）16。

8． 集成二进制加计数器74LVC161，初态为1001，经过6个CP 脉冲作用后的状态为 。

9. 单稳态触发器有一种 态，有一种 态。

10． 74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出01234567Y Y Y Y Y Y Y Y 应为 。

1．一位十六进制数可以用 位二进制数来表示。

A . １

B . 2

C . 4

D . 16

2．十进制数25用8421BCD 码表示为 。

A .10 101

B .0010 0101

C .100101

D .10101

3. 对TTL 与非门多余输入端的处理，不能将它们 。

A. 与有用输入端并联

B. 接地

C. 接高电

平 D. 悬空

4. 555定时器输出状态的改变有 现象，回差电压为 。 A ．滞回，cc V 31 B ．滞回，cc V 21 C ．落差，cc V 31 D ． 落差，cc V 21

5．OC 门在使用时须在 之间接一电阻。

A ．输出与地

B ．输入与地

C ． 输出与输入

D ．输出与电源

6．当JK 触发器在时钟CP 作用下，欲使1n n Q Q +=，则必须使 。

A ．JK=01

B ．JK=10

C ．JK=00

D ．JK=11

7．在四变量的卡诺图中，逻辑上相邻的一组最小项为 。

A ．m1和m9

B ．m7和m8

C ．m5和m6

D ．m11和m12

8．如下四个逻辑电路的状态转移图,其中不具备自启动能力的是 。

A B

C D

9．单稳态触发器输出脉冲的宽度取决于。

A．触发脉冲的宽度B．触发脉冲的幅度

C．电路本身的电阻、电容参数D．电源电压的数值

10．DAC的功能是。

A.把模拟信号转换为数字信

B.把数字信号转换为模拟信号

C.把二进制转换为十进制

D.把格雷码转换为二进制

1.已知JK触发器和D触发器的初始状态均为0态，请画出Q1和Q2的波形。（10分）

2．分析如图所示逻辑电路。（15分）

3．用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。（15分）

9

1.十进制数(86)D 转换为二进制数为( )

A 、(1010111)

B B 、(1010110)B

C 、(0101011)B

D 、(1101101)B

2.若所需编码的信息有N 项，则需要的二进制数码的位数n 应满足( )

A 、N n ≥2

B 、N n ≤2

C 、n N ≥2

D 、n N ≤2

3.十进制数4对应的8421BCD 码为( )

A 、1011

B 、0101

C 、0011

D 、0100

4.逻辑运算中的三种基本运算是( )

A 、与、或、非

B 、与非、或非、非

C 、异或、同或、非

D 、与、与非、非

5.下列哪一个逻辑恒等式是正确的( )

A 、

B A AB A +=+ B 、A B A A =+)(

C 、A B A A =+

D 、B A C B A +=+)(

6.下列哪一个是恒定式A B B A +=+的对偶式( )

A 、BA A

B = B 、A B B A +=+

C 、A B B A +=+

D 、BA AB =

7.下列哪一个是BC A ABC AB C B A L ++=),,(的最小项表达式( )

A 、BC A ABC C

B A L +=),,(

B 、B

C A ABC C AB C B A L ++=),,(

C 、BC A ABC C B A C AB C B A L +++=),,(

D 、BC A ABC C B A C B A L ++=),,(

8.在正负逻辑的等效变换中，“正与非”等效为( )

A 、负与非

B 、负与

C 、负或

D 、负或非

9.下列哪一个是对门电路多余输入端的正确处理措施( )

A 、TTL 与门的多余输入端接地

B 、TTL 或门的多余输入端接电源

C 、CMOS 与门的多余输入端接电源

D 、CMOS 或门的多余输入端接电源

10.下列哪一个不属于组合逻辑电路( )

A 、编码器

B 、数据分配器

C 、数据选择器

D 、移位寄存器

11.下列哪一个是JK 触发器的特征方程( )

A 、n n n Q K Q J Q +=+1

B 、n n n KQ Q J Q +=+1

C 、n n n Q K Q J Q +=+1

D 、n n n Q K Q J Q +=+1

12.下列哪一个不是时序逻辑电路( )

A 、寄存器

B 、计数器

C 、数值比较器

D 、序列检测器

13.存储系统64K ×8的地址线和数据线位数为( )

A 、16，8

B 、8，8

C 、32，16

D 、64，8

14.下列哪个电路能实现波形整形并抗干扰( )

A 、单稳态触发器

B 、施密特触发器

C 、双稳态触发器

D 、多谐振荡器

15.下列哪个电路不可以由555定时器来实现( )

A 、单稳态触发器

B 、施密特触发器

C 、移位寄存器

D 、多谐振荡器

1.化简逻辑表达式BC C A B A Y ++=。(10分)

2.画出逻辑表达式∑=)15,14,13,11,9,8,5,3,1(),,,(m D C B A Y 对应的卡诺图。(10

分)

3.按指定步骤设计组合逻辑电路。要求：设计一个四舍五入电路，输入A B C D 按8421BCD 码表示一位十进制数X ，Y 为输出，即5≥X 时，1=Y ；5

解：(1)列出真值表：(5分)

(2)画卡诺图。(3分)

(3)根据卡诺图可得化简的逻辑表达式为：(2分)

(4)根据逻辑表达式画逻辑电路图。(5分)

4.按指定步骤分析时序逻辑电路。(20分)

解：①根据逻辑电路图，可得每个触发器的激励方程(4分)

②根据每个触发器的激励方程和JK 触发器的特征方程(1分)

③可得各触发器的次态方程(3分)

④根据次态方程，可得次态卡诺图(3分)

⑤根据逻辑电路图，可以得到逻辑变量B 的逻辑表达式(1分)

⑥根据逻辑变量B 的逻辑表达式，可以得到逻辑变量B 的卡诺图(2分)

⑦根据次态卡诺图和逻辑变量B 的卡诺图，可以得到状态图(4分)

⑧根据状态图分析逻辑功能。(2分

10

1.十进制数(43)D 转换为二进制数为( )

A 、(101011)

B B 、(011011)B

C 、(101010)B

D 、(110100)B

2.若所需编码的信息有N 项，则需要的二进制数码的位数n 应满足( )

A 、N n ≥2

B 、N n ≤2

C 、n N ≥2

D 、n N ≤2

3.8421BCD 码100010010011所对应的十进制数为( )

A 、4223

B 、893

C 、398

D 、298

4．在下列（ ）的情况下，与非运算的结果等于零。

A 、全部输入为0

B 、任一输入为0

C 、仅有一个输入为0

D 、全部输入为1

5． C B C A AB Y ++=的最简与或式是（ ）

A 、C

B

C A AB Y ++= B 、C A AB Y +=

C 、C B C A Y +=

D 、C AB Y +=

6．))((1C A B A L ++=与AC B A L +=2两函数的关系为（ ）

A 、相同

B 、对偶

C 、反函数

D 、无关系

7.下列哪一个是BC A ABC AB C B A L ++=),,(的最小项表达式( )

A 、BC A ABC C A

B

C B A L ++=),,(

B 、B

C A ABC C B A L +=),,(

C 、BC A ABC C B A C AB C B A L +++=),,(

D 、BC A ABC C B A C B A L ++=),,(

8 .对于CMOS 或非门多余输入端可采取的连接方法为（ ）

A 、接电源

B 、接地、

C 、悬空

D 、以上均可

9．以下几种TTL 电路中，输出端可实现线与功能的是（ ）

A 、或非门

B 、与非门

C 、异或门

D 、OC 门

10.一个数据选择器的地址选择端有3个，则其最多可有（ ）个数据输入

A 、3

B 、8

C 、16

D 、6

11.当J=K=1时，JK 触发器实现（ ）功能

A 、置0

B 、置1

C 、翻转

D 、保持

12.N 个触发器可构成能寄存（ ）位二进制数码的寄存器

A 、N-1

B 、N

C 、N+1

D 、2N

13.存储系统8K ×8的地址线和数据线位数为( )

A 、13，8

B 、8，8

C 、32，16

D 、64，8

14.下列哪个电路能实现波形整形并抗干扰( )

A 、单稳态触发器

B 、施密特触发器

C 、双稳态触发器

D 、多谐振荡器

15.下列哪个电路不可以由555定时器来实现( )

A 、单稳态触发器

B 、施密特触发器

C 、移位寄存器

D 、多谐振荡器

1.化简逻辑表达式EF B A D A D C C A AB AD Y +++++=。(10分)

2.画出逻辑表达式∑∑+=)14,11,8,3()15,9,7,5.1(),,,(d m D C B A F 对应的卡诺图并化简。(10分)

3. 设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关掉电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关掉电灯。(10分)

解：(1)列出真值表：(5分)

(2)化简的逻辑表达式为：(2分)

(3)根据逻辑表达式画逻辑电路图。(3分)

4．用8选1数据选择器74LS151实现逻辑函Y=AB C B A BC A ++，其逻辑结构如图所示，要求给出输入关系式，并画出连线图。（5分）

5.按指定步骤分析下列时序逻辑电路。(12分)

解： (1)根据逻辑电路图，可得每个触发器的激励方程(2分)

（2）由激励方程及特性方程可得各触发器的状态方程(2分)

(3)根据逻辑电路图，可以得到输出变量的逻辑表达式(1分)

(4)画出状态图及时序图(6分)

《数字电路》期末模拟试题及答案

- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1=；Y 2 ＝ ；Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿ c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1

数电期末模拟题及答案

0 1 A =1 A=1 A=0 A=0 《数字电子技术》模拟题一 一、单项选择题（2×10分） 1．下列等式成立的是（ ） A 、 A ⊕1=A B 、 A ⊙0=A C 、A+AB=A D 、A+AB=B 2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（ ） A 、F=∑m(1,3,4,7,12) B 、F=∑m(0,4,7,12) C 、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15) D 、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15) 3．属于时序逻辑电路的是（ ）。 A 、寄存器 B 、ROM C 、加法器 D 、编码器 * 4．同步时序电路和异步时序电路比较，其差异在于后者（ ） A 、没有触发器 B 、没有统一的时钟脉冲控制 C 、没有稳定状态 D 、输出只与内部状态有关，与输入无关 5．将容量为256×4的RAM 扩展成1K ×8的RAM ，需（ ）片256×4的RAM 。 A 、 16 B 、2 C 、4 D 、8 6．在下图所示电路中，能完成01=+n Q 逻辑功能的电路有（ ） 。 A 、 B 、 C 、 D 、 7．函数F=A C+AB+B C ，无冒险的组合为（ ）。 A 、 B=C=1 B 、 A=0，B=0 C 、 A=1，C=0 D 、 B=C=O 8．存储器RAM 在运行时具有（ ）。 \ A 、读功能 B 、写功能 C 、读/写功能 D 、 无读/写功能 9．触发器的状态转换图如下，则它是： （ ） A 、T 触发器 B 、RS 触发器 C 、JK 触发器 D 、D 触发器 10．将三角波变换为矩形波，需选用 （ ） A 、多谐振荡器 B 、施密特触发器 C 、双稳态触发器 D 、单稳态触发器 二、判断题（1×10分） ， （ ）1、在二进制与十六进制的转换中，有下列关系： （001）B =（9DF1）H （ ）2、8421码和8421BCD 码都是四位二进制代码。 （ ）3、二进制数1001和二进制代码1001都表示十进制数9。 （ ）4、TTL 与非门输入采用多发射极三极管，其目的是提高电路的开关速度。 （ ）5、OC 与非门的输出端可以并联运行，实现“线与”关系，即L=L 1+L 2

数电期末试卷

天津理工大学考试试卷 2013～2014学年度第一学期 《高频电子线路》 期末考试 答案 课程代码： 0562010 试卷编号： 5-A 命题日期： 2013 年 11 月 5 日 答题时限： 120 分钟 考试形式：闭卷笔试 得分统计表： 大题号 总分 一 二 三 四 五 一、单项选择题（从4个备选答案中选择最适合的一项，每小题1分，共10分） 得分 1. 下图所示抽头式并联谐振回路中，接入系数为p ，则把电容C1折合到LC 回路两端后的值为 A 。 A 12C p B 11 2C p C 1pC D 11C p 2. 某丙类高频功率放大器原工作于在欠压状态，现欲调整使它工作在临界状态，可采用办法 B 。 A CC V 增加、 bm V 减小、 p R 减小

B C C V 减小、bm V 增加、p R 增加 C CC V 减小、 bm V 减小、p R 减小 D CC V 增加、 bm V 增加、 p R 增加 3. 给一个振荡器附加AFC 系统，是为了 D 。 A 尽量保持输出电平恒定； B 使振荡器的输出与参考信号完全同步（同频同相）； C 使振荡器输出的频率与参考信号频率相等，但初相位相对于参考信号初相位有一定的剩余误差； D 使振荡频率比不加时稳定。 4. 为了保证调幅波的包络能够较好地反映调制信号， C 。 A 集电极被调功率放大器和基极被调功率放大器都应工作在欠压状态 B 它们都应工作在过压状态 C 集电极被调功率放大器应工作在过压状态，另一个则应工作在欠压状态 D 基极被调功率放大器应工作在过压状态，另一个则应工作在欠压状态 5. 下面属于非线性元件特性的是 C 。 A 只有直流电阻，且阻值随静态工作点的改变而改变 B 只有动态电阻，且阻值随静态工作点的改变而改变 C 具有频率变换的作用 D 满足叠加原理 6. 某一调谐放大器，假设输入信号的频率为2MHz 、5MHz 、10MHz ，12MHz ，当谐振回路的谐振频率为10MHz 时，频率为 C 的信号在输出信号中最强。 A 2MHz B 5MHz C 10MHz D 12MHz 7. 若调制信号的频率范围为n F F -1时，用来进行标准调幅，则形成已调波的带宽为 A 。 A n F 2 B ()12F F n - C 12F D ()n f F m 12+ 8. 多级单调谐回路谐振放大器与单级单调谐回路放大器比较，叙述正确的是 C 。

数电期末模拟题及答案

《数字电子技术》模拟题一 一、单项选择题（2×10分） 1．下列等式成立的是（ ） A 、 A ⊕1=A B 、 A ⊙0=A C 、A+AB=A D 、A+AB=B 2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（ ） A 、F=∑m(1,3,4,7,12) B 、F=∑m(0,4,7,12) C 、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15) D 、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15) 3．属于时序逻辑电路的是（ ）。 A 、寄存器 B 、ROM C 、加法器 D 、编码器 4．同步时序电路和异步时序电路比较，其差异在于后者（ ） A 、没有触发器 B 、没有统一的时钟脉冲控制 C 、没有稳定状态 D 、输出只与内部状态有关，与输入无关 5．将容量为256×4的RAM 扩展成1K ×8的RAM ，需（ ）片256×4的RAM 。 A 、 16 B 、2 C 、4 D 、8 6．在下图所示电路中，能完成01=+n Q 逻辑功能的电路有（ ） 。 A 、 B 、 C 、 D 、 7．函数F=A C+AB+B C ，无冒险的组合为（ ）。 A 、 B=C=1 B 、 A=0，B=0 C 、 A=1，C=0 D 、 B=C=O 8．存储器RAM 在运行时具有（ ）。 A 、读功能 B 、写功能 C 、读/写功能 D 、 无读/写功能 9．触发器的状态转换图如下，则它是： （ ） A 、T 触发器 B 、RS 触发器 C 、JK 触发器 D 、D 触发器 10．将三角波变换为矩形波，需选用 （ ） A 、多谐振荡器 B 、施密特触发器 C 、双稳态触发器 D 、单稳态触发器 二、判断题（1×10分） （ ）1、在二进制与十六进制的转换中，有下列关系： （1001110111110001）B =（9DF1）H （ ）2、8421码和8421BCD 码都是四位二进制代码。 （ ）3、二进制数1001和二进制代码1001都表示十进制数9。 （ ）4、TTL 与非门输入采用多发射极三极管，其目的是提高电路的开关速度。 （ ）5、OC 与非门的输出端可以并联运行，实现“线与”关系，即L=L 1+L 2 （ ）6、CMOS 门电路中输入端悬空作逻辑0使用。 （ ）7、数字电路中最基本的运算电路是加法器。 （ ）8、要改变触发器的状态，必须有CP 脉冲的配合。

数电期末试卷及答案(共4套)汇编

XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为 （）、（）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。 7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门” 来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。

三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。 四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分）

《数字电路》期末模拟试题及答案-3[1]

数字电子电路 模拟试题-3 一、填空题（共30分） 1. 当PN 结外加正向电压时，PN 结中的多子＿＿＿＿＿＿形成较大的正向电流。 2. NPN 型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于＿＿＿ ＿＿＿偏置和＿＿＿＿＿＿＿偏置。 3. 逻辑变量的异或表达式为：_____________________B A =⊕。 4. 二进制数A=1011010；B=10111，则A -B=＿＿＿＿＿＿＿。 5. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 6. 同步RS 触发器的特性方程为：Q n+1 =＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 7. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入 端，＿＿＿＿输出端。 8. 下图所示电路中，Y 1 Y 3 ＝＿＿＿＿＿＿。 二、选择题(共 20分) 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 A 1 A B 3

2. 逻辑函数D C B A F +=，其对偶函数F * 为＿＿＿＿＿＿＿＿。 A ．()()D C B A ++ B. ()()D C B A ++ C. ()() D C B A ++ 3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式 中 。 A ．与项的个数少 B . 每个与项中含有的变量个数少 C . 化简结果具有唯一性 5. 已知某电路的真值表如下，该电路的逻辑表达式为 。 A ．C Y = B . AB C Y = C ．C AB Y += D ．C C B Y += 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． 证明等式: AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A +++? 四、分析设计题 (共 30分) 1．双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为 A 2A 1A 0，数据输入端信号为 D 7 ~ D 0 ） ，请画出电路连接图。

数电期末试卷

数字电路考试试卷 一、填空 1．在三变量逻辑函数中，有m 5m 6= ，ΠM （0,1,2,3,4,5,6,7）= 。 2．十进制数78的二进制数是 ，八进制数是 ；十六进制数是 。 3．有一个六位D/A 转换器，设满刻度输出为6.3伏，当输入数字量为101001时，输出模拟电压为 。 ４．ＲＯＭ地址为Ａ０～Ａ７７，输出为Ｙ０～Ｙ３，则ＲＯＭ容量为 。 二．用卡诺图法化简下列函数为最简与或式。 1．F(A,B,C,D)=∑m(3,5,8,9,10,12)+∑d(0,1,2,13) 2．F(A,B,C,D)=（A+B+C+D ）（A+B+C+D ）（A+B+C+D ）（B+C ） 三．某组合电路有3个输入逻辑变量A 、B 、C 和一个控制变量M 。当M=1 时，A 、B 、C 中有偶数个1，电路输出为1；当M=0时，A 、B 、C 中 有奇数个1，电路输出为1。 1．请列出真值表，写出输出函数的最简与或逻辑表达式； 2．用3-8译码器74LS138实现该电路。 四． 已知JK 触发器构成的电路如图所示，设Q 0,Q 1,Q 2初态为0，试画出在CP 作用下，Q 0、Q 1、Q 2的时序图。 五．作出下列两种情况下序列信号检测器的最简状态转换图，凡收到输入序列101时输出就为1。

1．规定检测的101序列不重叠； 2．允许检测的101序列重叠。 六．下图是由8选1数据选择器和同步4位二进制计数器74161构成的循环序列为1101001(左位在前)的序列信号发生器的部分连线图。 （1） 试完成该电路的连线； （2） 画出计数器的状态转换图 七．555定时器、计数器和集成施密特电路构成下图所示电路。 （1）说明电路各部分的功能。 （2）若集成施密特电路的V DD =10V ，R 1 = 100K Ω，C 1 = 0.01μF ，VT+=6.3V ，VT- =2.7V 求v 1端波形的周期T 。 （3）74161芯片进位端C 与其CP 端脉冲的分频比是多少？ （4）若R = 30K Ω，C = 0.01μF ，求v O 端输出脉宽T W 是多少？ （5）画出v 1 ，74161进位端C 和v O 的波形。 C 1μF v o

《数字电路》期末模拟试题及答案

《数字电路》期末模拟试题及答案

数字电子电路模拟试题-2 题四总分 得 一、填空题（共30分） 得评卷 1.三极管有NPN和PNP两种类型，当它工作在放大状态时，发射结＿＿＿＿，集电结＿＿＿＿＿＿；NPN型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。 2.把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻辑赋值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。 3.四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。 4.将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿＿＿。

5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿＿＿＿触发器、＿＿＿＿触发器和＿＿＿＿触发器。 6. 下图所示电路中，Y 1 ＝＿＿＿＿＿＿； 7. Y 2 ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿＿。 二、选择题(共 20分) 1. 当晶体三极管＿＿＿＿时处于饱和 状态。 A.发射结和集电结均处于反向偏置 B.发射结正向偏置，集电结反向偏置 C.发射结和集电结均处于正向偏置 2.在下列三个逻辑函数表达式中，＿＿＿＿是最小项表 达式。 A ． B A B A )B ,A (Y += B. C B C B A BC A )C ,B ,A (Y ++= C. C AB ABC B C A C B A )D ,C ,B ,A (Y +++??= 3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿ 得 分 评 卷 人 A Y 1 Y 2 Y

A．45 B. [101101]BCD C. [01000101]BCD D. [101101] 2 4．采用OC门主要解决了＿＿＿＿＿ A．TTL与非门不能相与的问题 B. TTL与非门不能线与的问题 C. TTL与非门不能相或的问题 5．已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为＿＿＿ A． Q n+1＝A B. n n 1 n Q A Q A Q+ = + C. n n 1 n Q B Q A Q+ = + A B Q n+1说明 0 0Q n 保持 0 1 0 置0 1 0 1 置1 1 1 Q n翻 转

数字电子技术基础期末考试试卷及答案1[1]

填空题 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方 程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。二、选择题1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中， 输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。

A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（ D）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。（每题6分，共12分） 1、写出如图1所示电路的真值表及最简逻辑表达式。

北京理工大学数电期末试卷(含答案)

课程编号：ELC06011 北京理工大学2010-2011学年第二学期 2009级数字电子技术基础B 期末试题A 卷 注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。 班级 学号 姓名 成绩 一、（20分）填空 1．在如下门电路中，哪些输出端能够直接互连 bcde 。若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平， 一个门工作在低电平，会使两个门内部形成过电流而损坏器件67 a ） 普通TTL 门电路；b ）普通CMOS 门电路；c ）OC 门；d ）三态输出门； e ）OD 门。 2．一个4位D/A 转换器的分辨率为 1/15 1/（2^n-1） ，若参考电压V REF = 6V ，当输入码为0110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V 。 3．存储容量为2K ×8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K ×4位的RAM 来实现上述存储容量，需要 4 片。 4．A/D 转换器一般需要经过采样、保持、 量化 、 编码 4个过程。 5．单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。 6．施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。 7．ROM 设计的组合逻辑电路如图T1所示，写出逻辑函数0Y 和1Y 的表达式。 0Y = ∑(m1,m2,m6) ，1Y = ∑(m0,m1,m5) 。

A B 0Y 1 Y C 图T1 二、（10分） 将下列各式化简为最简与或式，方法不限。 1．CD D AC ABC C A F 1+++ = 2．CD B BCD A C B A D C AB F 2+++=，约束条件： 答案略 三、（10分） 已知图T3中（a ） （b ）（c ）为TTL 门电路，（d ）（e ）为CMOS 门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。 V 1 Y A B C D 2 V 3 Y V 0 （a ） 高电平 VL 代表低电平（b ）cmos ，ABCD （c ）高阻 4 Y A B 1 5 Y IH V （d ） CMOS 高阻 （e ）高电平 图T3 四、（10分）

数字电路期末试卷

2015-2016年第一学年度 汕尾市职业技术学校电子线路期末考试(开卷) 班级___________ 姓名__________ 分数__________ 一选择题（本大题共十道小题，每小题2分） 1、模拟电路中晶体管大多工作于( )。 A．放大状态 B.截止状态 C.击穿状态 D.饱和状态 2、当逻辑函数有n个变量时，共有( )个变量取值组合？ A. n B. 2n C. n2 D. 2n 3、十进制数25用8421BCD码表示为( )。 A、10 101 B、0010 0101 C、100101 D、100101 4、下列逻辑式中，正确的逻辑公式是( )。 A．A+B=A B B. A+B=A B + C. A+B=AB D. A+= 00 5、二输入端的与非门，其输入端为A、B，输出端为Y,则其表达式Y= （）。 A、AB B、AB C、B A+D、A+B 6、逻辑式A+BC=( )。 A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 7、辑电路如图示，其逻辑式为( )。 A.F=A+BC B、F=A B C ?+ C、F=A B C ++D、F=A·BC

1 1& ≥1 1F A B C 8、一个T触发器，在T=0时，加上时钟脉冲，则触发器（）。 A、保持原态 B、置0 C、置1 D、翻转 9、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是 （）。 A、5 B、6 C、8 D、43 10、下列电路中，不属于组合逻辑电路的是( ) A．译码器B．全加器 C．寄存器 D．编码器 二填空题（本大题共十小题每小题2分） 1、数字信号的特点是在上和上都是断续变化的，其高电平和低电平 常用和来表示。 2、OC门的输出端可并联使用，实现________功能；三态门可用来实现 ______________。 3、(35)10 =（）2 = ( )8421BCD 4、基本逻辑运算有________、________、________3种。 5、在RS、JK、T和D触发器中，_____触发器的逻辑功能最多。 6、组合电路由________________构成，它的输出只取决于_ ________________ 而与原状态无关。

数电期末模拟题及答案.doc

WORD格式 《数字电子技术》模拟一题 一、单项选题择（2× 10 分） 1．下列等式成立的是（） A、A⊕1=A B、 A⊙0=A C、 A+AB=A D、 A+AB=B 2．函数 F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（） A、 F=∑ m(1,3,4,7,12) B、F=∑m(0,4,7,12) C、 F=∑ m(0,4,7,5,6,8,9,10,12,13,14,15) D、 F=∑ m(1,2,3,5,6,8,9,10,11,13,14,15) 3．属于时序逻辑电路的是（）。 A、寄存器 B、 ROM C、加法器 D、编码器 4．同步时序电路和异步时序电路比较，其差异在于后者（） A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关，与输入无关 5．将容量为256× 4 的 RAM扩展 成1K× 8 的 RAM，需（）片 256× 4 的 RAM。 A、 16 B、 2 C、 4 D、 8 n1 6．在下图所示电路中，能完成 Q0 逻辑功能的电路有（）。 A、 B、 C、D、 7．函数 F=AC+AB+BC，无冒险的组合为（）。 A、 B=C=1 B、 A=0， B=0 C、 A=1， C=0 D、 B=C=O 8．存储器RAM在运行时具有（）。 A、读功能 B、写功能 C、读 / 写功能 D、无读 / 写功能 9 ．触发器的状态转换图如下，则它是： A=1 （） 01 A=0 A、 T 触发器 A=0 B、 RS触发器 C、 JK 触发器 A=1 D、 D 触发器10．将三角波变换为矩形波，需选用（）

电子技术基础数字部分期末试卷

电子技术基础数字部分期末试卷 姓名 学号 成绩 一、填空题（每空1分，共15分） 1、组合电路没有 记忆 功能，因此，它是由 门电路 组成。 2、将BCD 码翻译成十个对应输出信号的电路称为二十进制译码器，它有 4 个 输入端， 10 输出端。 3、 下图所示电路中，()C B A Y 1⊕=；B A Y 2+=；=+=? +?=B A B A AB A AB B Y 3。 4、二进制数A=1011010；B=10111，则A-B=n Q R S +（1000011）20RS =。 5、判断图1.5电路, b 是组合电路的框图, a 是时序电路的框图。从中可以看 出，时序电路与组合电路相比，在电路结构上的特点是 时序电路有记忆元件，由存储电路构成，组合电路无记忆元件，由门电路构成。 6、一个逻辑函数除了用函数式、真值表和逻辑图之外，还有二种表示方法，它们是 卡诺 图， 波形图。 二、选择题（每题3分，共15分） A 1 B Y 2 A B C Y 1 A B Y 3

1、以下式子中不正确的是（ C ） a ．1?A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝1 2、下列说法不正确的是（ C ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 3、电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ B ） a ．“110” b ．“100” c ．“010” d ．“000” 4、以下错误的是（ B ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 5、下列描述不正确的是（ B ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 三、证明或化简下列函数（每小题5分，共15分） 1、证明 C AC C AB C B A =++ 证明：

《数字电路与数字逻辑》期末考试试卷A卷(1)

广西科技大学2015—2016学年第 1 学期课程考核 试题 考核课程数字电路与数字逻辑（ A 卷）考核班级软件141、142 学生数 80 印数 85 考核方式闭卷考核时间 120 分钟 1、 选择题（每题2分，共20分） 1． 数字9的BCD码是1001，那么它的余三码是（ A ） A 1100 B 1001 C 0110 D 1111 2． 若输入变量A、B全为1时，输出F为1，其余情况下，F为0，那么F与AB的关系是（ B ） A B C D 3． 二进制数1100转换成十六进制数是（ C ） A 12H B 0AH C 0BH D 0CH 4． 逻辑表达式（ C ） A B C D 5． 组合逻辑电路通常由（ A ）组合而成。 A 门电路 B 计数器 C 触发器 D 寄存 器 6． 时序逻辑电路中一定包含（ C ） A 门电路 B 计数器 C 触发器 D 寄 存器 7． 有2个与非门构成的基本RS触发器，如果要触发器输出保持不变，则（ ） A B C D 8． T触发器，如果T端为高电平，那么CP脉冲来的时候，输出Q应（ ） A 为0 B 为1 C 保持不变 D 翻

转 9． 时序逻辑电路输出状态的改变（ ） A 仅与该时刻输入信号的状态有关 B 仅与时序电路的原状 态有关 C 与时序电路的原状态无关 D 与A、B两项皆有关 10． 以下（ B ）不是解决组合逻辑电路中竞争冒险现象的方法。 A 增加冗余项 B 使用卡诺图化简 C 增加选通脉冲 D 改变设计方法 2、 使用卡诺图法化简以下逻辑函数（每题5分，共20分） 1． 2． 3． 4． 3、 问答题（每题10分，共40分） 1． 分析下图所示的组合逻辑电路。 1） 写出逻辑表达式。（4分） 2） 画出真值表。（3分） 3） 说明其逻辑功能。（3分） 2． 现有一个T触发器，请使用必要的门电路将其转换成一个JK触发器。 3． 现有5个D触发器连接如下，RST是清零信号，清零之后 5个触

数字电子技术基础期末试题及答案

数字电子技术基础期末 试题及答案 Company number：【WTUT-WT88Y-W8BBGB-BWYTT-19998】

一、填空题：（每空1分，共16分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（ 逻辑图 ）、（ 逻辑表达式 ）和（ 卡诺图 ）。 2．将2004个“1”异或起来得到的结果是（ 0 ）。 3．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（ CMOS ）电路。 4．施密特触发器有（ 两 ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。 5．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（ 10 ）条，数据线（ 4 ）条。 6．已知被转换的信号的上限截止频率为10kHz ，则A/D 转换器的采样频率应高于（ 20 ）kHz ；完成一次转换所用的时间应小于（ 50 ）。 7．GAL 器件的全称是（ 通用阵列逻辑 ），与PAL 相比，它的输出电路是通过编程设定其（ 输出逻辑宏单元 ）的工作模式来实现的，而且由于采用了（ E 2CMOS ）的工艺结构，可以重复编程，使用更为方便灵活。 二、根据要求作题：（共16分） 1． 试画出用反相器和集电极开路与非门实现逻辑函数 C B AB Y +=。 解：1． 2、图1、2中电路由TTL 门电路构成，图3由 CMOS 门电路构 成，试分别写出F1、F2、F3的表 达式。 F C F B A F = =+=321; ;解：．2. 三、已知电路及输入波形如图4（a ）（b ）所示，其中FF1是D 锁存器，FF2是维持-阻塞D 触发器，根据CP 和D 的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。 （8分） 解： R ＋

数字逻辑电路期末考试试卷及答案

期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。

《数字集成电路》期末试卷A(含答案)

浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A 姓名 学号 班级 任课教师 请在每小题的空格中填上正确答案。错填、不填均无分。 1．十进制数（68）10对应的二进制数等于 ； 2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。 3．1 A ⊕可以简化为 。 4．图1所示逻辑电路对应的逻辑函数L 等于 。 A B L ≥1 & C Y C 图1 图2 5．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。 6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。 7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。 8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。 9．JK 触发器的功能有置0、置1、保持和 。 10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这 样的RAM 。 二、选择题（本大题共10小题，每小题2分，共20分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 11．十进制数（172）10对应的8421BCD 编码是 。 【 】 A ．（1111010）8421BCD B ．（10111010）8421BCD C ．（000101110010）8421BCD D ．（101110010）8421BCD

数字电子技术基础期末考试卷A卷答案

三明学院2010～2011学年第二学期 《数字电子技术基础》期末考试卷(A) （考试时间：120分钟） 使用班级：09电子信息工程1、2班学生数：96 任课教师：任雯考试类型：闭卷一、选择题（2分×10＝20分） 1． D 2． B 3． C 4． B 5． C 6． A 7． D 8． B 9． D 10． C 二、填空题（1分×10＝10分） 1．n n n Q K Q J Q+ = +1。 2．编码 3．与 4．97 151 5．组合逻辑电路时序逻辑电路 6．转换精度转换速度 7．) (A B C D Y+ ? ? =或) (A B C D Y+ ? = 三、逻辑函数化简（共10分） 1、解：1 = + + + = + + + = + + + =C C B A C B C B A C B A C B A F 2、解： 00011110 AB CD 00 01 11 10 1 1 1 1 × × × × 00 00 00 00 F BD BD B D =+=⊕ 四、分析题（共32分） 1、解：

2、解： R C11D C 1Q Q 1 R 1K C11J A CP B 2Q Q 2CP B A C Q 1Q 2 3、解：M=1的状态下，构成六进制计数器；M=0的状态下，构成八进制计数器 4、解： 电路能自启动。状态转换图如图8 五、设计题（共28分） 1、解： 1）、逻辑抽象。将嘭嘴开关、锅炉水温、压力分别用A ，B ，C 表示：A=1表示嘭嘴开关打开，A=0表示嘭嘴开关关闭；B ，C 为1表示温度、压力过高，为0表示温度压力正常。报警信号作为输出用F 表示，F=0正常，F=1报警。 2）、根据题意列写真值表。 3）、求最简逻辑表达式。 4）、画逻辑图。 A B C D 0 0000 0100 1000 1101 0001 0111 1011111 ))()((''?'=+=AC AB AC AB F 000001010110 101011100111 1 0010101 Q 3Q 2Q 1Y 图8

数电期末模拟题及答案

《数字电子技术》模拟题一 一、单项选择题（2×10分） 1．下列等式成立的是（） A、 A⊕1=A B、 A⊙0=A C、A+AB=A D、A+AB=B 2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（） A、F=∑m(1,3,4,7,12) B、F=∑m(0,4,7,12) C、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15) D、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15) 3．属于时序逻辑电路的是（）。 A、寄存器 B、ROM C、加法器 D、编码器 4．同步时序电路和异步时序电路比较，其差异在于后者（） A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关，与输入无 关 5．将容量为256×4的RAM扩展成1K×8的RAM，需（）片256×4的RAM。 A、 16 B、2 C、4 D、8 6．在下图所示电路中，能完成 1= + n Q逻辑功能的电路有 （）。 A、 B、 C、 D、

1 A =1 A=1 A=0 A=0 7．函数F=A C+AB+B C ，无冒险的组合为（ ）。 A 、 B=C=1 B 、 A=0，B=0 C 、 A=1，C=0 D 、 B=C=O 8．存储器RAM 在运行时具有（ ）。 A 、读功能 B 、写功能 C 、读/写功能 D 、 无读/写功能 9．触发器的状态转换图如下，则它是：（ ） A 、T 触发器 B 、RS 触发器 C 、JK 触发器 D 、D 触发器 10．将三角波变换为矩形波，需 选用（ ） A 、多谐振荡器 B 、施密特触发器 C 、双稳态触发器 D 、单稳态触发器 二、判断题（1×10分） （ ）1、在二进制与十六进制的转换中，有下列关系： （001）B =（9DF1）H （ ）2、8421码和8421BCD 码都是四位二进制代码。 （ ）3、二进制数1001和二进制代码1001都表示十进制数9。 （ ）4、TTL 与非门输入采用多发射极三极管，其目的是提高电路的开关速度。

数字电路期末试卷(含答案哦)

《数字电路》试卷 一、填空题（每空1分，共20分） 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 A B Y 1 Y 2 Y 3

13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( ) A ． 八 B. 五 C. 四 D. 三 10．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( )。 A B Q n+1 说明 000 001 010 011 100 101 110 111