一、选择：（每题3分，共计30分）
1、表示任意两位无符号十进制数需要 ______________________ 二进制数。
A. 6
B . 7
C . 8
D . 9
2、标准或-与式是由 构成的逻辑表达式。
A. 与项相或
B. 最小项相或
C.
3、从JK 触发器是 ____________________ ■ A.
在CP
的上升沿触发
B. C.在CP = 1的稳态下触发
D.
4、R 、S 是RS 触发器的输入端，则约束条件
为
________________________________________
C. RS = 1
D. R + S = 1
数的值应该是 _______________________
C. J = 0, K = d
D. J = 1, K = d
6、同步计数器是指 _______________________ 的计数器。
A. 由同类型触发器
B. 各触发器的时钟端连接在一起，统一由时钟控制
C. 可以用前一级触发器的输出作为后一级触发器的时钟
D. 可以用后一级触发器的输出作为前一级触发器的时钟
n
7、下列触发器中，不能实现
Q n 1 = Q 的是 _________________________
A. JK 触发器
B. D 触发器
C. T 触发器
D. RS 触发器
& 4位二进制加法计数器正常工作时，从 0000开始计数，经过1000个输入计数脉冲之后，计数器的状态
应该是 ________________ 。
A. 1000
B.0100
C.0010
D.0001
A. RS = 0
B. R + S = 0 最大项相与 D.或项相与
在CP 的下降沿触发
与CP 无关 5、触发器的现态为 0,在CP 作用后仍然保持 0状态，那么激励函
A. J = 1, K = 1
B. J = 0, K = 0
9、可以用来实现并/串和串/并转换的器件是 ____________________________ 。
A.计数器
B.移位寄存器
C.存储器
D. 序列信号检测器
10、设计一个四位二进制码的奇偶位发生器（假定采用偶检验码） ，需要 ________________________ 个异或
门。
A . 2
B. 3
C. 4
D. 5
二、填空：（每题2分，共10分）
1、 （ 48） 10 = （ ________ ） 16 = （ ______________ ） 2。
2、 集成触发器三种结构： _________________ 、 ____________________ 的和 __________________ 。
3、 函数 二 匸 亠-的反函数 ■= ______________________________ 。
4、 时序逻辑电路的功能表示方法有： ___________________ 、 ________________ 、和 ______________________
5、 N 级环形计数器的计数长度是 _________________ , N 级扭环计数器的计数长度是 __________________ 。
三、函数化简与证明（共20分）
1、 用卡诺图化简逻辑函数
F （A , B, C , D ） = E m （2, 3, 9, 11, 12）+ 刀d （5 , 6, 7, 8, 10 , 13） 求出最简“与-或”表达式和最简“或-与”表达式。（7分） 2、 「“ 1 "门（用代数法）。（6分）
3、 证明：如果N-门，且-辽L 则A = B 。（ 7分）
2、设计一个巴克码信号发生器，
要求自动产生周期性的1110010的信号序列,
辑门来实现。（15分）
3、设计1110序列检测器的状态转换图，并求出最简状态转换表。 （15分）
、选择题（共20分）
1.
下列表达式中，正确的是 __________ 。
A. ABC = A B C
B. AB
AC B
四、分析与设计：（共40分）
1、设计一个“ 001/010 ”序列检测器。该电路有 或者“ 010”时，输出Z 为1,平时输出Z 为0。
典型的输入、输出序列如下： ?个输
入
x ： 1 0 0 1
0 Z ： 0 0 0
1
x 和一个输出Z ,当随机输入信号中出现“
001”
1 0
0 1 1 0 1 0 0 0
（10 分）
要求用D 触发器和逻
请给出该Mealy 电路的原始状态图和原始状态表。
C. AB AC =(A B)(B C)
D. A AC 二 A C
4. _______________________________ 时序逻辑电路中一定包含 电路。 图
2
5. ___________________________________________ 与最小项ABCD 逻辑相邻的最小项是 ___________________________________________________
A. ABCD
B. ABCD
C. ABC D
D. ABCD
6. 一个模10计数器至少需要 _________ 个触发器组成。 A. 2
B. 3
C.4
D. 9
7. 4K X 8位RAM 芯片，其地址线 ________ 条，数据线 ________ 条。 A. 12,4
B. 12, 8
C. 14,8
D. 10,16
8. 从编程功能讲， GAL 的与阵列 _________ ，或阵列 _______ 。 A.可编程，固定
B.固定，可编程
C.可编程，可编程
D.固定，固定
9. 在ispLSI 器件中，实现基本逻辑功能的单元是 ____________ 。 A.全局布线区 B.通用逻辑块
C.时钟设置网络
D.输入输出块
10. 若一块线路板上装有 n 块ISP 器件，则对它们安排 ___________ 套接口进行编程。 A. 2
B. n+1
C. n
D.1
二、填空题(共25分)
1. (17.6) 10=( _______________ ) 2 , (24.1 ) 8=( ______________ ) 2°
2. 用卡诺图判断下列两个函数的关系是 _______________ °
F i (A, B,C) = AC BC AB
F 2(A, B,C) = AC BC AB
2.函数F(A,B,C,D)的卡诺图如图1所示, 则其最简与—或表达式
F= ___________ 。
AB
00A. BCD BCD ACD B. BD BCD C. BC D BC D ACD D. BD BCD 3.图2所示的组合电路其函数表达式为 A. F(A,B,C)= 工 m (2,4,5) B. F(A,B,C)= 工 m (1,3 C. F(A,B,C)= 工 m (2,6,7)
D. F(A,B,C) = AB+BC
1
1
1
1
1
1
01 1
1 10
00 01 11 10
图1
A
A.加法器
B.比较器
C.数据选择器
D.触发器
具有图4 (b )所示功能的触发器是 _______________ 触发器。
A 1
Y
A 0 D 0 D 1 D 2 D 3
A B
1 C C 0
图 4 (b )
XY=① 0
7. 使用寄存器存储数据时，先建立 信号，后建立
信号。
8. 当使能端 G 为
如图5所示的三态门, B
9.时序电路的状态图如图 6所示，则该电路是模
.计数器，电路是否能
CP _1 ________ ____ _ J _
3. 门电路的输入、输出高电平赋值为
体制称为正逻辑体制。
4. 加法器按照进位链的组成不同分为
5. 4路数据选择器构成的逻辑电路如图
F
_______ ，低电平赋值为 _______ ，这种
___________ 口法器和 __________ 加法器。 3所示，F 的逻辑表达式是 ____________
6.在CP 脉冲作用下，具有图
4( a )所示功能的触发器是
___________ 触发器,
10. 时序电路使用正边沿D触发器，已知CP及输入D的波形如图7所示，
则在6个CP脉冲的作用下Q端的值分别是 ____________ 。
11. 时序逻辑电路的输出不仅与_____________ 状态有关，还与_____________ 的状
态有关。
12. DRAM存储元由于有漏电流现象存在，所以要定期进行__________________ 。
13. 格雷码的优点是____________________________ 。
14. 对函数F（A,B,CHAB AC AB而言，若输入只有原变量而无反变量，则
F（A,B,C） = ____________ 。
15. ISP逻辑器件有ispLSI、__________ 、和ispGDS三大类。
16. 如图8所示的逻辑部件，其中各方框中均使用模X的计数器做X次分频
器，则①处的频率是___________ ，②处的频率是___________ 。
17. 某时序逻辑电路有S0~S3四个状态，则采用计数器法对其进行状态编码的结果
、应用题（共30 分）
1 ?评奖委员会由A、B、C三人组成，其表决权如下：若A赞成，则其余两人只要有一人赞成可获奖；若A不
赞成，则其余两人都赞成才可获奖。
⑴ 列出获奖决议通过”的真值表；⑵ 写出最小项逻辑表达式；
⑶画出用二输入逻辑门实现的逻辑电路图；
⑷ 画出用74LS138实现的逻辑电路图。
2?采用正边沿D触发器设计一个同步四进制加法计数器。
⑴ 列出状态转移表；（2）写出激励方程表达式；（3）画出逻辑电路图。
四、分析题（共25分）
1.图9是由两片74LS163 （同步模16加法计数器，同步复位，同步预置）级联组成的计数器，分析：
⑴ 两个芯片的计数模值各为多少？各采用了哪种变模方式？
⑵ 整个计数器的模是多少？该电路采用了哪种级联方式？
2. 下列程序是3:8译码器的ABEL-HDL 源文件，请指出其中的错误并改正。
MODULE ENCODER TITLE ,3:8 ENCODER? DECLARA TIONS “INPUT
EN,I2,I1,IO PIN ISTYPE ,COM?; “ OUTPUT Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0 PIN ISTYPE ,REG?; EQUATIONS([EN,I2,I1,IO]->Y) [0,X,X,X]->[1,1,1,1,1,1,1,1] [1,0,0,0]->[1,1,1,1,1,1,1,0]; [1,0,0,1]->[1,1,1,1,1,1,0,1]; [1,0,1,0]->[1,1,1,1,1,0,1,1]; [1,0,1,1]->[1,1,1,1,0,1,1,1]; [1,1,0,0]->[1,1,1,0,1,1,1,1]; [1,1,0,1]->[1,1,0,1,1,1,1,1]; [1,1,1,0]->[1,0,1,1,1,1,1,1]; [1,1,1,1]->[0,1,1,1,1,1,1,1];
CP E P CO E T Q A >CK
Q B A Q C B Q D
C
D
LD
CLR
E P E T > CK
CLR LD
CO Q A Q B Q C Q D
- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1=；Y 2 ＝ ；Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿ c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1
《数字电子技术》模拟题一 一、单项选择题（2×10分） 1．下列等式成立的是（ ） A 、 A ⊕1=A B 、 A ⊙0=A C 、A+AB=A D 、A+AB=B 2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（ ） A 、F=∑m(1,3,4,7,12) B 、F=∑m(0,4,7,12) C 、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15) D 、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15) 3．属于时序逻辑电路的是（ ）。 A 、寄存器 B 、ROM C 、加法器 D 、编码器 4．同步时序电路和异步时序电路比较，其差异在于后者（ ） A 、没有触发器 B 、没有统一的时钟脉冲控制 C 、没有稳定状态 D 、输出只与内部状态有关，与输入无关 5．将容量为256×4的RAM 扩展成1K ×8的RAM ，需（ ）片256×4的RAM 。 A 、 16 B 、2 C 、4 D 、8 6．在下图所示电路中，能完成01=+n Q 逻辑功能的电路有（ ） 。 A 、 B 、 C 、 D 、 7．函数F=A C+AB+B C ，无冒险的组合为（ ）。 A 、 B=C=1 B 、 A=0，B=0 C 、 A=1，C=0 D 、 B=C=O 8．存储器RAM 在运行时具有（ ）。 A 、读功能 B 、写功能 C 、读/写功能 D 、 无读/写功能 9．触发器的状态转换图如下，则它是： （ ） A 、T 触发器 B 、RS 触发器 C 、JK 触发器 D 、D 触发器 10．将三角波变换为矩形波，需选用 （ ） A 、多谐振荡器 B 、施密特触发器 C 、双稳态触发器 D 、单稳态触发器 二、判断题（1×10分） （ ）1、在二进制与十六进制的转换中，有下列关系： （1001110111110001）B =（9DF1）H （ ）2、8421码和8421BCD 码都是四位二进制代码。 （ ）3、二进制数1001和二进制代码1001都表示十进制数9。 （ ）4、TTL 与非门输入采用多发射极三极管，其目的是提高电路的开关速度。 （ ）5、OC 与非门的输出端可以并联运行，实现“线与”关系，即L=L 1+L 2 （ ）6、CMOS 门电路中输入端悬空作逻辑0使用。 （ ）7、数字电路中最基本的运算电路是加法器。 （ ）8、要改变触发器的状态，必须有CP 脉冲的配合。
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为 （）、（）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。 7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门” 来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。
三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。 四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分）
天津理工大学考试试卷 2013～2014学年度第一学期 《高频电子线路》 期末考试 答案 课程代码： 0562010 试卷编号： 5-A 命题日期： 2013 年 11 月 5 日 答题时限： 120 分钟 考试形式：闭卷笔试 得分统计表： 大题号 总分 一 二 三 四 五 一、单项选择题（从4个备选答案中选择最适合的一项，每小题1分，共10分） 得分 1. 下图所示抽头式并联谐振回路中，接入系数为p ，则把电容C1折合到LC 回路两端后的值为 A 。 A 12C p B 11 2C p C 1pC D 11C p 2. 某丙类高频功率放大器原工作于在欠压状态，现欲调整使它工作在临界状态，可采用办法 B 。 A CC V 增加、 bm V 减小、 p R 减小
B C C V 减小、bm V 增加、p R 增加 C CC V 减小、 bm V 减小、p R 减小 D CC V 增加、 bm V 增加、 p R 增加 3. 给一个振荡器附加AFC 系统，是为了 D 。 A 尽量保持输出电平恒定； B 使振荡器的输出与参考信号完全同步（同频同相）； C 使振荡器输出的频率与参考信号频率相等，但初相位相对于参考信号初相位有一定的剩余误差； D 使振荡频率比不加时稳定。 4. 为了保证调幅波的包络能够较好地反映调制信号， C 。 A 集电极被调功率放大器和基极被调功率放大器都应工作在欠压状态 B 它们都应工作在过压状态 C 集电极被调功率放大器应工作在过压状态，另一个则应工作在欠压状态 D 基极被调功率放大器应工作在过压状态，另一个则应工作在欠压状态 5. 下面属于非线性元件特性的是 C 。 A 只有直流电阻，且阻值随静态工作点的改变而改变 B 只有动态电阻，且阻值随静态工作点的改变而改变 C 具有频率变换的作用 D 满足叠加原理 6. 某一调谐放大器，假设输入信号的频率为2MHz 、5MHz 、10MHz ，12MHz ，当谐振回路的谐振频率为10MHz 时，频率为 C 的信号在输出信号中最强。 A 2MHz B 5MHz C 10MHz D 12MHz 7. 若调制信号的频率范围为n F F -1时，用来进行标准调幅，则形成已调波的带宽为 A 。 A n F 2 B ()12F F n - C 12F D ()n f F m 12+ 8. 多级单调谐回路谐振放大器与单级单调谐回路放大器比较，叙述正确的是 C 。
课程编号：ELC06011 北京理工大学2010-2011学年第二学期 2009级数字电子技术基础B 期末试题A 卷 注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。 班级 学号 姓名 成绩 一、（20分）填空 1．在如下门电路中，哪些输出端能够直接互连 bcde 。若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平， 一个门工作在低电平，会使两个门内部形成过电流而损坏器件67 a ） 普通TTL 门电路；b ）普通CMOS 门电路；c ）OC 门；d ）三态输出门； e ）OD 门。 2．一个4位D/A 转换器的分辨率为 1/15 1/（2^n-1） ，若参考电压V REF = 6V ，当输入码为0110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V 。 3．存储容量为2K ×8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K ×4位的RAM 来实现上述存储容量，需要 4 片。 4．A/D 转换器一般需要经过采样、保持、 量化 、 编码 4个过程。 5．单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。 6．施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。 7．ROM 设计的组合逻辑电路如图T1所示，写出逻辑函数0Y 和1Y 的表达式。 0Y = ∑(m1,m2,m6) ，1Y = ∑(m0,m1,m5) 。
A B 0Y 1 Y C 图T1 二、（10分） 将下列各式化简为最简与或式，方法不限。 1．CD D AC ABC C A F 1+++ = 2．CD B BCD A C B A D C AB F 2+++=，约束条件： 答案略 三、（10分） 已知图T3中（a ） （b ）（c ）为TTL 门电路，（d ）（e ）为CMOS 门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。 V 1 Y A B C D 2 V 3 Y V 0 （a ） 高电平 VL 代表低电平（b ）cmos ，ABCD （c ）高阻 4 Y A B 1 5 Y IH V （d ） CMOS 高阻 （e ）高电平 图T3 四、（10分）
电子技术基础数字部分期末试卷 姓名 学号 成绩 一、填空题（每空1分，共15分） 1、组合电路没有 记忆 功能，因此，它是由 门电路 组成。 2、将BCD 码翻译成十个对应输出信号的电路称为二十进制译码器，它有 4 个 输入端， 10 输出端。 3、 下图所示电路中，()C B A Y 1⊕=；B A Y 2+=；=+=? +?=B A B A AB A AB B Y 3。 4、二进制数A=1011010；B=10111，则A-B=n Q R S +（1000011）20RS =。 5、判断图1.5电路, b 是组合电路的框图, a 是时序电路的框图。从中可以看 出，时序电路与组合电路相比，在电路结构上的特点是 时序电路有记忆元件，由存储电路构成，组合电路无记忆元件，由门电路构成。 6、一个逻辑函数除了用函数式、真值表和逻辑图之外，还有二种表示方法，它们是 卡诺 图， 波形图。 二、选择题（每题3分，共15分） A 1 B Y 2 A B C Y 1 A B Y 3
1、以下式子中不正确的是（ C ） a ．1?A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝1 2、下列说法不正确的是（ C ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 3、电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ B ） a ．“110” b ．“100” c ．“010” d ．“000” 4、以下错误的是（ B ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 5、下列描述不正确的是（ B ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 三、证明或化简下列函数（每小题5分，共15分） 1、证明 C AC C AB C B A =++ 证明：
数字电路考试试卷 一、填空 1．在三变量逻辑函数中，有m 5m 6= ，ΠM （0,1,2,3,4,5,6,7）= 。 2．十进制数78的二进制数是 ，八进制数是 ；十六进制数是 。 3．有一个六位D/A 转换器，设满刻度输出为6.3伏，当输入数字量为101001时，输出模拟电压为 。 ４．ＲＯＭ地址为Ａ０～Ａ７７，输出为Ｙ０～Ｙ３，则ＲＯＭ容量为 。 二．用卡诺图法化简下列函数为最简与或式。 1．F(A,B,C,D)=∑m(3,5,8,9,10,12)+∑d(0,1,2,13) 2．F(A,B,C,D)=（A+B+C+D ）（A+B+C+D ）（A+B+C+D ）（B+C ） 三．某组合电路有3个输入逻辑变量A 、B 、C 和一个控制变量M 。当M=1 时，A 、B 、C 中有偶数个1，电路输出为1；当M=0时，A 、B 、C 中 有奇数个1，电路输出为1。 1．请列出真值表，写出输出函数的最简与或逻辑表达式； 2．用3-8译码器74LS138实现该电路。 四． 已知JK 触发器构成的电路如图所示，设Q 0,Q 1,Q 2初态为0，试画出在CP 作用下，Q 0、Q 1、Q 2的时序图。 五．作出下列两种情况下序列信号检测器的最简状态转换图，凡收到输入序列101时输出就为1。
1．规定检测的101序列不重叠； 2．允许检测的101序列重叠。 六．下图是由8选1数据选择器和同步4位二进制计数器74161构成的循环序列为1101001(左位在前)的序列信号发生器的部分连线图。 （1） 试完成该电路的连线； （2） 画出计数器的状态转换图 七．555定时器、计数器和集成施密特电路构成下图所示电路。 （1）说明电路各部分的功能。 （2）若集成施密特电路的V DD =10V ，R 1 = 100K Ω，C 1 = 0.01μF ，VT+=6.3V ，VT- =2.7V 求v 1端波形的周期T 。 （3）74161芯片进位端C 与其CP 端脉冲的分频比是多少？ （4）若R = 30K Ω，C = 0.01μF ，求v O 端输出脉宽T W 是多少？ （5）画出v 1 ，74161进位端C 和v O 的波形。 C 1μF v o
数字电子技术基础期末 试题及答案 Company number：【WTUT-WT88Y-W8BBGB-BWYTT-19998】
一、填空题：（每空1分，共16分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（ 逻辑图 ）、（ 逻辑表达式 ）和（ 卡诺图 ）。 2．将2004个“1”异或起来得到的结果是（ 0 ）。 3．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（ CMOS ）电路。 4．施密特触发器有（ 两 ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。 5．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（ 10 ）条，数据线（ 4 ）条。 6．已知被转换的信号的上限截止频率为10kHz ，则A/D 转换器的采样频率应高于（ 20 ）kHz ；完成一次转换所用的时间应小于（ 50 ）。 7．GAL 器件的全称是（ 通用阵列逻辑 ），与PAL 相比，它的输出电路是通过编程设定其（ 输出逻辑宏单元 ）的工作模式来实现的，而且由于采用了（ E 2CMOS ）的工艺结构，可以重复编程，使用更为方便灵活。 二、根据要求作题：（共16分） 1． 试画出用反相器和集电极开路与非门实现逻辑函数 C B AB Y +=。 解：1． 2、图1、2中电路由TTL 门电路构成，图3由 CMOS 门电路构 成，试分别写出F1、F2、F3的表 达式。 F C F B A F = =+=321; ;解：．2. 三、已知电路及输入波形如图4（a ）（b ）所示，其中FF1是D 锁存器，FF2是维持-阻塞D 触发器，根据CP 和D 的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。 （8分） 解： R ＋
数字电子电路 模拟试题-3 一、填空题（共30分） 1. 逻辑变量的异或表达式为： _____________________=⊕B A B A B A + 2. 二进制数A=1011010；B=10111，则A -B=＿＿(1000011)2＿＿＿＿＿。 3. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 4. 同步RS 触发器的特性方程为：Q n+1 =＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 5. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入 端，＿＿＿＿输出端。 6. 下图所示电路中，Y 1 Y 3 ＝＿＿＿＿＿＿。 二、选择题(共 20分) 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F * 为＿＿＿＿＿＿＿＿。 A ．( )()D C B A ++ B. ()()D C B A ++ C. ()()D C B A ++ A 1 A B 3
3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式 中 。 A ．与项的个数少 B . 每个与项中含有的变量个数少 C . 化简结果具有唯一性 5. 已知某电路的真值表如下，该电路的逻辑表达式为 。 A ．C Y = B . AB C Y = C ．C AB Y += D ．C C B Y += 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． 证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A +++?
北京邮电大学2015－2016学年第二学期 《数字电路与逻辑设计》考试试题（A 卷） 考试注意事项 一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。 四、学生必须将答题内容做在试卷上，草稿纸上一律无效。地方不够时做在背面，并在前面标明。 考试课程 数字电路与逻辑 设计 考试时间 2016/ 5/ 28 8:00---10:00 题号 一 二 三 四 五 六 七 八 九 总分 满分 30 8 10 10 10 6 6 10 10 100 得分 阅卷教师 一、选择、填空、判断题（30分，每空1分） 1. 和CMOS 相比，ECL 最突出的优势在于D 。 A. 可靠性高 B. 抗干扰能力强 B. 功耗低 D. 速度快 2. 三极管的饱和深度主要影响其开关参数中的C 。 A. 延迟时间 B. 上升时间 C. 存储时间 D. 下降时间 3. 用或非门组成的基本RS 触发器的所谓“状态不确定”是发生在R 、S 上加入信号D 。 A. R=0, S=0 B. R=0, S=1 C. R=1, S=0 D. R=1, S=1 4. 具有检测传输错误功能的编码是：C 。 ------------------------------------------装--------------------------- --------------订---------------- ----------------------线------------------------------------------- 班级： 学号： 班内序号： 姓名：
《数字电路》试卷 一、填空题（每空1分，共20分） 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 A B Y 1 Y 2 Y 3
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( ) A ． 八 B. 五 C. 四 D. 三 10．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( )。 A B Q n+1 说明 000 001 010 011 100 101 110 111
1. Compute (2A58) 16+(71D0) 16 2. Convert (AF 3.15) 16 to base 10. 3. Convert (234)10 to base 2 and base 16 4. Write 4-bit Gray Code 5. Prove one of the DeMorgan ’s Theorems: 6. Simplify the following expression: （1）y x x w wx yz x xyz x z y x w f +++++=)...( （2） 7. Find the minimum equivalent circuit for the one shown in Figure P2.24 (P169 2.24) D) C,B,A B C 8. Translate the following paragraph into Chinese; (P225) Although the Karnaugh map is one of the most efficient tools available for manually minimizing switching functions when the number of variable, n, is small, it becomes almost intractable for n greater than 4 or 5. Being a graphical technique, manipulation of K-maps is not easily implemented by computer programs. 9 The circuit in Fig.P3.1 accepts BCD inputs for the decimal digits 0 to 9. The output is to be 1 only if the input is odd. Design the minimum logic circuit to accomplish this (P236 3.4) c . 10 .Determine the function realized by the circuit of Fig.P4.24 in minterm list form. Consider B to be the MSB for the multiplexer. (P323 4.24) ),,,(D C B A f A B C D BCDinputs
. 《数字电路》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分 一、填空题（每空1分，共20分） 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（147 ），作为8421BCD 码时， 它相当于十进制数（ 93 ）。 2.三态门电路的输出有高电平、低电平和（高电阻 ）3种状态。 3．TTL 与非门多余的输入端应接（ 高电平或悬空 ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ 高）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7 )位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ 5 ）V ，其输出高电平为（ 3.6 ）V ，输出低电平为（0.35 ）V ， CMOS 电路的电源电压为（ 3-18 ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ 10111111） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（ 16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100 ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。 12. 13．驱动共阳极七段数码管的译码器的输出电平为（ 低 ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( A ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ A ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( A )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( A )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为(D )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( B ) A ． 八 B. 五 C. 四 D. 三 A B Y 1 Y 2 Y 3 000 001 010 011 100 101 110 111
大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为 （）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。4．8位转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。 7．与相比，器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分） 1．将逻辑函数写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C
六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位和同步十六进制加法计数器74161组成的脉冲分频电路。中的数据见表1所示。试画出在信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和信号频率之比。（16分） 表1：
一、客观题：请选择正确答案，将其代号填入（）内；（本大题共10小题，每空2分，共20分） ⒈当某种门的输入全部为高电平，而使输出也为高电平者，则这种门将是： A．与非门及或非门；B．与门及或门； C．或门及异或门；D．与门及或非门．（ B ） ⒉在如下所列4种门电路中，与图示非门相等效的电路是：（ B ） ⒊已知，则函数F和H的关系，应是：（ B ） A．恒等；B．反演；C．对偶；D．不确定． ⒋若两个逻辑函数恒等，则它们必然具有唯一的：（A） A．真值表；B．逻辑表达式；C．电路图；D．逻辑图形符号． ⒌一逻辑函数的最小项之和的标准形式，它的特点是：（C） A．项数最少；B．每个乘积项的变量数最少； C．每个乘积项中，每种变量或其反变量只出现一次； D．每个乘积项相应的数值最小，故名最小项． ⒍双向数据总线可以采用（ B ）构成。 A．译码器；B．三态门；C．与非门；D．多路选择器． ⒎在下列逻辑部件中，不属于组合逻辑部件的是（ D ）。 A．译码器；B．编码器；C．全加器；D．寄存器． ⒏八路数据选择器，其地址输入端（选择控制端）有（ C ）个。 A．8个B．2个C．3个D．4个
⒐为将D触发器转换为T触发器，如图所示电路的虚线框内应是（ D ）。 A．或非门B．与非门C．异或门D．同或门 ⒑为产生周期性矩形波，应当选用（ C ）。 A．施密特触发器B．单稳态触发器C．多谐振荡器D．译码器 二、化简下列逻辑函数（每小题5分，共10分） ⒈用公式法化简逻辑函数： ⒉用卡诺图法化简逻辑函数：Y(A,B,C,D)=∑m(2 ,3,7,8,11,14) 给定约束条件为m0+m5+ m10+m15 =0 三、非客观题(本题两小题，共20分) ⒈如图所示为三输入变量的或门和与门的逻辑图。根据两种不同的输入波形(见图b)，画出Y1、Y2的波形。（本题共8分,每个Y1、Y2各2分） 解
北航数字电路期末试题及答案
数字电子技术基础(A 卷) 一． 解答下列问题（共40分，每小题5分） 1. 十进制数 X = 117，其ASCII 码表示为： 。 在 8位机器中，[X]补 = ，[-X]补 = 。 2. 已知逻辑函数：()F A C BC A B CD =+++，直接用反演规则写出其反函数和对偶函数。 3. 用卡诺图化简逻辑函数∑∑+=)15,1013,8,2,1()14,12,7,6,0(44d m F 4. 用OC 门驱动发光二极管电路如图，若V F =2V ，I F =20mA ，试完善电路并计算电阻R=? 5. 画出图示电路的输出波形 A B C Y Y A B C & E n
6. 主-从JK 触发器，已知CP 、J 、K 信号波形如图示，画出输出波形（初始状态为0）。 7. 分析函数 F AB ABC =+ 所组成的电路存在何种险象。 8. 图示电路中触发器： 建立时间 t su = 20ns ， 保持时间 t h = 5ns ， 传输迟延时间t pdcp-Q,/Q = 30ns ， 门G 迟延t pd G = 10ns ， 时钟脉冲F max = ? 二． 逻辑函数 (,,)F A B C ABC BC AC =++（本题共14分，每小题7分） 1. 用3-8译码器及适当门电路实现。
2.用“四选一”数据选择器及适当门电路实现。 三．分析下列电路所实现的逻辑功能（本题共16分，每小题8分） 1.由2-5-10进制异步计数器构成的电路。 2.由74LS163构成计数器电路。
四． 某同步时序系统的原始状态表如图示（本题15分） 1. 用隐含表法化简； 2. 自然序编码； 3. 用JK 触发器及适当门设计电路； 4. 检查是否可以自启动。 数字电子技术基础（A 卷） 一、填空题（本大题共22分） 1、（本小题3分）十进制数 126，对应8421BCD 码 ，二进制数 ，十六进制 数 。 2、（本小题2分）二进制负整数 –1011011，补码表示为 ；反码表示为 。 3、（本小题4分）逻辑函数BD AD B A D A F +++=))((的反演式为 ；对偶式为 。 4、（本小题2分）三输入端TTL 与非门如图所示，图中A 点的电位为 F 点的电位为 。 5、（本小题3F= 。 6、（本小题3分）由集成异步计数器74LS290构成图示电路，该电路实现的是 进制计数器。 F
桂林电子科技大学 国际学院试卷 2008－2009 学年第 1 学期 课程名称数字逻辑电路＋VHDL （A、B卷; 闭卷）适用班级07电气考试时间120 分钟班级学号姓名 一、选择题（每小题2分，共20分。） 1．标准与或式是由( )构成的逻辑表达式。 A.与项相或 B.最小项相或 C.最大项相与 D.或项相与 2．下列各门电路中，( )的输出端可直接相连，实现线与。 A.一般TTL与非门 B.集电极开路TTL与非门 C.一般CMOS与非门 D.一般TTL或非门 3．下列逻辑代数式中值为零的是( ) A.A⊕A B.A⊕1 C.A⊕0 D.A⊕A 4．在下列电路中，不是组合逻辑电路的是（）。
A. 编码器 B. 锁存器 C. 全加器 D. 比较器 5．八路数据选择器，其数据输入端有（）个。 A. 1 B. 2 C. 3 D.8 6．多谐振荡器输出状态有( ) A.一个稳态，一个暂态 B.二个稳态 C.没有稳态 D.由外部触发信号确定 7．用n个触发器构成计数器，可得到的最大计数模是（）。 A. 2n B. 2n C. n D. 2n-1 8．和八进制数（166）8等值的十六进制数和十进制数分别为( ) A.76H，118D B.76H，142D C.E6H，230D D.74H，116D 9.用来鉴别脉冲信号幅度时，应采用( )。 A、稳态触发器 B、双稳态触发器 C、多谐振荡器 D、施密特触发器 10.n位输出的D/A转换器精度是（）。 A.1/n B.1/2 C.1/2n D.1/2n 二、填空题（每小题2分，共20分） 1. 由n个变量构成的任何一个最大项有______种变量取值使其值为1。 2. 正逻辑的或门可以是负逻辑的______门电路。 3. 时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，而且______。 4. 多谐振荡器有______个稳定状态。 5. 74LS138译码器的输出是______电平有效。 6. 由同类触发器构成的计数器电路，同步计数器比异步计数器电路结构______。 7. 逻辑变量X与“0”异或相当于 8．鉴别脉冲幅度通常使用的触发器是__________。 9. 由TTL门电路构成的主从JK触发器的触发方式是_____触发。 10.n位D/A转换器最多有_________个不同的模拟量输出。 三、简答题（每小题5分，共10分） １、用代数法将下列函数化简为最简“与-或”式。
请浏览后下载，资料供参考，期待您的好评与关注！ 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1= 2Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1