数字跑表设计报告
学院：物理电子学院
学号：2014040206029
姓名：刘明哲
班级：电子六班
一系统总体设计
设计要求
设计一个数字秒表，有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，系统主要由显示译码器、分频器、十进制计数器和六进制计数器组成。整个秒表还需有一个启动/停止信号和一个复位信号，以便秒表能随意停止及启动。
要求：
（1）秒表计时范围为：1小时；
（2）秒表精度为0.01秒；
（3）具有开始计时、停止计时控制功能，且开始计时、停止计时为一个复用按键；（4）在正常计时显示过程中，能够在存储按键作用下存储某一计时时间；存储的时间组数为确定值或1至任意值；
（5）在读取按键作用下存储的时间能够回放显示;回放显示时，秒表计时可停止或在后台正常进行；回放显示可手动或自动依次显示；
（6）具有复位功能；
（7）用六位数码管显示时间读数。
系统工作原理
数字跑表通过系统将48MHz时钟进行分频得到100Hz的秒表时钟，之后通过对时钟信号进行计数得到具体的跑表显示数值，跑表数值作为显示单元电路的输入，显示单元控制数码管动态扫描显示计数
因此，系统主要划分为：分频器，计数器，显示控制，开始\停在使能控制，清零控制，存储读取功能，按键消抖。
原理图如下：
二单元电路设计
1.分频器
设计思路：输入信号48MHz，将其48000分频可得1KHz信号，再将1KHz信号10分频可得100Hz信号。1KHz用于显示LED扫描，100Hz用于计数器时钟。
源程序如下：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity pp is
PORT(CLKIN:IN STD_LOGIC;
CLKOUT1K:OUT STD_LOGIC;
CLKOUT100:OUT STD_LOGIC);
end ENTITY pp;
architecture Behavioral of pp is
SIGNAL CNTER0:INTEGER RANGE 0 TO 23999 :=0; SIGNAL CNTER1:INTEGER RANGE 0 TO 4 :=0;
SIGNAL CLKOUT1K_TMP,CLKOUT100_TMP: STD_LOGIC:='0'; begin
PROCESS(CLKIN) IS
BEGIN
IF CLKIN'EVENT AND CLKIN ='1' THEN
IF CNTER0=23999 THEN
CNTER0 <=0;
CLKOUT1K_TMP <= NOT CLKOUT1K_TMP;
ELSE
CNTER0 <= CNTER0 + 1 ;
END IF;
END IF;
END PROCESS;
CLKOUT1K <= CLKOUT1K_TMP;
PROCESS(CLKOUT1K_TMP) IS
BEGIN
IF CLKOUT1K_TMP'EVENT AND CLKOUT1K_TMP='1' THEN IF CNTER1 =4 THEN
CNTER1 <=0;
CLKOUT100_TMP <= NOT CLKOUT100_TMP;
ELSE CNTER1 <= CNTER1 + 1;
END IF;
END IF;
END PROCESS;
CLKOUT100<=CLKOUT100_TMP;
end Behavioral;
2.计数器以及清零装置
实验需要用到2个六进制计数器和4个十进制计数器，并且将六个计数器级联十进制计数器的源程序：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
entity COUNTER is
PORT(RST,CLK:IN STD_LOGIC;
CARRY_IN:IN STD_LOGIC;
CARRY_OUT:OUT STD_LOGIC;
COUNT_OUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
end COUNTER;
architecture Behavioral of COUNTER is
SIGNAL COUNT:STD_LOGIC_VECTOR(3 DOWNTO 0):="0000";
begin
PROCESS(RST,CLK)
BEGIN
IF RST='1' THEN
COUNT<="0000";
ELSIF CLK'EVENT AND CLK='1' THEN
IF CARRY_IN='1' THEN
IF COUNT< "1001" THEN
COUNT <= COUNT + 1;
ELSE
COUNT<="0000";
END IF;
ELSE NULL;
END IF;
END IF;
END PROCESS;
COUNT_OUT<=COUNT;
CARRY_OUT<='1' WHEN CARRY_IN='1' AND COUNT="1001"ELSE'0'; end Behavioral;
仿真结果：
六进制计数器的源程序为：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
entity COUNTER2 is
PORT(RST,CLK:IN STD_LOGIC;
CARRY_IN:IN STD_LOGIC;
CARRY_OUT:OUT STD_LOGIC;
COUNT_OUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); end COUNTER2;
architecture Behavioral of COUNTER2 is
SIGNAL COUNT:STD_LOGIC_VECTOR(3 DOWNTO 0):="0000"; begin
PROCESS(RST,CLK)
BEGIN
IF RST='1' THEN
COUNT<="0000";
ELSIF CLK'EVENT AND CLK='1' THEN
IF CARRY_IN='1' THEN
IF COUNT< "0101" THEN
COUNT <= COUNT + 1;
ELSE
COUNT<="0000";
END IF;
ELSE NULL;
END IF;
END IF;
END PROCESS;
COUNT_OUT<=COUNT;
CARRY_OUT<='1' WHEN CARRY_IN='1' AND COUNT="0101"ELSE'0';
end Behavioral;
仿真结果：
级联的源程序如下：
entity COUNTER6 is
PORT(CSIGNAL:IN STD_LOGIC;
CLEAR: IN STD_LOGIC;
COUNT_EN:IN STD_LOGIC;
RESULT1 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
RESULT2 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
RESULT3 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
RESULT4 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
RESULT5 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
RESULT6 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
end COUNTER6;
architecture Behavioral of COUNTER6 is
COMPONENT COUNTER IS
PORT(RST,CLK: IN STD_LOGIC;
CARRY_IN: IN STD_LOGIC;
CARRY_OUT: OUT STD_LOGIC;
COUNT_OUT: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END COMPONENT COUNTER;
COMPONENT COUNTER2 IS
PORT(RST,CLK: IN STD_LOGIC;
CARRY_IN: IN STD_LOGIC;
CARRY_OUT: OUT STD_LOGIC;
COUNT_OUT: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END COMPONENT COUNTER2;
SIGNAL CARRY1,CARRY2,CARRY3,CARRY4,CARRY5,CARRY6:STD_LOGIC;
begin
U1:COUNTER PORT MAP(RST => CLEAR,
CLK => CSIGNAL,
CARRY_IN => COUNT_EN,
CARRY_OUT => CARRY1,
COUNT_OUT => RESULT1);
U2:COUNTER PORT MAP(RST => CLEAR,
CLK => CSIGNAL,
CARRY_IN => CARRY1,
CARRY_OUT => CARRY2,
COUNT_OUT => RESULT2);
U3:COUNTER PORT MAP(RST => CLEAR,
CLK => CSIGNAL,
CARRY_IN => CARRY2,
CARRY_OUT => CARRY3,
COUNT_OUT => RESULT3);
U4:COUNTER2 PORT MAP(RST => CLEAR,
CLK => CSIGNAL,
CARRY_IN => CARRY3,
CARRY_OUT => CARRY4,
COUNT_OUT => RESULT4);
U5:COUNTER PORT MAP(RST => CLEAR,
CLK => CSIGNAL,
CARRY_IN => CARRY4,
CARRY_OUT => CARRY5,
COUNT_OUT => RESULT5);
U6:COUNTER2 PORT MAP(RST => CLEAR,
CLK => CSIGNAL,
CARRY_IN => CARRY5,
CARRY_OUT => CARRY6,
COUNT_OUT => RESULT6);
end Behavioral;
3.使能控制
按一下使能控制键，跑表开始计时，再次按下，跑表暂停计时，且计数器使能端高电平有效。因此程序设计思路为：最初提供一个低电平信号‘0’，按一下使能控制键时，信号翻转位‘1’，开始计时；当再次按下使能控制键时，信号再次翻转，变为‘0’，计时暂停。
源程序为：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity EN is
Port ( S : in STD_LOGIC;
E : out STD_LOGIC);
end EN;
architecture Behavioral of EN is
SIGNAL E1: STD_LOGIC;
begin
PROCESS(S)
BEGIN
IF S'EVENT AND S='1' THEN
E1<= NOT E1;
END IF;
END PROCESS;
E<=E1;
end Behavioral;
4.显示控制
显示控制模块应包含一个六进制计数器、3—8译码器、六选一数据选择器和七段译码器。六进制计数器的时钟信号频率为1KHZ,计数输出经过3-8译码后作为位选控制信号sel(7:0)。数据选择器的地址控制信号为计数输出，数据选择器的数据端为要显示的六位数据mh(3:0),ml(3:0),sh(3:0),sl(3:0),ds(3:0),cs(3:0)。根据地址控制信号选择其中一路输出至译码器，译码器的输出作为段选控制信号led(6:0)。根据硬件电路，需设置一个译码使能信号G，G为低电平有效。
源程序为：
entity multi is
port(clk:in std_logic;
f1,f2,f3,f4,f5,f6:in std_logic_vector(3 downto 0);
dig:out std_logic_vector(7 downto 0);
seg:out std_logic_vector(6 downto 0));
end multi;
architecture Behavioral of multi is
signal s:std_logic_vector(2 downto 0):="000";
signal bcd:std_logic_vector(3 downto 0):="1000"; begin
process(clk) --计数器
begin
if clk'event and clk='1' then
s<=s+1;
end if;
end process;
process(s,f1,f2,f3,f4,f5,f6)
begin
case s is
when "000"=> bcd<=f1;
when "001"=> bcd<=f2;
when "010"=> bcd<="1111";
when "011"=> bcd<=f3;
when "100"=> bcd<=f4;
when "101"=> bcd<="1111";
when "110"=> bcd<=f5;
when "111"=> bcd<=f6;
when others=> bcd<="1111"; end case;
end process;
process(s)
begin
case s is
when "000"=> dig<="11111110";
when "001"=> dig<="11111101";
when "010"=> dig<="11111011";
when "011"=> dig<="11110111";
when "100"=> dig<="11101111";
when "101"=> dig<="11011111";
when "110"=> dig<="10111111";
when others=> dig<="01111111";
end case;
end process;
process(bcd)
begin
case bcd is
when "0000"=> seg<="0000001";
when "0001"=> seg<="1001111";
when "0010"=> seg<="0010010";
when "0011"=> seg<="0000110";
when "0100"=> seg<="1001100";
when "0101"=> seg<="0100100";
when "0110"=> seg<="0100000";
when "0111"=> seg<="0001111";
when "1000"=> seg<="0000000";
when "1001"=> seg<="0000100";
when others=> seg<="1111110";
end case;
end process;
end Behavioral;
5.存储读取
设计思路：在计数器输出和显示器输入之间添加一个缓存装置，按下锁存键时，计数器的输出赋给一个临时变量，这时锁存控制装置的输出等于计数器的输出。而当按下读取键时，之前赋值的缓存就输入给显示装置，显示器显示的是之前锁存的数据。
源程序如下：
entity choose is
port(split:in std_logic;
input1,input2,input3,input4,input5,input6:in std_logic_vector(3 downto 0);
output1,output2,output3,output4,output5,output6:out
std_logic_vector(3 downto 0));
end choose;
architecture Behavioral of choose is
signal cnt:std_logic_vector(2 downto 0):="000";
signal a1,a2,a3,a4,a5,a6:std_logic_vector(3 downto 0);
signal b1,b2,b3,b4,b5,b6:std_logic_vector(3 downto 0);
signal c1,c2,c3,c4,c5,c6:std_logic_vector(3 downto 0);
signal e1,e2,e3,e4,e5,e6:std_logic_vector(3 downto 0);
begin
process(split)
begin
if split'event and split='1' then
if cnt="110" then
cnt<="000";
else
cnt<=cnt+1;
end if;
end if;
end process;
process(cnt,input1,input2,input3,input4,input5,input6)
begin
case cnt is
when"000"=>
a1<=input1;a2<=input2;a3<=input3;a4<=input4;a5<=input5;a6<=input6;c1<=in put1;c2<=input2;c3<=input3;c4<=input4;c5<=input5;c6<=input6;
output1<=c1;output2<=c2;output3<=c3;output4<=c4;output5<=c5;output6<=c 6;
when"001"=>
b1<=input1;b2<=input2;b3<=input3;b4<=input4;b5<=input5;b6<=input6;c1<=i nput1;c2<=input2;c3<=input3;c4<=input4;c5<=input5;c6<=input6;
output1<=c1;output2<=c2;output3<=c3;output4<=c4;output5<=c5;output6<=c 6;
when"010"=>
e1<=input1;e2<=input2;e3<=input3;e4<=input4;e5<=input5;e6<=input6;c1<=in put1;c2<=input2;c3<=input3;c4<=input4;c5<=input5;c6<=input6;
output1<=c1;output2<=c2;output3<=c3;output4<=c4;output5<=c5;output6<=c 6;
when"011"=>
c1<=input1;c2<=input2;c3<=input3;c4<=input4;c5<=input5;c6<=input6;
output1<=c1;output2<=c2;output3<=c3;output4<=c4;output5<=c5;output6<=c 6;
when"100"=>
output1<=a1;output2<=a2;output3<=a3;output4<=a4;output5<=a5;output6<=a 6;
when"101"=>
output1<=b1;output2<=b2;output3<=b3;output4<=b4;output5<=b5;output6<= b6;
when"110"=>
output1<=e1;output2<=e2;output3<=e3;output4<=e4;output5<=e5;output6<=e 6;
when others=> c1<=input1;c2<=input2;c3<=input3;c4<=input4;c5<=input5;c6<=input6;
output1<=c1;output2<=c2;output3<=c3;output4<=c4;output5<=c5;output6<=c 6;
end case;
end process;
end Behavioral;
6.按键消抖：对输入信号进行检测，当输入为高电平时开始计数，该高电平只有在保持一段时间不变（计数器达到一定值），才确认它为有效值；若持续时间不够计数器达到一定值，则判其无效并复位计数器。
entity e4 is
Port ( clk : in STD_LOGIC;
sin : in STD_LOGIC;
sout : out STD_LOGIC);
end e4;
architecture Behavioral of e4 is
signal cnt:integer range 1 to 20;
begin
process(clk)
begin
if clk'event and clk='1' then if sin='0' then
sout<='0';
cnt<=1;
else if cnt=20 then
sout<='1';
cnt<=1;
else
cnt<=cnt+1;
end if;
end if;
end if;
end process;
end Behavioral;
三设计实现
1.顶层设计
2.管脚分配
3.下载过程
（1）光标移至【Generate Programing File】后单击鼠标右键，然后单击【Properties】（2）将Unused IOB Pins选为Pull Up方式
（3）双击【Generate Programing File】
（4）双击【Generate Prom, ACE,or JTAG File】
（5）选择后缀为bit的文件，单击【Open】，之后单击【Bypass 】
（6）右键，单击第一个选项，完成下载
四测试结果及结论
经实验开发板实际测试，数字跑表运行正常，实现了设计要求，可以精确计时到0.01s，清零，使能端，锁存端，读取端均可对计时过程进行正确控制，也达到了按键消抖的预期目标。
电子科技大学二零零九至二零一零学年第 二 学期期 末 考试 数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分 一、To fill your answers in the blanks （1’×25） 1. If [X]10= - 110, then [X]two's-complement =[ 10010010 ]2, [X]one's-complement =[ 10010001 ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 000111010010 ]2421 B. [1625]10=[ 0100100101011000 ]excess-3 C. [ 1010011 ]GRAY =[ 10011000 ]8421BCD 3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ). 4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V . 5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic. 6. A sequential circuit whose output depends on the state alone is called a Moore machine. 7. To design a "001010" serial sequence generator by shift registers, the shift register should need 4 bit as least. 8. If we use the simplest state assignment method for 130 sates, then we need at least
计算机专业类课程 实 验 报 告 课程名称：汇编语言程序设计 学院：计算机科学与工程 专业：计算机科学与技术 学生姓名：郭小明 学号：2011060100010 日期：2013年12月24日
电子科技大学 实验报告 实验一 学生姓名：郭小明学号：2011060100010 一、实验室名称：主楼A2-412 二、实验项目名称：汇编源程序的上机调试操作基础训练 三、实验原理： DEBUG 的基本调试命令；汇编数据传送和算术运算指令 MASM宏汇编开发环境使用调试方法 四、实验目的： 1. 掌握DEBUG 的基本命令及其功能 2. 学习数据传送和算术运算指令的用法 3．熟悉在PC机上编辑、汇编、连接、调试和运行汇编语言程序的过程五、实验内容： 编写程序计算以下表达式: Z=(5X+2Y-7)/2 设X、Y的值放在字节变量VARX、VARY中，结果存放在字节单元VARZ中。 1．编辑源程序，建立一个以后缀为.ASM的文件. 2．汇编源程序，检查程序有否错误，有错时回到编辑状态，修改程序中错误行。无错时继续第3步。 3．连接目标程序，产生可执行程序。
4．用DEBUG程序调试可执行程序，记录数据段的内容。 六、实验器材（设备、元器件）： PC机，MASM软件平台。 七、实验数据及结果分析： 程序说明: 功能：本程序完成Z=(5X+2Y-7)/2这个等式的计算结果求取。其中X 与Y 是已知量，Z是待求量。 结构：首先定义数据段，两个DB变量VARX与VARY（已经初始化），以及结果存放在VARZ，初始化为？。然后定义堆栈段，然后书写代码段，代码段使用顺序程序设计本程序，重点使用MOV和IMUL以及XOR，IDIV完成程序设计。详细内容见程序注释。 程序清单：
电子科技大学 二零零七至二零零八学年第一学期期末考试 模拟电路基础课程考试题A卷（120分钟）考试形式：开卷 课程成绩构成：平时10分，期中30分，实验0分，期末60分 一（20分）、问答题 1．（4分）一般地，基本的BJT共射放大器、共基放大器和共集放大器的带宽哪个最大？哪个最小？ 2．（4分）在集成运算放大器中，为什么输出级常用射极跟随器？为什么常用射极跟随器做缓冲级？ 3．（4分）电流源的最重要的两个参数是什么？其中哪个参数决定了电流源在集成电路中常用做有源负载？在集成电路中采用有源负载有什么好处？ 4．（4分）集成运算放大器为什么常采用差动放大器作为输入级？ 5．（4分）在线性运算电路中，集成运算放大器为什么常连接成负反馈的形式？
二（10分）、电路如图1所示。已知电阻R S=0，r be=1kΩ，R1∥R2>>r be。 1．若要使下转折频率为10Hz，求电容C的值。 2．若R S≠0，仍保持下转折频率不变，电容C的值应该增加还是减小？ 图1 三（10分）、电路如图2所示。已知差模电压增益为10。A点电压V A=-4V，硅三极管Q1和Q2的集电极电压V C1=V C2=6V，R C=10kΩ。求电阻R E和R G。 图2 四（10分）、电路如图3所示。已知三极管的β=50，r be=1.1kΩ，R1=150kΩ，R2=47k Ω，R3=10kΩ，R4=47kΩ，R5=33kΩ，R6=4.7kΩ，R7=4.7kΩ，R8=100Ω。 1．判断反馈类型； 2．画出A电路和B电路； 3．求反馈系数B； 4．若A电路的电压增益A v=835，计算A vf，R of和R if。
………密………封………线………以………内………答………题………无………效…… 电子科技大学二零零七至二零零八学年第二学期期中考试 “数字逻辑设计及应用”课程考试题 期中卷（120分钟）考试形式：闭卷 考试日期 2008年4月26日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末60 分 1-1．与十进制数 (0. 4375 )10 等值的二进制数表达是 ( A ) A. ( 0.0111 ) 2 B. ( 0.1001 ) 2 C. ( 0.0101 ) 2 D. ( 0.01101 ) 2 1-2． 与十六进制数（FD ．A ）16等值的八进制数是( A )8 A. ( 375.5 )8 B. ( 375.6 )8 C. ( 275.5 )8 D. ( 365.5)8 1-3．与二进制数(11010011) 2 对应的格雷码表达是 ( C ) Gray A. ( 11111010 ) Gray B. (00111010 ) Gray C. ( 10111010 )Gray D. (11111011 ) Gray 1-4．下列数字中与(34.42)8 相同 的是（ B ） A.（011010.100101）2 B.（1 C.88）16 C.（27.56）10 D.（54.28）5 1-5．已知[A]补=（10010011），下列表达式中正确的是（ C ） A. [–A]反=（01101100） B. [A]反=（10010100） C. [-A]原=（01101101） D. [A]原=（00010011） 1-6．一个十六路数据选择器，其选择控制输入端的数量为（ A ） A ．4个 B. 6个 C. 8个 D. 3个 1-7．四个逻辑相邻的最小项合并，可以消去（ B ）个因子。 A. （ 1 ） B. （ 2 ） C. （ 3 ） D.（ 4 ） 1-8．设A 补=（1001），B 补=（1110），C 补=（0010），在下列4种补码符号数的运算中，最不可能产生溢出的是 （ D ） A. [A-C]补 B. [B-C]补 C. [A+B]补 D. [B+C]补 1-9．能够实现“线与”的CMOS 门电路叫（ D ） A. （ 与门 ） B. （ 或门 ） C. （集电极开路门） D. （漏极开路门） 1-10．CMOS 三输入或非门的实现需要（ C ）个晶体管。 A. （ 2 ） B. （ 4 ） C. （ 6 ） D. （ 8 ） 1-11．三态门的三个输出状态分别为：逻辑“1”、逻辑“0”和（ C ） A. （短路） B. （ 5V ） C. （高阻） D. （ 0.3V ） 1-12．与()x y xz ''+等价的逻辑关系为（ D ） A. XYZ B. XY ’+XZ ’ C. XY ’+X ’Z ’ D. XY ’Z
电子科技大学 电子技术实验报告 学生姓名：班级学号：考核成绩：实验地点：仿真指导教师：实验时间： 实验报告内容：1、实验名称、目的、原理及方案2、经过整理的实验数据、曲线3、对实验结果的分析、讨论以及得出的结论4、对指定问题的回答 实验报告要求：书写清楚、文字简洁、图表工整，并附原始记录，按时交任课老师评阅实验名称：负反馈放大电路的设计、测试与调试
一、实验目的 1、掌握负反馈电路的设计原理，各性能指标的测试原理。 2、加深理解负反馈对电路性能指标的影响。 3、掌握用正弦测试方法对负反馈放大器性能的测量。 二、实验原理 1、负反馈放大器 所谓的反馈放大器就是将放大器的输出信号送入一个称为反馈网络的附加电路后在放大器的输入端产生反馈信号，该反馈信号与放大器原来的输入信号共同控制放大器的输入，这样就构成了反馈放大器。单环的理想反馈模型如下图所示，它是由理想基本放大器和理想反馈网络再加一个求和环节构成。 反馈信号是放大器的输入减弱成为负反馈，反馈信号使放大器的输入增强成为正反馈。四种反馈类型分别为：电压取样电压求和负反馈，电压取样电流求和负反馈，电流取样电压求和负反馈，电流取样电流求和负反馈。 2、实验电路
实验电路如下图所示，可以判断其反馈类型累电压取样电压求和负反馈。 3.电压取样电压求和负反馈对放大器性能的影响 引入负反馈会使放大器的增益降低。负反馈虽然牺牲了放大器的放大倍数，但它改善了放大器的其他性能指标，对电压串联负反馈有以下指标的改善。 可以扩展闭环增益的通频带 放大电路中存在耦合电容和旁路电容以及有源器件内部的极间电容，使得放大器存在有效放大信号的上下限频率。负反馈能降低和提高,从而扩张通频带。 电压求和负反馈使输入电阻增大 当 v一定，电压求和负反馈使净输入电压减小，从而使输入电流 s
一、单项选择题(每题2分，共30分) 1．以下描述正确的是（ C ） A．goto语句只能用于退缩出多层循环。 B．switch语句中不能出现continue语句。 C．只能用continue语句中来终止本次循环。 D．在循环语句中break语句不独立出现。 2.一个C程序的执行是从（ A ） A．C程序的main函数开始，到main函数结束。 B．本程序的第一个函数开始，到本程序最后一个函数结束。 C．本程序的main函数开始，到本程序文件的最后一个函数结束。 `D．本程序的第一个函数开始，到本程序main函数结束。 3．C语言中，要求运算数必须都是整数的运算符是（ C ）。 A.* B.- C.% D.+ 4．假定 int i=3,j=4; 执行语句: printf("%d,%d,%d\n",i+++j,i,j); 之后，其输出结果为：（ C ） A.7,4,4 B. 8,4,4 C. 7,3,4 D.7,3,5 5．对break语句的正确描述。（ A ） A．break语句在while语句中，立即终止执行while语句。 B．break语句不能用于循环语句之外的语句。 C．break语句与continue语句功能相同。 D．b reak语句可以带参数，也可以不带。 6．在C语言中,下面那一个不是正确的概念( A ) A. 所有循环语句都要求至少要执行一次循环体。 B. goto和if语句能构成循环语句。 C．循环过程只能包含，不能交叉。 D．循环体可以是一条语句。 7．以下对二维数组a的正确说明是（ C ） Ａ. int a[ 3 ] [ ]; B. float a( 3, 4); C. int a[ 3 ] [ 4 ] D.float a( 3, )( 4 ); 8．对函数的正确描述（ C ） A．在Ｃ语言中可以嵌套定义函数。 B．自定义函数和调用函数可以不在一个源文件中。 C．函数定义都是平行的，独立的。 D．不能嵌套调用函数。 9．若用数组名作为函数调用的实参，传给形参的是（ A ） A．数组的首地址 B.数组的第一个元素值 C．数组的全部元素值 D．数组中元素的个数 10．对于 int *p; int a[]; p=a; 的合法运算( C ) A． a++; B． p=a; p++; 相当于 a++; C． ++p; 相当于 a[1]; D．若p中的地址为100则p++; 运算后，则其值为100 11．假设int x[] = {1,3,5,7,9,11}, *ptr; ptr = x; 以下那些是对数组元素的正确引用 ( D )
2017年秋|微机原理及应用|专科 1. 有如下定义VAR1 DB 1，2，3，4，5 VAR2 DB '12345' NUM4 EQU VAR2–VAR1 则 NUM4=（）。 (A) 5 (B) 4 (C) 3 (D) 2 分值：2 2. 下列四个寄存器中，不能用来作为间接寻址方式的寄存器是（）。 (A) BP (B) BX (C) D I (D) CX 分值：2 3. 相对查询传送来说，无条件传送工作可靠。（） (A) 正确 (B) 错误 分值：2 4. 指令“CMP AX，CX”和“SUB AX，CX”的实现功能完全一样，可以互相替换。（） (A) 正确 (B) 错误
分值：2 5. BUFFER DB 100 DUP(?) ；表示BUFFER为（）的存储空间，其内容为随机数，通常 作为程序的工作单元。 (A) 200个字节 (B) 200个字 (C) 100个字 (D) 100个字节 分值：2 6. 用来定义字节变量的伪指令是（）。 (A) WORD (B) DWORD (C) B YTE (D) QWORD 分值：2 7. 乘法运算是双操作数运算，但是，在指令中却只指定一个操作数，另一个操作数是隐 含规定的，隐含操作数为（）。 (A) AL/AX (B) BL/BX (C) C L/CX (D) DL/DX 分值：2
8. 指令“LOOP Lable ”与“DEC CX JNZ Lable ”的功能是等价的。（） (A) 错误 (B) 正确 分值：2 9. 非循环算术移位指令在执行时，实际上是把操作数看成（）符号数来进行移位。 (A) 不确定 (B) 带 (C) 都可以 (D) 无 分值：2 10. 计算机存储容量的基本单位：1 B（Byte）＝（bits），1TB＝GB。 (A) 8，1000G B (B) 8，1000K (C) 8，1024M (D) 8，1024G 分值：2 11. DEC 指令不能影响标志寄存器的（）位。 (A) IF (B) SF
作业 1：FM 对讲机中接收机的设计 系统参数：射频频率： 433MHz
信号带宽：15KHz （频偏 7.5KHz ，音频带宽 3.4KHz ） 调制方式：FM 要求：1. 给出一个可实现的系统结构 2. 设计系统各级的主要参数（如滤波器、振荡器等） 3. 画出各级的频谱结构
答案： 1. 二次变频超外差式接收机系统：
f0 433MHz B 20MHz
f IF1
49.5MHz
f0 49.5MHz B 100KHz
fIF2 450KHz
f0 450KHz B 15KHz
fLO1 383.5MHz 或 482.5MHz
fLO2 48.05MHz 或 49.95MHz
2.
15KHz
433
f (MHz)
334 383.5 433 482.5 532 f (MHz)
47.5 48.05 49.5 49.95 50.4 f (MHz)
450
f (KHz)
1．根据下图所示的数字基带接收机电路和 A 点给定的信号频谱， 画出图中 B、C、D、E、F 点的信号频谱。
cos0t
e j0t
e 2
j0t
A
sin 0t
e
j0t
e 2j
j0t
cosot
LPF
LPF
-sinot
zBI(t)
zBI(n)
B
C zBQ(t)
A/D
D
DSP
E
A/D
zBQ(n)
fs=2.5Bs
zB(n)= zBI(n) +j zBQ(n)
F
A点信号频谱：
X(f)
1
Bs
0.5
f0 Bs f0
0
f0 f0 Bs f (Hz)
答案：
B点信号频谱： 经LPF滤除
2 f0
ZBI ( f ) 1 0.5
Bs 0 Bs
经LPF滤除
2 f0 f (Hz)
C点信号频谱：
j ZBQ ( f ) 1
0.5
Bs
0 Bs
f (Hz)
电子科技大学通信学院 最佳接收机（匹配滤波器） 实验报告 班级 学生 学号 教师任通菊
最佳接收机（匹配滤波器）实验 一、实验目的 1、运用MATLAB软件工具，仿真随机数字信号在经过高斯白噪声污染后最佳的恢复的方法。 2、熟悉匹配滤波器的工作原理。 3、研究相关解调的原理与过程。 4、理解高斯白噪声对系统的影响。 5、了解如何衡量接收机的性能及匹配滤波器参数设置方法。 二、实验原理 对于二进制数字信号，根据它们的时域表达式及波形可以直接得到相应的解调方法。在加性白高斯噪声的干扰下，这些解调方法是否是最佳的，这是我们要讨论的问题。 数字传输系统的传输对象是二进制信息。分析数字信号的接收过程可知，在接收端对波形的检测并不重要，重要的是在背景噪声下正确的判断所携带的信息是哪一种。因此，最有利于作出正确判断的接收一定是最佳接收。 从最佳接收的意义上来说，一个数字通信系统的接收设备可以看作一个判决装置，该装置由一个线性滤波器和一个判决电路构成，如图1所示。线性滤波器对接收信号进行相应的处理，输出某个物理量提供给判决电路，以便判决电路对接收信号中所包含的发送信息作出尽可能正确的判决，或者说作出错误尽可能小的判决。 图1 简化的接收设备 假设有这样一种滤波器，当不为零的信号通过它时，滤波器的输出能在某瞬间形成信号的峰值，而同时噪声受到抑制，也就是能在某瞬间得到最大的峰值信号功率与平均噪声功率之比。在相应的时刻去判决这种滤波器的输出，一定能得到最小的差错率。 匹配滤波器是一种在最大化信号的同时使噪声的影响最小的线性滤波器设计技术。注意：该滤波器并不保持输入信号波形，其目的在于使输入信号波形失 t输出信号值相对于均方根（输出）噪声值达到真并滤除噪声，使得在采样时刻 最大。
………密………封………线………以………内………答………题………无………效…… 电子科技大学 二零零七至二零零八学年第一学期期末考试 模拟电路基础课程考试题A 卷（120 分钟）考试形式：开卷课程成绩构成：平时10 分，期中30 分，实验0 分，期末60 分 一（20分）、问答题 1．（4分）一般地，基本的BJT共射放大器、共基放大器和共集放大器的带宽哪个最大？哪个最小？ 2．（4分）在集成运算放大器中，为什么输出级常用射极跟随器？为什么常用射极跟随器做缓冲级？ 3．（4分）电流源的最重要的两个参数是什么？其中哪个参数决定了电流源在集成电路中常用做有源负载？在集成电路中采用有源负载有什么好处？ 4．（4分）集成运算放大器为什么常采用差动放大器作为输入级？ 5．（4分）在线性运算电路中，集成运算放大器为什么常连接成负反馈的形式？
………密………封………线………以………内………答………题………无………效…… 二（10分）、电路如图1所示。已知电阻R S=0，r be=1kΩ，R1∥R2>>r be。 1．若要使下转折频率为10Hz，求电容C的值。 2．若R S≠0，仍保持下转折频率不变，电容C的值应该增加还是减小？ 图1 三（10分）、电路如图2所示。已知差模电压增益为10。A点电压V A=-4V，硅三极管Q1和Q2的集电极电压V C1=V C2=6V，R C=10 kΩ。求电阻R E和R G。 图2
………密………封………线………以………内………答………题………无………效…… 四（10分）、电路如图3所示。已知三极管的β=50，r be=1.1kΩ，R1=150kΩ，R2=47kΩ，R3=10kΩ，R4=47kΩ，R5=33kΩ，R6=4.7kΩ，R7=4.7kΩ，R8=100Ω。 1．判断反馈类型； 2．画出A电路和B电路； 3．求反馈系数B； 4．若A电路的电压增益A v=835，计算A vf，R of和R if。 图3
Digital IC：数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统 第一章引论 1、数字IC芯片制造步骤 设计：前端设计（行为设计、体系结构设计、结构设计）、后端设计（逻辑设计、电路设计、版图设计） 制版：根据版图制作加工用的光刻版 制造：划片：将圆片切割成一个一个的管芯（划片槽） 封装：用金丝把管芯的压焊块（pad）与管壳的引脚相连 测试：测试芯片的工作情况 2、数字IC的设计方法 分层设计思想：每个层次都由下一个层次的若干个模块组成，自顶向下每个层次、每个模块分别进行建模与验证 SoC设计方法：IP模块（硬核（Hardcore)、软核（Softcore)、固核（Firmcore））与设计复用Foundry（代工）、Fabless（芯片设计）、Chipless（IP设计）“三足鼎立”——SoC发展的模式 3、数字IC的质量评价标准（重点：成本、延时、功耗，还有能量啦可靠性啦驱动能力啦之类的） NRE (Non-Recurrent Engineering) 成本 设计时间和投入，掩膜生产，样品生产 一次性成本 Recurrent 成本 工艺制造（silicon processing），封装（packaging），测试（test） 正比于产量 一阶RC网路传播延时：正比于此电路下拉电阻和负载电容所形成的时间常数 功耗：emmmm自己算 4、EDA设计流程 IP设计系统设计（SystemC）模块设计（verilog） 综合 版图设计(.ICC) 电路级设计（.v 基本不可读）综合过程中用到的文件类型(都是synopsys)： 可以相互转化 .db（不可读）.lib（可读） 加了功耗信息
电子科技大学 实验报告 ( 2018 - 2019 - 2 ) 学生姓名：学生学号：指导老师： 实验学时：1.5h 实验地点：基础实验大楼425 实验时间：2019.4.9 14：30—16：00 报告目录 一、实验课程名称：电路实验I 1.实验名称：BJT放大器设计与测试 二、实验目的： 1. 了解BJT管的基本放大特性。 2. 掌握BJT共射放大电路的分析与设计方法。 3. 掌握放大电路静态工作点的测试方法。 4. 掌握放大电路放大倍数（增益）的测试方法。 5. 掌握放大电路输入、输出电阻的测试方法。 6. 掌握放大电路幅频特性曲线的测试方法。 三、实验器材（设备、元器件）： GDS1152A型数字示波器一台。 EE1641B1型函数发生器一台。
通用面包板一个。 1kΩ电阻；10mH电感；0.047μF电容若干。 四、实验原理：
3、测试方法 （1）静态工作点调整与测试 对直流电压的测量一般用数字万用表。测量静态工作点时测出晶体管各管脚对地的电压。 （2）放大倍数的测试 用晶体管毫伏表或者示波器直接测量输出、输入电压，由 Av=vo/vi 即可得到。（3）放大器输入电阻的测试
在放大器输入端口串入一个取样电阻R，用两次电压法测量放大器的输入电阻Ri。 （4）放大器输出电阻的测试 在放大器输出端口选择一个合适的负载电阻RL，用两次电压法分别测量空载与接上负载时的输出电压，计算输出电阻Ro。 （5）放大器频率特性的测试 用点频法测试法测量放大器的频率特性，并求出带宽。 五、实验内容： （1）静态工作点的测试 （2）电压增益测试 （3）输入电阻测试 （4）输出电阻测试 （5）幅频特性测试 六、实验数据及结果分析： 1、静态工作点调整与测试 令VCC=+12V，用万用表测量VE、VB、VC，计算VBE、IEQ、VCE，数据记入表格中。 2、放大倍数的测试 用函数发生器输出一个正弦波信号作为放大器的输入信号，设置信号频率 f =1kHz，(有效值)Ui=5mV，测量U0 ，计算放大器的电压放大倍数（增益）Av。数据填入表中，定量描绘输出波形图。
2019年春|计算机应用基础|专科 1. 函数Round（1 2.452，1）计算的结果是（） (A) 12 (B) 12.4 (C) 12.5 (D) 12 分值：2 完全正确得分：2 2. 下列关于表格的说法错误的是（） (A) 对于不需要的表格可以选中整个表格用“删除表格”命令删除 (B) 可以根据需要绘制指定行列数的表格 (C) Word文档中用空格分隔的文字可以转换成表格 (D) Word文档中只能插入固定行数的表格 分值：2 答题错误得分：0 3. 为了方便用户记忆和使用，采取域名来命名IP地址，下列域名代码表示教育机构的是（） (A) GOV (B) ORG (C) EDU (D) COM 分值：2 答题错误得分：0
4. 以下编码技术属于有损压缩的是（） (A) 行程编码 (B) 变换编码 (C) 算术编码 (D) 霍夫曼编码 分值：2 完全正确得分：2 5. 下列各类存储器中，断电后其息会丢失的是（） (A) ROM (B) RAM (C) 光盘 (D) 硬盘 分值：2 答题错误得分：0 6. 在公式中需要计算一个单元格区域A1，B1，C1，D1，则下列表示该区域方式正确的是（） (A) A1,D1 (B) A1:D1 (C) A1!D1 (D) A1+D1 分值：2 答题错误得分：0 7. 能同时显示多幻灯片缩略图的视图是（）
(A) 普通视图 (B) 幻灯片浏览视图 (C) 备注页视图 (D) 幻灯片放映视图 分值：2 完全正确得分：2 8. 已知字符‘A’的ASCII码是1000001，则字符‘C’的ASCII值是（） (A) 100 (B) 67 (C) 70 (D) 无法计算 分值：2 完全正确得分：2 9. 计算机的特点不包括（） (A) 具有网络处理能力 (B) 具有逻辑判断能力 (C) 运算精度高 (D) 运算速度快 分值：2 完全正确得分：2 10. Word中文字格式可以利用“字体”对话框设置，以下格式不能在“字体”对话框中设置的是（）
电子科技大学二零零九年至二零一零学年第二学期“数字逻辑设计及应用”课程考试题（半期）（120分钟）考试日期2011年4月23日 一二三四五六七八九十总分评卷教师 I. To fill the answers in the “( )” (2’ X 19=38) 1. [1776 ]8 = ( 3FE )16 = ( 1111111110 )2= ( 1000000001 ) Gray . 2. (365)10 = ( 001101100101 )8421BCD＝( 001111001011 ) 2421 BCD. 3.Given an 12-bit binary number N. if the integer’s part is 9 bits and the fraction’s part is 3 bits ( N = a8 a7 a6 a5 a4 a3 a2 a1 a0 . a-1 a-2 a-3), then the maximum decimal number it can represent is ( 511.875 ); the smallest non-zero decimal number it can represent is ( 0.125 ). 4. If X’s signed-magnitude representation X SM is（110101）2, then it’s 8-bit two’s complement representation X2’s COMP is( 11101011 ) , and (–X)’s 8-bit complement representation (–X) 2’s COMP is ( 00010101 )2 . 5. If there are 2011 different states, we need at least ( 11 ) bits binary code to represent them. 6.If a positive logic function expression is F=AC’+B’C(D+E)，then the negative logic function expression F = ( (A+C’)(B’+(C+DE)) ). 7. A particular Schmitt-trigger inverter has V ILmax = 0.7 V, V IHmin = 2.1 V, V T+= 1.7 V, and V T-= 1.3 V, V OLmax=0.3V, V OHmin=2.7V. Then the DC noise margin in the HIGH state is ( 0.6V ), the hysteresis is ( 0.4V ). 8.The unused CMOS NAND gate input in Fig. 1 should be tied to logic ( 1 ). Fig.1Circuit of problem I-8 9. If number [ A ] two’s-complement =11011001
电子科大数字电路期末试题半期测验
————————————————————————————————作者：————————————————————————————————日期：
电子科技大学二零零七至二零零八学年第二学期期中考试 “数字逻辑设计及应用”课程考试题 期中卷（120分钟）考试形式：闭卷 考试日期 2008年4月26日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末60 分 一 二 三 四 五 六 七 八 九 十 合计 一、选择填空题（单选、每空2分，共30分） 1-1．与十进制数 (0. 4375 )10 等值的二进制数表达是 ( A ) A. ( 0.0111 ) 2 B. ( 0.1001 ) 2 C. ( 0.0101 ) 2 D. ( 0.01101 ) 2 1-2． 与十六进制数（FD ．A ）16等值的八进制数是( A )8 A. ( 375.5 )8 B. ( 375.6 )8 C. ( 275.5 )8 D. ( 365.5)8 1-3．与二进制数(11010011) 2 对应的格雷码表达是 ( C ) Gray A. ( 11111010 ) Gray B. (00111010 ) Gray C. ( 10111010 )Gray D. (11111011 ) Gray 1-4．下列数字中与(34.42)8 相同 的是（ B ） A.（011010.100101）2 B.（1 C.88）16 C.（27.56）10 D.（54.28）5 1-5．已知[A]补=（10010011），下列表达式中正确的是（ C ） A. [–A]反=（01101100） B. [A]反=（10010100） C. [-A]原=（01101101） D. [A]原=（00010011） 1-6．一个十六路数据选择器，其选择控制输入端的数量为（ A ） A ．4个 B. 6个 C. 8个 D. 3个 1-7．四个逻辑相邻的最小项合并，可以消去（ B ）个因子。 A. （ 1 ） B. （ 2 ） C. （ 3 ） D.（ 4 ） 1-8．设A 补=（1001），B 补=（1110），C 补=（0010），在下列4种补码符号数的运算中，最不可能产生溢出的是 （ D ） A. [A-C]补 B. [B-C]补 C. [A+B]补 D. [B+C]补 1-9．能够实现“线与”的CMOS 门电路叫（ D ） A. （ 与门 ） B. （ 或门 ） C. （集电极开路门） D. （漏极开路门） 1-10．CMOS 三输入或非门的实现需要（ C ）个晶体管。 A. （ 2 ） B. （ 4 ） C. （ 6 ） D. （ 8 ） 1-11．三态门的三个输出状态分别为：逻辑“1”、逻辑“0”和（ C ） A. （短路） B. （ 5V ） C. （高阻） D. （ 0.3V ） 1-12．与()x y xz ''+等价的逻辑关系为（ D ） A. XYZ B. XY ’+XZ ’ C. XY ’+X ’Z ’ D. XY ’Z 1-13．逻辑式 (),,2,3,4,5A B C ∏ 等价的标准和表达式为（ B ）
哈尔滨理工大学数字集成电路设计实验报告 学院：应用科学学院 专业班级：电科12 - 1班 学号：32 姓名：周龙 指导教师：刘倩 2015年5月20日
实验一、反相器版图设计 1.实验目的 1）、熟悉mos晶体管版图结构及绘制步骤； 2）、熟悉反相器版图结构及版图仿真； 2. 实验内容 1）绘制PMOS布局图； 2）绘制NMOS布局图； 3）绘制反相器布局图并仿真； 3. 实验步骤 1、绘制PMOS布局图： (1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察； 2、绘制NMOS布局图： (1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览； 3、绘制反相器布局图： (1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd 与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice 模拟； 4. 实验结果 nmos版图
电子科技大学二零零五至二零零六学年第二学期期中考试 “数字逻辑设计及应用”课程考试题 期中卷（120分钟）考试形式：闭卷 考试日期 2006年4月22日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末60 分 一、填空题（每空1分，共15分） 1、( 323 )10 =( 101000011 ) 2 2、(0. 4375 )10 =( 0.0111 ) 2 3、(1101．0011) 2 = ( 13.1875 )10 4、（FD ．A ）16 = ( 11110000.1010 ) 2= ( 360.50 )8 5、( 4531 )10 = ( 0100 0101 0011 0001 ) 8421BCD 。 6、写出与下列十进制数对应的8-bit 原码(signed-magnitude)，补码(two ’s-complement)和反码 (one ’s-complement)表达： 7、已知二进制数 A = 10110100，对应的格雷码（GRAY CODE ）表达为（ 1110 1110 ） 8、与非逻辑门电路的未用输入端应接在（ 高电平或某一个输入信号端 ）上。 9、已知二进制数 A 的补码为：[A]补= 10110100，求 [-A]补=( 01001100 ) 二、填空题（每空3分，共30分） 1、已知一个函数的积之和（与或式, The sum of productions ）列表表达式为 F =∑ABC （1，4，5，6，7），问与其对应的最简积之和表达式为： F =（ A + B ’C ）。 2、对于按照逻辑式 F AC BC '=+ 实现的电路，存在静态（ 1 ）型冒险。 3、四变量逻辑函数F = ∑ABCD (2,4,5,7,9,14)的反函数 F ’=∏ABCD ( 2,4,5,7,9,14 )。 4、已知带符号的二进制数 X1 = +1110 ，X2 = -1011，求以下的表达，并要求字长为8位。[X2-X1]补 =（ 1110 0111 ） 5、已知一个逻辑函数为 F=(A + (BC)’+ (D+E)’)’+AD ，则它的反函数最简积之和表达式为：
电子科技大学 实 验 报 告 学生姓名：马侬 学号：20152*03**0* 指导教师：何兴高 日期：2016.7.15
一．题目名称：简易记事本软件逆向分析 二．题目内容 由于记事本功能简单，稍有经验的程序员都可以开发出与记事本功能近似的小软件，所以在一些编程语言工具书上也会出现仿照记事本功能作为参考的示例。为了便于分析因此选取了一个简易的记事本，因此本实验将着重研究从源程序到机器码的详细过程而不注重程序本身的功能。另一方面简易源程序代码约130多行。本实验目的是了解源程序是怎么一步步变成机器码的又是怎么在计算机上运行起来的。 三．知识点及介绍 利用逆向工程技术，从可运行的程序系统出发，运用解密、反汇编、系统分析、程序理解等多种计算机技术,对软件的结构、流程、算法、代码等进行逆向拆解和分析，推导出软件产品的源代码、设计原理、结构、算法、处理过程、运行方法及相关文档等。随着用户需求的复杂度越来越高软件开发的难度也在不断地上升快速高效的软件开发已成为项目成败的关键之一。为了提高程序员的产品率开发工具的选择尤为重要因为开发工具的自动化程度可以大大减少程序员繁琐重复的工作使其集中关注他所面临的特定领域的问题。为此当前的IDE不可避地要向用户隐藏着大量的操作细节而这些细节包含了大量的有价值的技术。 四．工具及介绍： 在对软件进行逆向工程时，不可避免地需要用到多种工具，工具的合理使用,可以加快调试速度，提高逆向工程的效率。对于逆向工程的调试环节来说，没有动态调试器将使用的调试工作很难进行。可以看出，各种有效的工具在逆向工程中占据着相当重要的地位，有必要对它们的用法做一探讨。 PE Explorer简介：PE Explorer是功能超强的可视化Delphi、C++、VB程序解析器，能快速对32位可执行程序进行反编译，并修改其中资源。 功能极为强大的可视化汉化集成工具，可直接浏览、修改软件资源，包括菜单、对话框、字符串表等；另外，还具备有W32DASM 软件的反编译能力和PEditor 软件的PE 文件头编辑功能，可以更容易的分析源代码，修复损坏了的资源，可以处理PE 格式的文件如：EXE、DLL、DRV、BPL、DPL、SYS、CPL、OCX、SCR 等32 位可执行程序。该软件支持插件，你可以通过增加插件加强该软件的功能，原公司在该工具中捆绑了UPX 的脱壳插件、扫描器和反汇编器.，出口，进口和延迟导入表的功能，使您可以查看所有的可执行文件使用的外部功能，和其中包含的DLL或库的基础上进
2017 年秋|电子工艺基础|专科
一、单项选择题 1. （）价格低，阻燃强度低，易吸水，不耐高温，主要用在中低档民用品中，如收音机、录 音机等。 (A) 酚醛纸敷铜板 (B) 环氧纸质敷铜板 (C) 聚四氟乙烯敷铜板 (D) 环氧玻璃布敷铜板 分值：2.5 完全正确得分：2.5 2. 表面贴装元器（）件是电子元器件中适合采用表面贴装工艺进行组装的元器件名称，也是 表面组装元件和表面组装器件的中文通称。 (A) SMC／SMD (B) SMC (C) 以上都不对 (D) SMD 分值：2.5 完全正确得分：2.5 3. （）是电子元器件的灵魂和核心，在元器件封装中封装形式最多、发展速度最快。 (A) 集成电路 (B) 三极管 (C) 电路板 (D) 阻容元件 分值：2.5 完全正确得分：2.5
4.
EDA 是（）。 (A) 电子设计自动化 (B) 都不对 (C) 现代电子设计技术 (D) 可制造性设计 分值：2.5 完全正确得分：2.5
5.
人体还是一个非线性电阻，随着电压升高，电阻值()。 (A) 不确定 (B) 不变 (C) 减小 (D) 增加 分值：2.5 完全正确得分：2.5
6.
（）指电流通过人体，严重干扰人体正常生物电流，造成肌肉痉挛(抽筋)、神经紊乱，导 致呼吸停止、心脏室性纤颤，严重危害生命。 (A) 灼伤 (B) 电烙伤 (C) 电击 (D) 电伤 分值：2.5 完全正确得分：2.5
7.
将设计与制造截然分开的理念，已经不适应现代电子产业的发展。一个优秀的电子制造工 程师如果不了解产品（），不能把由于设计不合理而导致的制造问题消灭在设计阶段，就 不能成为高水平工艺专家。