数电习题集
模拟一
一、填空题(共20分，每空1分)
1．（1011101）2=（）8=（）16=（）10=（）8421BCD。
2．逻辑函数L= A B C D+A+B+C+D = 。
3．在逻辑代数中，基本逻辑运算有三种：________、_______、________。写出逻辑函数的四种表示方法：________、_______、________和________。
4．三态门输出的三种状态分别为：、和。
5．RS触发器的约束条件RS=0表示不允许出现R=且S=的输入。
6．对于T触发器，若原态Q n=0，欲使新态Q n+1=0，应使输入T= 。
7．存储容量为1K×4的RAM存储器，其地址线为条，数据线为条。
二、选择题（共30分，每题3分）
1．若原函数式为Y=A（B+C），则其对偶式为（）。
（A）ABC （B）A+BC （C）A B+C （D）A +B C
2．在四变量卡诺图中，逻辑上不相邻的一组最小项是（）
A．m1和m3B．m4和m6C．m5和m13D．m2和m8
3．半加器的和输出端与输入端的逻辑关系是（）
A．与非B．或非C．与或非D．异或
4．TTL集成电路74LS138是3-8线译码器，输出低电平有效。若输入A2A1A0=101时，其输出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0为（）。
A．00100000 B．11011111 C．11110111 D．00000100
5．存储8位二进制信息要个触发器。
A.2
B.3
C.4
D.8
6．一个八选一的数据选择器，其地址输入（选择控制输入）端有个。
A.2
B.3
C.4
D.8
7．4位移位寄存器，串行输入时经个脉冲后，4位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
8．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。
A.5
B.6
C.10
D.50
9．N个触发器可以构成最大计数长度（进制数）为的计数器。
A.N
B.2N
C.N2
D.2N
10．下列逻辑电路中为时序逻辑电路的是。
A.变量译码器
B.加法器
C.数码寄存器
D.数据选择器
三、将下列函数化简为最简“与或”式。（共10分，每题5分）
=A+B+C D +AD B
（1）Y
1
（2）Y2（ABCD）=∑m（0，2，5，7，8，9）+∑d(10,11,12,13，14，15)
四、如图所示各门电路均为74 系列TTL 电路，分别指出电路的输出状态（高电平、低电平或高阻态）（共12分，每题3分）
五、如图4，分析电路写表达式、列真值表并确定它们各自的逻辑功能。（共12分，每题6分）
六、分析下图时序电路的逻辑功能，写出电路驱动方程、状态方程，画出状态转换图。初始
七、画出由555定时器构成的多谐振荡器电路，并画出电容器u c及u o上的波形，写出振荡频率的数学表达式。（共8分）
模拟二
一、填空题(共20分，每空1分)
1．（1101010）2=（）8=（）16=（）10=（）8421BCD。
2．在逻辑代数中，基本逻辑运算有三种：________、_______、________。写出逻辑函数的四种表示方法：________、_______、________和________。
3．集电极开路门的英文缩写为门，工作时必须外接和。
4．8-3线优先编码器，输入、输出均为低电平有效。若输入I7 I6 I5 I4 I3 I2 I1 I0为11010010，且I7的优先级别最高、I0的优先级别最低，则输出Y2 Y1 Y0为________。
5．一个由或非门构成的基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是。
6．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T= 。
7．存储容量为4K×8的RAM存储器，其地址线为条，数据线为条。
8．N个触发器可以构成最大计数长度（进制数）为的计数器。
二、选择题（共30分，每题3分）
1．若原函数式为Y=A（B+C），则其对偶式为（）。
（A）ABC （B）A+BC （C）A B+C （D）A +B C
2．在四变量卡诺图中，逻辑上不相邻的一组最小项是（）
A．m1和m3B．m4和m6C．m5和m13D．m2和m8
3.逻辑函数)
⊕
Y⊕
== 。
A
A
(B
A.B
B.A
C.B
A⊕
A⊕ D.B
4．两个函数Y1=AC+AB和Y2=AC+AB+BC，就它们是否存在竞争冒险现象判断正确的是（）
A．Y1和Y2都不存在B．Y1存在，Y2不存在
C．Y1不存在，Y2存在D．Y1和Y2都存在
5．TTL集成电路74LS138是3-8线译码器，输出低电平有效。若输入A2A1A0=101时，其输出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0为（）。
A．00100000 B．11011111 C．11110111 D．00000100
6．以下属于组合逻辑电路的部件是（）。
A．编码器B．寄存器C．触发器D．计数器
7．一个16选一的数据选择器，其地址输入端有个。
A.1
B.2
C.4
D.16
8．对于JK触发器，若J=K，则可完成触发器的逻辑功能。
A.RS
B.D
C.T
D.Tˊ
9. 欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数
器，最少应使用级触发器。
A.2
B.3
C.4
D.8
10．4位移位寄存器，串行输入时经个脉冲后，4位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
三、将下列函数化简为最简“与或”式。（共10分，每题5分）
1．用公式法化简Y1=A C+A B+BC+A C D
2．Y2（ABCD）=∑m（0，1，2，4，5，9）+∑d(7,8,10,11,12,13)
四、如下图所示各种门电路中，试写出输出Y1、Y2、Y3、Y4的函数表达式，已知输入
A 、
B 的波形，画出它们的波形图。（共12分，每题3分）
五、设计一个比较器——能对两个一位二进制数比较的电路，要求：（确定输入输出变量列出真值表，写出逻辑式，画出逻辑电路）。(共10分)
六、如图5所示，分析电路确定其逻辑功能，并画出在图中所示CP的作用下Q
0、Q
1
的波形。
设电路的起始状态为Q
1 Q
=00。(共10分)
七、如图5所示，试说明555构成的电路的功能，求U T+、U T-、△U T，画出输出波形。(共8分)
模拟三
一、填空题(共27分，每空1分)
1．（1001010）2=（）8=（）16=（）10=（）8421BCD。
2．在逻辑代数中，基本逻辑运算有三种：________、_______、________。写出逻辑函数的四种表示方法：________、_______、________和________。
3．TTL与非门多余输入端悬空时，相当于输入________电平。
4．一个JK触发器具有________个稳态，它可储存________位二进制数，其特性方程是________。
5．若将一个正弦波电压信号转换成同一频率的矩形波，应采用________电路。
6．三态门输出的三种状态分别为：________、________和________。
7．如图1其最简逻辑表达式为________。
8．常用逻辑门电路的真值表如图2，则L1、L2、L3分别属于何种常用逻辑门：________、________、________。
9．时序电路在逻辑功能上具有的特点是
_______________________________________________。
10．8-3线优先编码器，输入、输出均为低电平有效。若输入I7 I6 I5 I4 I3 I2 I1 I0为11010010，且I7的优先级别最高、I0的优先级别最低，则输出Y2 Y1 Y0为________。
11．存储容量为4K×8的RAM存储器，其地址线为________条，数据线为________条。二、选择题（共33分，每题3分）
1．能实现“线与”的门电路有（）。
A．OC与非门B．异或门C．三态门D．与或非门
2．若原函数式为Y=A（B+C），则其对偶式为（）。
（A）ABC （B）A+BC （C）A B+C （D）A +B C
3．一片MSI四位二进制比较器74LS85，对于其功能，描述不正确的是（）。
A．只可以比较两个4位二进制数的大小B．可以比较两个3位二进制数的大小C．可以比较两个2位二进制数的大小D．可以比较两个5位二进制数的大小4．两个函数Y1=AC+AB和Y2=AC+AB+BC就它们是否存在竞争冒险现象判断正确的是（）
A．Y1和Y2都不存在B．Y1存在，Y2不存在
C．Y1不存在，Y2存在D．Y1和Y2都存在
5．在四变量卡诺图中，逻辑上不相酃的一组最小项是（）
A．m1和m3B．m4和m6C．m5和m13D．m2和m8
6．半加器的和输出端与输入端的逻辑关系是（）
A．与非B．或非C．与或非D．异或
7．TTL集成电路74LS138是3-8线译码器，输出低电平有效。若输入A2A1A0=101时，其输出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0为（）。
A ．00100000
B ．11011111
C ．11110111
D ．00000100 8．属于组合逻辑电路的部件是（ ）。
A ．编码器
B ．寄存器
C ．触发器
D ．计数器 9．一个8位D/A 转换器的最小电压增量为0.01V ，当输入代码为10010001时，输出为（ ）V 。
A ．1.28
B ．1.54
C ．1.45
D ．1.56 10．对T 触发器，当T=1时，触发器能实现（ ）功能。
A ．置1
B ．置0
C ．记数
D ．保持
11．设图3中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下，输出电压
波形恒为0的是（ ）。图3
三、将下列函数化简为最简“与或”式。（共10分，每题5分） 1. 用公式法化简Y 1=A C+A B+BC+A C D
2．
Y 2（ABCD ）=∑m （0，1，2，4，5，9）+∑d(7,8,10,11,12,13) 四、如图，分析该电路，说明其逻辑功能。（共10分）
五、某室有3台计算机工作站，试用红、黄、绿3种指示灯设计一个监视电路，要求如下：3台计算机工作站正常工作时，绿灯亮；仅一台出故障时，黄灯亮；有两台出故障时，红灯亮；若3台计算机工作站同时出故障时，黄灯、红灯都亮。试用3-8线译码器实现监视电路，74LS138译码器芯片的逻辑功能示意图如图4所示。（10分）
六、用示波器在某计数器的三个触发器的输出端Q0、Q 1、Q 2观察到如图所示的波形，求出该计数器的模数（进制），并列表表示其计数状态。（10分）
模拟四
一、填空题(共20分，每空1分)
1．晶体三极管有三个工作区，它们是：________、_______、________。三极管工作在_______状态时，相当于一个断开的开关。
2．输入信号中有“1”，输出是“0”；输入全“0”，输出才是“1”。它表示的逻辑关系是________。
3．在逻辑代数中，基本运算有三种：________、_______、________。逻辑函数的表示方法有四种：________、_______、________和________。
4．数据选择器是___________________________________________的电路。
5．JK触发器具有________、_______、________和________四种逻辑功能。而D触发器具有________和_______的逻辑功能。
6．8-3线优先编码器，输入为低电平有效且反码输出。若输入I7I6I5I4I3I2I1I0为10010010，且I7的优先级别最高、I0的优先级别最低，则输出Y2Y1Y0为________。
二、判断题（共10分）
5．在脉冲数字电路中，晶体管工作在放大状态。（）
6．“异或”门和“同或”门是复合门电路。（）
7．只要是译码器都可用作数据分配器用。（）
8．二—十进制编码器中，有8个输出端，可对100个十进制数进行编码。（）
9．时序逻辑电路中不必包含触发器。（）
10．异步计数器中各位触发器在计数时同时翻转。（）
11．计数器的模是指构成计数器的触发器的个数。（）
12．把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（）
13．施密特触发器可用于将三角波变换成正弦波。（）
10．三态门的三种状态分别为：高电平、低电平、不高不低的电压（）。
三、如图所示，在RC电路输入端加矩形脉冲，其周期T=30μs，脉宽t w=12μs，试说明该图是什么电路，其功能是什么，并且画出其输出电压波形。（共14分）
四、将下列函数化简为最简“与或”式。（共12分，每题3分）
2.Y1=AB+B+AB
3.Y2=ABC+A+B+C
3．Y3(ABCD)=∑m（6，7，8，9，10，11，13，14，15）
4．Y4ABCD)=∑m（0,2,5,7,8,10,13,15）
五、下列TTL门电路中，要求实现规定的逻辑功能时，其连接有无错误？如有请更正。（共
六、如图该电路是由三个2选1数据选择器组成的。试分析其逻辑功能。（共16分）
七、在JK触发器输入端加信号如图所示，画出当Q8分）
七、请你设计一个由555定时器构成的实用电路。（要求画出电路，标出必要的元件参数及电路参数，并说明电路的用途）（共8分）
模拟五
一、填空题：（20分）
1．在数字电路中，常用的计数制除十进制外，还有、、。
2．常用的BCD码有、、、等。
3．（10110010.1011）2=( )8=( )16
4．对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。
5．触发器有个稳态，存储8位二进制信息要个触发器。
6．一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S= 且R= 的信号。
7．寄存器按照功能不同可分为两类：寄存器和寄存器。
8．由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。
9．常见的脉冲产生电路有，常见的脉冲整形电路、。
二、判断题：对√，错×。（10分）
1、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）
2、数电技术中用的8421码不是恒权码。（）
3、逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（）
4、TTL与非门的多余输入端可以接固定高电平。（）
5、一般TTL门电路的输出端可以直接相连，实现线与。（）
6、卡诺图是用图形来描述逻辑函数的一种方法（）
7、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）
8、环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（）
9、施密特触发器有两个稳定的状态，但这两个状态依懒于输入信号的幅值。（）
10、ROM存储器中的信息只能读出不能写入。（）
三、将下列逻辑出数化简与或表达式（10分）
1、Y2=AC+AB+BC+B
2、Y3(ABCD)=∑m（0，2，5，7，8，10，13，15）
四、写出图示电路输出信号的逻辑表达式，并判断能否化简，若能，则化简成最简与非式。（10分）
五、设计一个一位二进制半减器电路。（12分）
六、图中所示电路为双四选一数据选择器构成的组合逻辑电路，输入变量为 A ， B ，
C ，输出函数为Z 1 ，Z2，分析电路功能，试写出输出Z1，Z 2的逻辑表达式。
（10分）
中对D 0 ~ D7 的设置，写出该电路所实现函数Y 的表达式。（10分）
八、试分析如图所示的异步时序电路，写出电路驱动方程、状态方程，列出状态转移表，画状态图，说明电路的逻辑功能。（18分）
模拟六
一、（一）若要求D/A 转换器的精度要小于0.25%，至少应选多少位的D/A 转换器？（2分） （二）图示D/A 转换器。已知R=10K Ω,V ref =10V ；当某位数为0，开关接地，为1时，开关接运放反相端。试求（1）V 0的输出范围；(2)当D 3D 2D 1D 0=0110
时，V 0=？（6分）
二、化简下列函数，写出最简与或表达式。 （10
(1))B A A(B BC A B A F 1+++?=
(2))(5,7,13,150,14)(0,2,6,8,1D)C,B,(A,F 2∑∑+=d m
三、已知由变量A 和B 可以构成多种组合函数，其中8种F 0~F 7如表所示，试写出相应的函数表达式，填入下方空格中：（7分）
v O
四、写出图示各逻辑电路出端的逻辑表达式。（12分）
五、试分析图示由1位全加器及与或门组成的电路，写出其输出F的方程式，并说明其功能。（10分）
六、图为由八选一数据选择器构成的组合逻辑电路，图中a1a0b1b0为两个二位二进制数，试列出电路的真值表，并说明其逻辑功能。（12分）
A
B
C
B
C
F3
七、（一）设触发器初态均为零。
（1） 已知CP 、A 的波形，画出输出端B 、C 的波形。（6分）
（二）图示电路中，已知CP 、D 的波形，设初态为0， （1）画出输出端Q 1、Q 2、Q 3的波形。 （2） 说明电路的逻辑功能。（8分）
八、由JK 触发器组成一时序电路，画出其完整状态转换图，说明是一个几进制的计数器，画出波形图（至少八个CP 脉冲），设初态均为零。（15分）
CP A
B
C
Q
3
CP D
Q 1
Q 2
Q 3
九、555定时器电路中，设D 是理想二极管。（1）图示是什么电路？（2）画出v C 和v O 的波形。（3）如改变R 2，会影响v O 波形中的什么参数。（4）若C=0.01μF 、R 1=100k Ω、R 2=20k Ω，试计算输出波形的频率。（12分）
CP
C
O
μF
所示，
=001
若被测电压
若时钟频率
若，V
一、判断题（每题1分，共15分）
1. （）CMOS 电路和TTL电路在使用时，不用的管脚可悬空
2. （）施密特触发器两个稳态的转换电平是相等的。
3. （）寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。
4. （）任意两个不同的最小项之积恒等于零。
5. （）三态门的作用就是为了提高电路的负载能力，使总线带负载能力有较大提高。
6. （）单稳态触发器无需外加触发脉冲就能产生周期性脉冲信号。
7.（）各种函数表示方法中，具有唯一性的只有波形图。
8.（）当输入一个CP脉冲其输出状态就翻转一次的触发器是T触发器。
9.（）触发器有电平触发和边沿触发方式，触发器的输出状态由触发方式决定。
10.（）逻辑函数的化简是为了使表达式简化而与硬件电路无关。
11.（）二进制计数器既可实现计数也可用于分频。
12.（）即使电源关闭，移位寄存器中的内容也可以保持下去。
13.（）约束项就是逻辑函数中不会出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。
14.（）移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。
15.（）将几个D触发器进行串接，前一级触发器的输出与后一级触发器的输入连接起来，就构成了移位寄存器。
二、选择填空（共20分，每题2分，把最适当的答案标号填在下面的表格里）
1、计数器可以用于实现（）也可以实现（）。
a．定时器；b．寄存器；c．分配器；d．分频器。
2、一个4位移位寄存器可以构成最长计数器的长度是（）。
a．8；b.12；c.15；d.16。
3、当编码器74LS147的输入端I1、I5、I6、I7为低电平，其余输入端为高电平时，输出信号为（）。
a.1110；
b.1010；
c.1001；
d.1000。
4、施密特触发器有（）个稳定状态，多谐振荡器有（）个稳定状态，单稳态触发器有（）个稳定状态。
a.0；
b.1；
c.2；
d.3。
5、在CP脉冲作用下，只具有置0、置1和保持功能的触发器是（）触发器，只具有保持和翻转功能的触发器是（）触发器。
a.JK触发器；
b.T触发器；
c.T'触发器；
d.RS触发器。
6、若所设计的编码器是将31个一般信号转换成二进制代码，则输出应是一组N=（）位的二进制代码。
a．3；b．4；c.5；d．6。
7、十进制数0.625的二进制数为
a：0.101；b：0.011；c：0.111。
8、逻辑函数中任意两个最小项的乘积恒等于
a：0；b：1；c：∞。
9、主从JK触发器J=1，K=0时，不管原状态如何，CP作用后，触发器总处于a：0态；b：1态；c：维持原状态。
10、如下图所示逻辑电路中,其逻辑表达式Ｙ＝_________。
a.ＡＢ；
b.；
c.A⊙B
三、将下列函数简化为最简与或式（共10分，每题5分）
1、
2、
四、画出下图电路输出Q1、Q2、Z的时序图，设初态Q1=Q2=0（共9分）
五、简答题（共15分）
- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1=；Y 2 ＝ ；Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿ c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1
数字电路笔试汇总 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同 步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電 路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性-- 因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用 非同步電路設計。 异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻 辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存 器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路 共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、什么是Setup 和Holdup时间？（汉王笔试） 解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信 号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下 一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不 变的时间。如果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不 变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
数字电子技术基础期末考试试卷及答案 Document serial number【KKGB-LBS98YT-BS8CB-BSUT-BST108】
数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门
3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1
1. 当PN 结外加正向电压时，PN 结中的多子＿＿＿＿＿＿形成较大的正向电流。 2. NPN 型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于＿＿＿ ＿＿＿偏置和＿＿＿＿＿＿＿偏置。 3. 逻辑变量的异或表达式为：_____________________B A =⊕。 4. 二进制数A=1011010；B=10111，则A -B=＿＿＿＿＿＿＿。 5. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 6. 同步RS 触发器的特性方程为：Q n+1 =＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 7. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入 端，＿＿＿＿输出端。 8. 下图所示电路中，Y 1 Y 3 ＝＿＿＿＿＿＿。 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F * 为＿＿＿＿＿＿＿＿。 A ．()()D C B A ++ B. ()()D C B A ++ C. ()()D C B A ++ 3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式 中 。 A ．与项的个数少 B . 每个与项中含有的变量个数少 C . 化简结果具有唯一性 A 1 A B 3
5. 已知某电路的真值表如下，该电路的逻辑表达式为 。 A ．C Y = B . AB C Y = C ．C AB Y += D ．C C B Y += 化简下列逻辑函数，写出最简与或表达式: 1． 证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A + ++? 分析设计题: 1．双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为 A 2A 1A 0，数据输入端信号为 D 7 ~ D 0 ） ，请画出电路连接图。 1A A A A D Y =(2D Y =( ２．TTL
数字电路测试题2答案 一、 填空 1、（110110）2 = ( 54 )10 = ( 66 )8 = ( 01010100 )8421BCD 。 2、逻辑代数有 与 、 或 、 非 三种基本运算。 3、逻辑函数有 真值表 、 逻辑表达式 、 逻辑图 、 波形图 、 卡诺图 五种表示方法。 4、逻辑函数D C B B A F ??+=的反函数F =（A+B ）(B +C+D)，对偶函数 F '=(A +B)(B+D C +) 5、用卡若图化简函数，包围圈内相邻项的个数应为n 2。 6、C B AC C B A F ++=的最小项之和式F=A B C +A B C+ABC+A B C 7、常用集成芯片74LS00、74LS76、74LS151的名称分别是:四二输入与非门、双JK 触发器 、 八选一数据选择器。 8、如图1—1所示 ： 图1—1 F 1= AB+BC 、 F 2= 1 、 F 3=A+B 。 9、如图1—2所示，电路的输出： 1）、当 C=0时， F = A+B 2）、当 C=1时， F = 高阻态 F 图1—2 10、JK 触法器是一种功能齐全的触发器，它具有 保持 、 置0 、 置1 、 翻 砖
的逻辑功能。 11、只具有 置0 和 置1 功能的触发器是D 触发器。 12、设计一个同步6进制计数器，需要 3 个触发器。 13、如图1—3所示，Q n+1＝n Q 14、如图1—4所示：同步四位二进制计数器74LS161构成的是 十三 进制计数器。 15、施密特触发器 有两个稳定状态，有两个不同的触发电平，具有回差特性。多谐振荡器没有稳定状态，只有两个暂稳态，利用 电容的充电和放电 作用使电路能够产生自激振荡从而在输出端输出矩形脉冲。 J K J CP K Q CP CO LD CR Q 3 Q 2 Q 1 Q 0 0 0 0 1 CT T CT P CP & 1 1 74LS161 D 3 D 2 D 1 D 0 图1—3 图1—4 图1—5 16、如图1—5所示：由555定时器和电阻R 1、R 2及电容C 构成的电路是 多谐振荡器电路 。 17、A/D 转换是将 模拟信号转换为数字信号 的转换过程，通过 采样 、 保持 、 量化 、 编码 等四个步骤完成。 二、 将下列函数化简成最简与或式 （1）()C B BC BC A ABC A Y D C B A ++++=、、、 （用公式法化简） 解： Y=A+ABC+A BC +BC+B C =A(1+BC+BC )+C(B+B )=A+C （2）()C B A ABC C B A Y D C B A ++⊕=)(、、、 （用公式法化简） 解： Y=(A ⊕B)C+ABC+A B C = A BC+A B C+ABC+A B C =A C(B+B )+AC((B+B )=C
数字电路的期末试题 一、客观题：请选择正确答案，将其代号填入（）内；（本大题共10小题，每空2分，共20分） ⒈当某种门的输入全部为高电平，而使输出也为高电平者，则这种门将是： A．与非门及或非门； B．与门及或门； C．或门及异或门； D．与门及或非门．（ B ） ⒉在如下所列4种门电路中，与图示非门相等效的电路是：（ B ） ⒊已知，则函数F和H的关系，应是：（ B ） A．恒等； B．反演； C．对偶； D．不确定． ⒋若两个逻辑函数恒等，则它们必然具有唯一的：（A） A．真值表； B．逻辑表达式； C．电路图； D．逻辑图形符号． ⒌一逻辑函数的最小项之和的标准形式，它的特点是：（C） A．项数最少； B．每个乘积项的变量数最少； C．每个乘积项中，每种变量或其反变量只出现一次； D．每个乘积项相应的数值最小，故名最小项． ⒍双向数据总线可以采用（ B ）构成。 A．译码器； B．三态门； C．与非门； D．多路选择器． ⒎在下列逻辑部件中，不属于组合逻辑部件的是（ D ）。 A．译码器； B．编码器； C．全加器； D．寄存器． ⒏八路数据选择器，其地址输入端（选择控制端）有（ C ）个。
A．8个 B．2个 C．3个 D．4个 ⒐为将D触发器转换为T触发器，如图所示电路的虚线框内应是（ D ）。 A．或非门 B．与非门 C．异或门 D．同或门 ⒑为产生周期性矩形波，应当选用（ C ）。 A．施密特触发器 B．单稳态触发器C．多谐振荡器 D．译码器 二、化简下列逻辑函数（每小题5分，共10分） ⒈用公式法化简逻辑函数： ⒉用卡诺图法化简逻辑函数：Y(A,B,C,D)=∑m(2 ,3,7,8,11,14) 给定约束条件为m0+m5+ m10+m15=0 三、非客观题(本题两小题，共20分) ⒈如图所示为三输入变量的或门和与门的逻辑图。根据两种不同的输入波形(见图b)，画出Y1、Y2的波形。（本题共8分,每个Y1、Y2各 2分） 解
TTL电路及输入A、B、C波形如图所示，写出其输出逻辑表达式，并画输出丫的波形图电路及输入、、波形如图所示，写出输出逻辑表达式，并画出输出丫的波形图。 ---- s H L Y A B C 答案： 解：骗出迸辑表达式匕Y = A^B-C = ABC 输出波 B ------------------ C ---------------------- TTL电路及输入A、B波形如图所示，写出其输出逻辑表达式，并画输出& & >1 r 答案:丫的波形图。 C
解：输出逻辑表达式=Y = + = + C 输出波形图；+ A B C Y 如图所示电路是边沿 D 触发器，要求：（1）写出触发器的次态逻辑表达式； （2）给出CP 和A 的波形如下，画出触发 器的状态波形。设触发器初始状态为 0。 答案: 駆动方程：D = A 次态逻辑表达式’ = 融发器状态波骸（餌丄有效2 译码器74LS138和与非门构成的逻辑电路如图所示。请写出最简的输出逻辑表达式。 答案 : TOYI 囊岳爲 T5TO T7 毘一
解：输出逻辑表达式：F 二乔石?脊石* 化简；a y 二叮歼?热月二托+此+為+岭 =2方F+丄丽+屈C+HEC 二 BC C A ^A ）-^-AC （豆+月）二託*）0 同步十六进制计数器 74LS161构成电路如下图所示。要求：画出电路的状态转换图，说明该电路的逻辑功能。 答案： 解：1 ?电路的状态转换圈狀 Q^QiQiQ^ 0000 T0001 T OQIO T0011 T 0100 — 0101 t 0110 T J noo looo ^OIH （:在状态为1100时?￡D = 0P 置数为00（W ） 2.电路的逻辑功旨上是；十三进制加袪计数器卩 分析如图所示电路，要求：（1）写出输出 Y 的逻辑表达式；（2）由逻辑表达式列写真值表； （3）说明电路功 能。 答案 : Q3 QI QQ CO CTp 74LS151 I D CP D3 D2 DI DD CF 一 E I}
数字电子技术试卷 一、选择题： A组： 1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的 A、00100 B、10100 C、11011 D、11110 ２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和 C、逻辑函数的最简或与式 D、逻辑函数的最大项之和 ３、在下列逻辑电路中，不是组合逻辑电路的是（D） A、译码器 B、编码器 C、全加器 D、寄存器 ４、下列触发器中没有约束条件的是（D） A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 ５、555定时器不可以组成D。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.J K触发器 ６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。 A、有 B、无 C、允许 D、不允许 ７、（D）触发器可以构成移位寄存器。 A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 ８、速度最快的A/D转换器是（A）电路 A、并行比较型 B、串行比较型 C、并－串行比较型 D、逐次比较型 9、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K触发器 B. R-S触发器 C. D触发器 D. T触发器 10.（电子专业作）对于VHDL以下几种说法 错误的是（A ） A VHDL程序中是区分大小写的。 B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成 C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚 D 结构体是描述元件内部的结构和逻辑功能 B组： 1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ） A.二进制 B.八进制 C. 十进制 D.十六进制 2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ） A.0101 B.0110 C. 0111 D. 1000
数 字 电 子 技 术 2011年7月23日星期六
1 1 : 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。 (2分） A:0 B:1 C:Q' D:不确定 您选择的答案: 正确答案： A 知识点：JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ -------------------------------------------------------------------- 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（） (2分） A:Y=A B:Y=B C:Y=A+B D:Y=A′+B′ 您选择的答案: 正确答案： C 知识点：利用公式A+AB′=A和A+A′B=A+B进行化简 -------------------------------------------------------------------- 3 : (1001111)2的等值十进制数是（） (2分） A:97 B:15.14 C:83 D:79 您选择的答案: 正确答案： D 知识点：把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 -------------------------------------------------------------------- 4 : 图中为CMOS门电路，其输出为（）状态 (2分） A:高电平 B:低电平 C:高阻态 D:不确定 您选择的答案: 正确答案： A 知识点：对于CMOS门电路，输入端接负载时，输入电平不变 -------------------------------------------------------------------- 5 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（） (2分） A:A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3 B:A1′A0′D0
系名____________班级____________姓名____________学号____________ 密封线内不答题 2011 —— 2012 学年第 2 学期 课程名称： 数字电子技术基础 使用班级：11级电子、通信、控制本科 一、 填空、单选题（在括号内填入所选序号）（每小题2分、共20分） 1、5F.8 16 ＝（___________） 10 ＝（___________） BCD 8421 2、一个四位二进制递减计数器的初态为1110，经过三个计数脉冲后，该计数器的状态 为_________。 3、要用1K ×4的RAM 构成存储容量为4K ?16位的存储器，需要用 _________片进行扩展。 4、A/D 转换器用以将输入的_________转换成相应_________输出的电路。 5、偏离状态能在计数脉冲作用下自动转入有效状态的特性，称为__________特性。 6、如果F （A,B,C ）＝∑)7,5,4,2,0(m ，那么F (A,B,C)＝M ∏( ) 。 A. 0,2,4,5,7 B . 1,3,6 C . 0,2,3,5,7 D . 1,4,6 7、已知D/A 转换器的最小输出电压为10mv ，最大输出电压为2.5v ，则应选用（ ）位的D/A 转换器。 A . 7 B . 8 C. 9 D . 10 8、存储容量为256×8的RAM 有（ ）根地址输入线。 A . 8 B. 256 C . 10 D . 11 9、TTL 电路中三极管作为开关时工作区域是( )。 A. 饱和区+放大区 B. 饱和区+截止区 C. 放大区+击穿区 D. 击穿区+截止区 10、4位输入的二进制译码器，其输出端有( )位。 A. 16 B. 8 C. 4 D. 2 二、逻辑函数简化及变换 （共15分） 1、用公式法将下面的逻辑函数式化简为最简与—或表达式。（6分）
A 卷 一．选择题（18） 1．以下式子中不正确的是（ C ） a ．1A ＝A b ．A ＋A=A c ． B A B A +=+ d ．1＋A ＝1 2．已知B A B B A Y ++=下列结果中正确的是（ ） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y += 3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA 4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 6． A 7． B 8． A 9． B b ．时序电路必然存在状态循环
c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ） a ．“110” b ．“100” c ．“010” d ．“000” 8、下列描述不正确的是（ ） a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b ．寄存器只能存储小量数据，存储器可存储大量数据。 c ．主从JK 触发器主触发器具有一次翻转性 d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 二．判断题（10分） 1．TTL 门电路在高电平输入时，其输入电流很小，74LS 系列每个输入端的输入电流在40uA 以下（ ） 2．三态门输出为高阻时，其输出线上电压为高电平（ ） 3．超前进位加法器比串行进位加法器速度慢（ ） 4．译码器哪个输出信号有效取决于译码器的地址输入信号（ ） 5．五进制计数器的有效状态为五个（ ） 6． 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ ） 7． 当时序逻辑电路存在无效循环时该电路不能自启动（） 8． RS 触发器、JK 触发器均具有状态翻转功能（ ） 9． D/A 的含义是模数转换（ ） 10．构成一个7进制计数器需要3个触发器（ ） 三．计算题（5分） 如图所示电路在V i ＝和V i ＝5V 时输出电压 V 0分别为多少，三极管分别工作于什么区（放 大区、截止区、饱和区）。 V i 10k 3k GND +5V V 0
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
数字电子技术试卷试题答案汇总(完整版)
数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规 则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与 非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方 程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方 程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲 同时加到所有触发器上 C 、异步计数器不需要计数脉冲的控制 8、下列说法是正确的是 （ ）
数字电路试题及答案 二、单项选择题（本大题共10小题，每小题2分，共20分） １、十六进制数（8F）16对应的十进制数是（ C ） Ａ、141 Ｂ、142 Ｃ、143 Ｄ、144 2、逻辑函数L（A，B，C）=（A+B）（B+C）（A+C）的最简与或表达式为（ D） A、（A+C）B+AC B、 AB+（B+A）C C、 A（B+C）+BC D、 AB+BC+AC 3、与非门输出为低电平时，需满足（ D ） A、只要有一个输入端为低电平 B、只要有一个输入端为高电平 C、所有输入端都是低电平 D、所有输入端都是高电平 4、能够实现“线与”功能的门电路是（ D ） A、与非门Ｂ、或非门 Ｃ、三态输出门Ｄ、集电极开路门 5、由与非门构成的基本ＲＳ触发器，要使Ｑn+1＝Ｑｎ，则输入信号应为（A） Ａ、Ｒ＝Ｓ＝１Ｂ、Ｒ＝Ｓ＝０ Ｃ、Ｒ＝１，Ｓ＝０Ｄ、Ｒ＝０，Ｓ＝１ 6、要使Ｔ触发器Ｑn+1＝Ｑn ,则（B） Ａ、Ｔ＝ＱｎＢ、Ｔ＝０Ｃ、Ｔ＝１Ｄ、Ｔ＝n 7、对于JK触发器，要使Q n+1=Q n，则（B） A、J=K=1 B、J=K=0 C、J=1，K=0 D、J=0，K=1 8、为实现D触发器转换成T触发器，题图所示的虚线框内应是。（ C ） A、与非门 B、异或门 C、同或门 D、或非门 9、十六个数据输入端的数据选择器必有地址输入端的个数为（ D） A、1 B、2 C、3 D、4 10、一个4位二进制计数器的最大模数是（ C ） A、4 B、8 C、16 D、32 三、简答题（本大题共2小题，每小题5分，共10分） 1、数字电路从整体上看可分为几大类？ 答：(1)、按集成度分，有小、中、大、超大、甚大规模；（3分） (2)、按结构工艺分，有TTL、CMOS集成电路。（2分） 2、最简与－或表达式的标准是什么？ 答：（1）、包含的与项最少；（3分） （2）、每个与项中变量的个数最少。（2分） 四、分析计算题（本大题共6小题，每小题10分，共60分） 1、逻辑电路的输入变量A、B和输出函数F的波形如题3-1图所示，试列出真值表，写出逻辑函数F的逻辑表达式，并画逻辑图。
数字电子技术基础 试题库及答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲同
时加到所有触发器上 C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是（） A、施密特触发器的回差电压ΔU=U T+-U T- B、施密特触发器的回差电压越大，电 路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能力越强 9、下列说法正确的是（） A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态 C、多谐振荡器有两个暂稳态 10、下列说法正确的是（） A、555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平 C、555定时器没有清零端 三、判断题（每题1分，共10分） 1、A+AB=A+B （） 2、当输入9个信号时，需要3位的二进制代码输出。（） 3、单稳态触发器它有一个稳态和一个暂稳态。（） 4、施密特触发器有两个稳态。（） 5、多谐振荡器有两个稳态。（） 6、D/A转换器是将模拟量转换成数字量。（） 7、A/D转换器是将数字量转换成模拟量。（） 8、主从JK触发器在CP=1期间，存在一次性变化。（） 9、主从RS触发器在CP=1期间，R、S之间不存在约束。（） 10、所有的触发器都存在空翻现象。（） 四、化简逻辑函数（每题5分，共10分） 1、 2、Y（A，B，C，）=∑m（0，1，2，3，4，6，8，9，10，11，14） 五、画波形图（每题5分，共10分） 1、 2、 六、设计题（每题10分，共20分）
2010-2011学年度第一学期 09级电子技术基础（数字部分）期末考试试卷 一、填空题（本大题共15小题，每空1分，总计30分） 1、 (127)10= ( )2= ( ) 8421BCD。 2、5个变量可构成个最小项，全体最小项之和为。 3、基本逻辑运算有、、 3种。 4、描述逻辑函数各个变量取值组合和函数值对应关系的表格叫。 5、3线—8线译码器74LS138处于译码状态时，当输入A2A1A0=011时，输出= 。 6、对于T触发器，当T= 时，触发器处于保持状态。 7、某计数器的输出波形如图1所示，该计数器是进制计数器。 CP Q 1 Q 2 Q （图1） 8、触发器有个稳定状态，用来寄存和。这种无外加触发信号时能维持原态不变的功能称功能。在外加触发信号作用下，触发器状态。 9、要完成二进制代码转换为十进制数，应选择的电路是：。 10、所谓计数器，是指能和输入脉冲个数的逻辑部件，它是利用触发器的功能来实现的。 11、对于JK触发器，若J=K，则可完成触发器的逻辑功能；若K= J，则可完成触发器的逻辑功能。 12、加法器是用来完成二进制数的加法运算的，它分为和。 13、用表示某些特定含义的代码就称为编码；而把的过程称为，它是编码的逆过程。 14、一个十进制加法计数器需要由个JK触发器组成。 15、3位二进制计数器累计脉冲个数为；4位二进制计数器累计脉冲个数为。 二、单项选择题（本大题共10小题，每小题2分，总计20分） 1、要将方波脉冲的周期扩展16倍，可采用：。 A、16进制计数器 B、十位二进制计数器 2、能实现串行数据变换成并行数据的是：。 A、编码器 B、译码器 C、移位寄存器 D、二进制计数器3、构成4位寄存器应选用个触发器。 A、2 B、4 C、6 D、8 4、对于由3个D触发器组成的单向移位寄存器，3位串行输入数码全部输入寄存器并全部串行输出，则所需要的移位脉冲的数量为。 A、12 B、6 C、3 D、2 5、具有“置0”、“置1”、“保持原状”、“状态翻新”，被称为全功能的触发器的是。 A、D触发器 B、T触发器 C、JK触发器 D、同步RS触发器 6、在触发脉冲作用下，每来一个触发脉冲，触发器的状态就翻转一次的触发器是：。 A、D触发器 B、T，触发器 C、JK触发器 D、同步RS触发器 7、对于基本RS触发器，若S=R=0，则。 A、Q=Q=0 B、Q=Q=1 C、Q=1，Q=0 D、Q=1，Q=0 8、存储8位二进制信息要个触发器。 A、2 B、4 C、6 D、8 9、对于一个共阳极型数码管，若译码器输出送数码管驱动的abcdefg=0000110，则显示的字符为。 A、2 B、3 C、E D、F 10、在下列逻辑电路中，不是组合逻辑电路的是：。 A、译码器 B、运算放大器 C、全加器 D、编码器 三、问答及作图题（本大题共4小题，每小题8分，共32分） 1、触发器的描述方法有哪些？请列举其中四种。 2、异步计数器在结构上有何特点？同步计数器在结构上有何特点？ 3、两个D触发器构成的电路如图二所示，设初态Q0=Q1=1，试画出在5个脉冲作用下Q0、 Q、Q1 、 1 Q端的输出波形。 CP （图二） Q Q Q1 CP 1 Q