芯片封装技术教师：钟铁钢教材：李可为.集成电路芯片封装技术(第2版).电子工业出版社.2013
第一章绪论
一、微电子封装的概念：
狭义上是指利用薄膜技术和微细加工技术，将芯片和其他要素在框架或基板上布置、固定、粘贴及连接，引出接线端子并利用可塑性绝缘介质灌封、固定，并构成整体的立方结构的工艺。
广义上包括狭义上的封装和系统封装（又称封装工程）是指将基板、芯片封装整体及分立器件等要素，按电子整机的要求进行连接和装配，实现一定的电气、物理性能，转换成具有整机形式的整机结构或装置。
二、芯片封装涉及到的领域：化学、物理、电气自动化、材料。
三、芯片封装的功能：1.电源分配：传递电能 2.信号分配 3.提供散热途径
4.机械支撑
5.环境保护
四、确定封装要求的影响要素：1.性能 2.产品可靠性 3.外形与结构 4.成本
五、微电子封装的技术层次：
1.芯片互联级（芯片层次封装）：将集成电路芯片与基板或引脚架之间的粘连固定、电路连线与封装保护工艺。
2.多芯片封装：形成“电路卡”工艺。
3.部件及子系统的封装。
4.电子整机系统的构建。
5.第零层次：芯片上集成电路元件之间的连接工艺。
六、封装的分类：
1.按封装中组合集成电路芯片的数量分：单芯片封装（SCP）、多芯片封装（MCP）。
2.按密封材料分：金属、陶瓷、高分子聚合物。
3.按器件与电路板的互连方式分：引脚插入型（PTH）、表面贴装型（SMT）。
七、封装形式的发展：发展方向：轻、薄、短、小。
单边引脚引脚间距2.54mm
交叉引脚引脚间距1.27mm
八、封装材料的性能参数：1.介电常数ε：ε>1为绝缘材料。
2.热膨胀系数CTE：在等压条件下，单位温度变化导致的体积变化。
3.介电强度：试样击穿时，单位厚度上能承受的压力（电压）。
九、微电子封装技术发展的驱动力：
1.集成电路的发展对微电子封装材料的推动。
2.电子整机的发展对微电子封装的驱动。
3.市场发展对微电子封装的驱动。
十、微电子技术发展对封装的要求：
1.封装尺寸小型化（微型化）：采用新的封装形式和材料实现。
2.适应更高的散热和电性能要求。
3.集成度提高适应大芯片要求。
4.高密度化和高引脚数。
5.适应恶劣环境。
6.适应高可靠性要求。
7.考虑环保要求。
第二章封装工艺的流程晶圆片→分片→贴片→引线键合→塑料封装→封装测试
一、芯片封装的分段：1.封装材料成型之前阶段——前段操作。
2.封装材料成型之后阶段——后段操作。
二、详细工艺流程：
1.芯片的减薄与切割：
减薄：①磨削、研磨②干式抛光③化学机械平坦工艺④电化学腐蚀⑤湿法腐蚀
切割：①刀片切割②激光半切割③激光全切割
2.芯片贴装：是指将集成电路芯片固定于封装基板或引脚架上的工艺过程。
①共晶粘贴法②焊接粘贴法③导电胶粘贴法④玻璃胶粘贴法
3.芯片互连：是指将芯片焊区与电子封装外壳的I/O引线或基板上的金属布线焊区相连接，以实现芯片功能的制造工艺。
①引线键合技术（WB）②载带自动键合技术（TAB）③倒装芯片键和技术（PCB）
4.材料成型技术：①转移成型技术②喷射成型技术③预成型技术
封装材料：①热塑性材料（可反复应用，物理反应）
②热固性材料（不可反复应用，化学反应）
5.去飞边毛刺：毛刺飞边指封装过程中塑封料树脂溢出，帖带毛边，引线毛刺等现象。
介质去毛刺飞边技术：①去毛刺飞边②将引线擦毛（去引线外部氧化层）6.引脚上焊锡：目的：①增加保护性镀层，以增加抗蚀性②增加可焊性
方式：①电镀工艺②锡工艺
7.切筋成型：①切筋②打弯
8.打码工艺：①油墨印码②激光印码
9.测试、包装：测试的三个阶段：①目检②老化实验③最终测试
第三章厚膜技术
一、厚膜简介：厚膜技术是指采用丝网印刷技术，经干燥、烧结等工艺，将传统无源元件或导体形成于散热性能良好的陶瓷绝缘基板上，并用激光处理达到线路所需的精密度，之后采用表面帖装技术（SMT）将IC或其他元器件进行安装，形成最终电路结构，最后采用多样化的引脚和封装形式得到最终的混合电路。
二、厚膜浆料：
1.两个共性：①适用于丝网印刷的具体非牛顿流变能力的黏性液体
②有两种不同的多组份组成：
功能相：提供材料的电学和力学性能
截体相：提供合适的流变能力
【注】牛顿流体指剪切应力与剪切变形速率成线性关系的液体（低黏性液体）。
2.传统厚薄膜浆料的主要成份：
①有效物质：决定膜的功能。浆料中的有效物质决定烧结膜的电性能，如果是金属则烧结膜
是导体；如果是金属氧化物则是一种电阻；如果有效物质是一种绝缘材料，则
烧结后的膜是一种介电体。
②粘接成份：提供膜与基板间的粘贴力，使有效物质处于悬浮状态。
③有机粘接剂：可使有效物质和粘接成分保持悬浮态直到膜烧制完成；可为浆料提供良好的
流变能力以进行丝网印刷。有机粘结剂不挥发，但在高温下趋于烧尽。
④溶剂或稀释剂：用于烧结前的有机粘结剂的稀释，烘干和烧结时挥发掉。
三、厚膜浆料的参数：粒度、固体粉末百分比含量、粘度。
1.为适应丝网印刷，浆料需具有下述特性：
①流体必须具有一定的屈服点：印刷后静止不流动，流动最小压力远大于重力。
②流体应具有一定的触变性：剪切速率影响流体流动性。
③流体应具有某种程度滞后作用：粘度随压力降低而增加。
四、厚膜导体材料：
1.实现的功能：①提供电路节点间的导电布线功能②提供后续元器件焊接安装区域
③提供电互连：元器件、膜布线和更高级组装互连④提供厚膜电阻的端接区
⑤提供多层电路导体层间的电气连接
2.基本类型：①可空气烧结的厚膜导体：Au和Ag等。
②可氮气烧结的厚膜导体：Cu、Ni和Al等。
③须还原气氛烧结的厚膜导体：W，防止烧结过程中，其他物质热分解后被氧化。
3.混合电路制造对厚膜导体材料的要求：①电导率高、且温度相关性小。
②不与玻璃态物质发生反应。③与介电体和电阻体相容性好，不向其扩散。
④不发生电迁移、无焊接浸蚀。⑤耐热循环和热冲击，高温时不发生电蚀现象。
⑥资源丰富、价格低廉。
4.厚膜电阻电性能：
①初始电阻性能：
a.电阻温度系数TCR：材料电阻随温度变化的特性称为电阻温度系数，通常是非线性关系。
金属材料的TCR是正值，非金属材料的TCR为负值。
b.电阻电压系数VCR：表征电阻对高电压的敏感性，也是非线性关系。
电压增加时电阻浆料的半导体组分VCR是负值。
c.电阻噪声：指材料中基态电子发生跃迁时出现的影响自由电子运动的现象。能级间电位差
越大，噪声越大。厚膜电阻中有两种噪声源：热噪声和电流噪声。其中，热噪
声多来自材料内部电子能级跃迁；而电流噪声则来自材料边界间的电子跃迁。
②时间相关性能：高温漂移、潮湿稳定性、功率承载容量。
五、厚膜介质材料：
1.厚膜介质材料是以多层结构形式用作导体层间的绝缘体，可在介质层上留有开口区或通孔以便相邻导体层之间的电互连。
2.混合电路制造对厚膜介质材料的要求：
①烧结获得的厚膜介质材料膜必须连续、致密的，以起到消除层间短路的目的。
②介质材料膜必须具有良好的热膨胀系数(CTE)匹配性，以减少基板受热弯曲引起的材料层间开裂。
③介质材料膜必须具有良好的介电性能。
3.釉面材料是可在较低温度下烧结的非晶玻璃，作用是对电路提供机械保护和抗外部环境影响保护，阻挡焊料的散布、确保厚膜电阻调阻后的稳定性。
六、丝网印刷：
1.丝网印刷是指将浆料按照基板上的图案涂布在基板上的工艺，主要通过不锈钢网的网孔印刷涂布至基板表面，不锈钢网网孔的设计制作采用的掩模技术。
2.丝网印刷步骤：①丝网固定在丝网印刷机上②将基板直接放在丝网下面，平行紧贴
③涂布浆料在丝网上面④刮板在丝网表面平行运动，将图案印在基板上⑤丝网脱离。
3.丝网印刷的注意事项：①浆料的触变性（非牛顿流体）②浆料的粘度合适
③印刷线条的清晰度和精确度：基板表面张力>丝网表面张力
4.丝网印刷基本步骤：
七、厚膜浆料的干燥
1.厚膜浆料干燥工艺：①流平：常温下，挥发低温挥发有机组分，时间约为5-15min，以保
证粘度下降的浆料有足够的时间挥发和恢复粘度（用以维持印刷膜的边缘清晰度）。
②强制干燥：70-150℃温度范围内强制干燥约15min，注意抽风排除溶剂，防止对烧结
气氛产生影响。
2.浆料干燥工艺参数控制：①干燥气氛纯洁度：干燥过程须在洁净室内进行(<100000级），
防止灰尘或纤维屑等落在烘干的膜表面，以免后续烧结产生缺陷。
②干燥升温速率：如果升温速率过快，溶剂的迅速挥发易造成膜的开裂。
3.厚膜浆料烧结的控制要点：①清洁的烧结环境
②均匀可控的温度工作曲线：预热→升温→恒温→降温
③均匀可控的烧结气氛
第四章芯片互连技术
一、互连技术分类：引线键合技术(WB)、载带自动键合技术(TAB)、倒装芯片键合技术(FCB)
二、引线键合技术：
1.概述：是指将半导体裸芯片焊区与微电子封装的I/O引线或基板上的金属布线焊区用金属
细丝连接起来的工艺技术。
2.分类和应用范围：
①热压键合：利用加压和加热，使金属丝与焊区接触面原子间达到原子引力范围，实现键合。键合点一端是球形，一端是楔形，常用于Au丝键合。
②超声键合：超声波发生器使劈刀发生水平弹性振动，同时施加向下压力。劈刀在两种力作用下带动引线在焊区金属表面迅速摩擦，引线发生塑性变形，与键合区紧密接触完成焊接。常用于Al丝键合，键合点两端都是楔形。
③热超声波(金丝球)键合：用于Au和Cu丝的键合。采用超声波能量，键合时要提供外加热源。
3.对金属材料特性的要求：①可塑性好，易保持一定形状，化学稳定性好。
②尽量少形成金属间化合物，键合引线和焊盘金属间形成低电阻欧姆接触。【注】柯肯达尔效应：两种扩散速率不同的金属交互扩散形成缺陷。如Al-Au键合后，Au向Al中迅速扩散，产生接触面空洞。
三、载带自动键合技术
1.概述：将芯片组装在金属化柔性高分子聚合物载带上的集成电路封装技术，具体指将芯片焊区与电子封装体外壳的I/O引线或基板上的布线焊区用有引线图形金属箔丝连接。
2.分类：按其结构和形状可分为①Cu箔单层带②Cu-PI双层带
③Cu-粘接剂-PI三层带④Cu-PI-Cu双金属带
3.工艺步骤：先在芯片上形成凸点，将芯片上的凸点同载带上的焊点通过引线压焊机自动的键合在一起，然后对芯片进行密封保护。
4.关键材料：①基带材料：基带材料要求高温性能好、热匹配性好、收缩率小、机械强度高等，聚酰亚胺（PI）是良好的基带材料，但成本较高，此外，可采用聚酯类材料作为基带。
②基带金属材料：制作TAB引线图形的金属材料常用Cu箔，少数采用Al箔，导热性和导电性好，机械强度高，延展性好。
③凸点接触材料：芯片焊区金属通常为Al，在金属膜外部淀积制作粘附层和钝化层，防止凸点金属与Al互扩散。典型的凸点金属材料多为Au或Au合金。
5.优点：①TAB结构轻、薄、短、小，封装高度<1mm
②电极尺寸、电极与焊区间距较之WB小③容纳I/O引脚数更多，安装密度高
④引线电阻、电容、电感小，有更好的电性能⑤可对裸芯片进行筛选和测试
⑥采用Cu箔引线，导电导热好，机械强度高⑦键合点抗键合拉力比WB高
⑧采用标准化卷轴长带，对芯片实行多点一次焊接，自动化程度高
四、倒装芯片键合技术
1.概述：是指将裸芯片面朝下，芯片焊区与基板上的金属布线焊区直接互连的一种键合方法。由于芯片通过凸点直接连接基板和载体上，倒装芯片又称为DCA（Direct Chip Attach）。
2.芯片凸点类型：①按材料可分为：焊料凸点、Au凸点和Cu凸点
②按凸点结构可分为：周边性和面阵型
③按凸点形状可分为：蘑菇型、直线型、球型
3.工艺步骤：①调准对位②落焊头压焊③倒装芯片下填充
4.特点：
优点：①互连线短，互连电特性好②占基板面积小，安装密度高
③芯片焊区面分布，适合高I/O器件④芯片安装和互连可同时进行，工艺简单、快速
缺点：①需要精选芯片②安装互连工艺有难度，芯片朝下，焊点检查困难
③凸点制作工艺复杂，成本高④散热能力有待提高
第五章焊料合金
一、电子组装焊料：一种易熔金属，是通过自身吸热融化将两种或多种不熔的母材实现机械和电气连接的一种材料。
二、电子产品焊接对焊料的性能要求：
1.熔点相对较低，有利于焊料的均匀分布。
2.熔融的焊料需在被焊金属表面具有良好的流动性，有利于焊料的均匀分布。
3.凝固时间要短，有利于焊料的成型，便于操作。
4.焊接后焊点外观要好，便于检查。
5.导电性要好，并有足够的机械强度。
6.抗腐蚀性要好，能够耐受高低温、酸碱等恶劣环境。
7.原材料应当资源丰富，价格低廉。
三、焊料合金的成分：
1.锡的物理性质：符号Sn，原子序数50，原子量118.71。地壳中的含量为0.004%，几乎都以锡石(氧化锡)的形式存在。金属锡柔软，易弯曲，熔点231.9℃，沸点226℃，密度:5.77(α锡)、7.29(β锡) ，延展性好。
2.锡的化学性质：
①在大气中耐腐蚀性能好，不受水、氧气、二氧化碳的作用，不失去金属光泽。
②能抗有机酸的腐蚀，对中性物质有较高的抗腐蚀性。
③锡是一种两性金属，能与强酸和强碱起化学反应。
3.铅的物理性质：符号Pb，原子序数82，原子量207.2。地壳中质量含量为0.0016%，铅很少以游离状态存在于自然界，主要以方铅矿(PbS)、白铅矿(PbCO3)、硫酸铅矿(PbSO4)的形式存在。熔点327.502℃，沸点1740℃，密度11.3437g／cm3。质地柔软，延性弱，展性强，有润滑性。
【注】延性：材料在受到拉力作用产生断裂前的塑性形变的能力。展性：外力作用下能碾成薄片而不破裂的性质。
4.铅的化学性质：铅的化学性质稳定，有良好的抗腐蚀能力。
5.焊料的分类：①Sn-Pb共晶焊料②含Bi、In的低温焊料
③富Pb的高温焊料④含Ag、Sn的高强度焊料
第六章元器件与电路板的接合方式
一、元器件与电路板的接合方式：1.引脚插入式接合THT 2.表面贴装式接合SMP
引脚是热和电信号的导通通道，有些引脚还支撑元器件自身重量。
二、接合方式的选用依据：1.电路板的密度 2.元器件可维修性和更换频率
3.可靠性
4.功能需求
5.制作成本
三、混合电路接合技术：
1.双面SMT接合
2.双面THT与SMT接合
3.正面THT与反面SMT接合
4.引脚插入式(THT)：
①按引线形状分：直插型，弯曲型，半弯曲型，铲型，迂回接合型。
②依据通孔内壁是否镀有铜膜分：有支撑焊接点，无支撑焊接点。
③按导孔接合方式分：弹簧固定式，针脚焊接式。
5.表面贴装式：①有引脚式②无引脚式
四、引脚架材料：
1.铁镍合金：42%Fe-58%Ni合金
特点：①与Si、Al材料热膨胀系数匹配性好②可直接进行电镀或浸锡
③强度、韧性等机械性能好④导热性差，不适合高功率器件封装
2.复合金属：不锈钢覆铜复合材料，常用于塑料封装
特点：①导热性好（相比于铁镍合金）②机械强度接近铁镍合金③热膨胀系数大
3.铜合金：与铁、锌、锡等合金，常用于塑料封装
特点：①导电、导热性能好②机械强度高③热膨胀系数高
五、THT引脚焊接接合流程：
插件→涂布助焊剂→预热→浸锡成型→多余焊锡吹除→检测，清洁。
第七章陶瓷封装
一、陶瓷封装工艺简介：
指将IC芯片粘贴固定在一个载有引脚架或厚膜金属导线的陶瓷基板孔洞中，完成芯片与引脚间的互连后，再将另一片陶瓷或金属盖板采用玻璃或金属材料进行密封粘贴。
二、陶瓷封装技术特点：
1.能提供IC芯片气密性的密封保护，使其具有优良的可靠性。
2.电、热、机械特性等方面稳定，可作为封装的封盖材料，各种微电子产品的承载基板。
3.与塑料封装相比较，它的工艺温度较高，成本较高。
4.工艺自动化与薄型化封装的能力逊于塑料封装。
5.陶瓷材料具有较高的脆性，易致应力损坏。
6.在需要低介电常数与高连线密度的封装中有欠缺，其必须与薄膜封装技术竞争。
三、陶瓷封装工艺流程：
铸模成型→引脚/基板黏接→晶片黏结→芯片黏接→打线键合→基板/盖板黏接→引线镀锡→引脚切割成型四、陶瓷封装材料：
用于制作基板或盖板的基材为浆料。
高分子黏结剂
有机材料塑化剂
浆料有机溶剂
无机材料：加入玻璃粉末的氧化铝材料
加入玻璃粉末的作用：①调整CTE值②调整ε③降低烧结温度④起一定粘接作用。
陶瓷基板按烧结温度分为高温共烧型和低温共烧型。
第八章塑料封装
一、塑料封装概述：指用环氧树脂等合成的高分子聚合物将已完成引线键合的IC裸芯片和模块化的引线框架完全包封在一起的集成电路工艺。
二、塑料封装技术特点：
1.密度小，重量轻
2.成本低，薄型化发展迅速
3. 工艺较为简单，自动化程度高
4.电子产品可靠性总体不高
5. 散热性、耐热性、密封性差
三、塑料封装工艺流程：
裸芯片制作→芯片贴装→引线键合→铸模成型→烘烤成型→引脚镀锡→引脚切割成型
四、塑料封装材料：
塑料封装的铸膜成型材料分为热硬化型高分子材料(Thermosets)与热塑型(Thermoplastics)高分子材料。酚醛树脂、硅胶等热硬化型塑胶为塑料封装最主要的材料，它们都有优异的铸膜成型特性，但也各具有某些影响封装可靠性的缺点。
塑料封装的铸膜材料一般由酚醛树脂、加速剂、硬化剂、催化剂、耦合剂、无机填充剂、阻燃剂、模具松脱剂及黑色色素等成分组成。
1.硬化剂（固化剂）：在树脂塑料、胶粘剂之间能够使高聚物分子之间发生交联反应的物质。
2.催化剂：促进和引发高分子聚合物的交联反应。
3.加速剂：加速树脂的交联反应，促进胶凝硬化。
4.耦合剂（高分子凝胶）：改善聚合物黏性。
5.模具松脱剂：防止塑料、凝胶或其它材料粘接在模具表面，起到促脱离作用的功能性助剂。
6.阻燃剂：增加易燃聚合物难燃性的助剂。
7.无机填充剂：强化材料基底，降低CET值，提高热导率。
8.黑色色素：增加外观美观性并统一标准。黑色是IC封装工艺的标准色。
五、塑料封装及铸模工艺技术：
1.转移成型技术：
①成品厚度范围广，特别是厚度较大的芯片②适用于引线键合连线的IC封装③成品受污染小，结构致密④设备控制参数（压力、流速、温控速率）要求高⑤易产生倒线现象：引脚上下流速的不同易引起弯曲⑥设备结构复杂，精度要求高⑦铸模成型工艺压力易引起芯片封装框架的破坏
2.喷射成型技术：①成品厚度较小，适用于薄型化的小型器件②无铸模成型工艺压力引起的破坏③无原料的流动性和铸孔填充过程引起的破坏④适用于TAB连线的IC芯片封装⑤成品易受水水汽侵袭和干扰⑥原料的粘滞性要求极为严格⑦只能做单面涂装，无法避免应力产生
⑧工艺时间比较长
3.预成型技术
六、塑料封装可靠性试验
1.高温偏压试验
2.加速应力试验
3.温度循环试验
4.温度/湿度/偏压试验
5.G1应力试验
【G1应力试验】是将元器件置于水、氯气、硫磺、二氧化氮气氛中的试验。
第九章气密性封装
一、气密性封装简介：指能够完全防止污染物（液体和固体）侵入和腐蚀的封装形式。
气密性封装目的：保护IC芯片避免不适当的电、热、化学、机械等因素的影响，特别
是外部环境中的水汽。
二、近气密性封装：介于全气密性封装和非气密性封装之间的一种封装新理念，也称为准气
密性封装。其主要是通过使用一些特定的封装材料来实现一定的密封级别。
三、近气密性封装工艺流程：外壳的设计与加工→芯片贴装→引线键合→封帽→气密性检测近气密性封装主要是采用特殊处理的热固塑脂类环氧基聚合物（如苯并环丁烯(BCB)）和热塑性塑料系列封料（如液晶聚合物(LCP)等高分子材料）。
四、金属气密性封装的形式与过程：
金属气密性封装具有良好的水隔绝能力，应用于分立的电子元器件和高可靠性要求的军用电子封装领域。封装过程如下：
1.将针状引脚固定在镀Ni或Au的金属基座钻孔内。
2.在基座上表面焊接金属缓冲层，目的是减低金属热膨胀系数差以缓冲热应力，增加散热性。
3.将IC裸芯片固定在金属基座上完成引线键合。
4.在基座周围熔接或焊接金属封盖。
五、金属封装的分类：
1.平台插入式金属封装：由平台式管座和拱形管帽组成，采用储能焊、锡焊、激光焊连接管帽。其中储能焊最为常用。
【储能焊】属于电容焊。主要是利用储能电容器在长时间内积蓄的电能，在焊接瞬间将能量释放出来获得极大的焊接电流，在两材料接触处形成的接触电阻会把相应的电能转换成热能从而完成焊接的过程。工业上也称冶金焊接。
2.腔体插入式金属封装：由腔体式管座和盖板(平盖板或台阶盖板)组成，采用平行缝焊焊接。
【平行缝焊】属于电阻焊。主要是通过两个圆锥形的滚轮电极分别压在上盖板和焊框两侧，加上电流后电流通过上电极、盖板、焊框、下电极，使得盖板和焊框接触处形成局部熔融状态，凝固成型后形成焊接点。所加的电流为脉冲电流，每一个脉冲都会形成一个焊接点，滚轮在盖板上匀速移动，重叠的焊点在盖板和焊框间形成连续的焊缝，从而完成气密性的焊接。
3.扁平式金属封装：由扁平式管座和盖板(平盖板或台阶盖板)组成，采用平行缝焊焊接。
4.圆形插入式金属封装：由圆形管座和拱形管帽组成，采用采用储能焊、锡焊、激光焊焊接。
六、金属气密性封装的特点：
1.封装气密性良好
2.可提供良好的热传导通道和电屏蔽方式
3.材料的结合特性和机械特性优于其它材料
4.金属缓冲层和合金化工艺技术成熟
5.熔接不能移去盖板进行再修复工作，焊接可以移去盖板进行再修复工作。
七、陶瓷气密性封装：是通过玻璃与陶瓷及金属合金引脚间的紧密结合特性来实现的。
封装形式：金属引脚架采用暂时软化的玻璃固定在釉化的陶瓷基板上，完成芯片贴装及引线键合后粘贴上盖板。
八、玻璃气密性封装：
1.玻璃的作用：玻璃是一种重要的固定、粘贴材料，能提供金属等材料间的密封性。
2.玻璃气密性封装优点：绝缘良好，抗氧化性好，结构致密，稳定性好。
玻璃气密性封装缺点：强度低，脆性大。
3.应用时注意：玻璃气密性封装中应避免长生过高的残余应力，避免产生破损现象。
九、金属与玻璃间的密封：
1.压缩密封：玻璃与金属材料间不需要金属氧化物的辅助，选择热膨胀系数低于金属的玻璃
材料进行粘接。
2.匹配密封：玻璃与金属材料间需要金属氧化物的辅助才能完成密封的方法，金属材料与玻
璃材料热膨胀系数相等。
3.压缩密封强度与密封性比匹配密封好。匹配密封热稳定性比压缩密封好。
十、各类封装材料的对比：
塑料封装：成本低，气密性差，吸潮，承受功率小，易老化，不易散热。
陶瓷封装：成本高，气密性好，耐高温，承受功率大。
金属封装：成本高，气密性好，耐高温，承受功率很大，屏蔽效果好。
第十章先进封装技术
一、BGA技术简介：BGA(Ball Grid Array)即球栅阵列封装（或焊球阵列封装），是在基板下面按阵列方式引出球形引脚，在基板上面装配大规模集成电路（LSI）芯片。
二、BGA焊球分布形式：全阵列，部分阵列。
三、BGA技术发展历史：在20世纪90
年代初期由Motorola和Citizen公司共同
开发。BGA的出现源于方形扁平式封装
(QFP)的性能和成本要求：引脚数不断增加，引脚间距越来越小，性价比越来越低。
四、BGA技术特点：
1.成品率高，可将窄间距QFP焊点失效率降低两个数量级。
2.芯片引脚间距小，贴装工艺精度要求高。
3.显著增加了引出端子数与本体尺寸比—互连密度高。
4.BGA引脚短—电性能好，牢固—不易变形。
5.焊球有效改善了共面性，有助于改善散热性。
6.适用于多芯片组件的封装，实现高密度和高性能的要求。
五、BGA球栅阵列分类：常用的BGA封装芯片主要包括四种类型：1.PBGA(塑封球栅阵列)2.CBGA(陶瓷球栅阵列) https://www.doczj.com/doc/e68032735.html,GA(陶瓷焊柱阵列) 4.TBGA(载带球栅阵列)。此外还有MBGA(金属球栅阵列)、FCBGA(细间距球栅阵列或倒装球栅阵列)、和EBGA(带散热器的球栅阵列)等。
六、PBGA塑封球栅阵列：
1.概述：采用塑料材料和塑封工艺制作，是最常用
的BGA封装形式。PGA采用的基板类型一般为
PCB基板，芯片经过粘接和引线键合技术连接到
基板顶部引脚后采用注塑成型方法实现整体塑模。
2.结构：焊球材料为低熔点共晶焊料合金，直径约1mm，间距1.27-2.54mm，焊球采用低熔点焊料合金连接在基板底部，组装时焊球熔融并与PCB表面焊盘接合在一起。
3.技术特点：①制作成本低，性价比高②焊球参与再流焊点形成，共面度要求宽松③与环氧树脂基板热匹配性好，装配至PCB时质量高、性能好④对潮气敏感，可靠性存在隐患，且封装高度较之QFP高⑤与QFP相比，很少出现机械损伤现象。
七、CBGA陶瓷球栅阵列：
1.概述：CBGA最早源于IBM公
司，是将裸芯片安装在陶瓷多层
基板载体顶部表面形成的，连接
封装体经过气密性处理可提高
其可靠性和物理保护性能。
2.结构：CBGA采用的是多层陶瓷布线基板，焊球采用的是高熔点90Pb10Sn共晶焊料，采用盖板和玻璃封接，属于气密性封装范畴。
3.技术特点：①对湿气不敏感，可靠性高，电、热性能好②与陶瓷基板热匹配性好，与环氧树脂等基板热匹配性差③连接的芯片和元件可返修性好④裸芯片采用倒装芯片键合技术，互连密度高⑤封装成本高⑥与QFP相比很少产生机械损伤现象⑦可装配有大量I/O引脚的器件，可提高装配效率。
4.CBGA的焊接特性：采用高温合金焊球，在一般标准再流焊温度
(220℃)下焊球不熔化，起到刚性支撑作用，所需焊膏量多于PBGA。
八、CCGA陶瓷焊柱阵列：
1.概述：CCGA封装又称圆柱焊料载体封装。采用焊球柱代替焊球
作为互连基材，是当器件面积大于32mm2时CBGA的替代产品。其焊柱直径0.508mm，高度1.8mm，间距1.27mm。
2.技术特点：①CCGA承受封装体和PCB基板材料之间的热匹配应力的能力较好②散热能力优于CBGA，并适用于大器件尺寸应用领域③清洗比较容易④焊柱相对较高，更容易出现机械损伤。
九、TBGA载带球栅阵列：
1.概述：采用多层布线基板，焊料球采用高熔点焊料合金，焊接时采用低熔点焊料合金。
2.技术特点：①与环氧树脂的PCB基板热匹配性好②是最薄的BGA封装形式，有利于芯片薄型化③成本较CBGA低④对热和湿较为敏感⑤芯片轻、小，自校准偏差较之其它BGA 类型大。
【附】陶瓷双列直插式封装【附】IC封装成品
构造图
集成电路芯片封装技术（书） 第1章 1、封装定义：（狭义）利用膜技术及细微加工技术，将芯片及其他要素在框架或基板上布置、 粘帖固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构 成整体立体结构的工艺 （广义）将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程 2、集成电路的工艺流程：芯片设计（上）芯片制造（中）封装测试（占50%）（下）（填空） 3、芯片封装实现的功能：传递电能传递电路信号提供散热途径结构保护与支持 4、封装工程的技术层次（论述题）：P4图 晶圆Wafer -> 第零层次Die/Chip -> 第一层次Module -> 第二层次Card ->第三层次Board -> 第四层次Gate 第一层次该层次又称芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层组装进行链接的模块 第二层次将数个第一层次完成的封装与其他电子元器件组成一个电路卡的工艺 第三层次将数个第二层次完成的封装组装成的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺 第四层次将数个子系统组装成为一个完整电子产品的工艺过程 5、封装的分类与特点： 按照封装中组合集成电路芯片的数目——单芯片封装（SCP）多芯片封装（MCP） 按照密封材料——高分子材料封装陶瓷材料封装 按照器件与电路板互连方式——引脚插入型（PTH）表面贴装型（SMT） 6、DCA（名词解释）：芯片直接粘贴，即舍弃有引脚架的第一层次封装，直接将IC芯片粘贴到基板上再进行电路互连 7、TSV硅通孔互连封装 HIC混合集成电路封装 DIP双列直插式引线封装
A、常用芯片封装介绍 来源：互联网作者： 关键字：芯片封装 1、BGA 封装(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚 LSI 用的一种封装。封装本体也可做得比 QFP(四侧引脚扁平封装)小。例如，引脚中心距为 1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚 QFP 为 40mm 见方。而且 BGA 不用担心 QFP 那样的引脚变形问题。该封装是美国 Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为 1.5mm，引脚数为225。现在也有一些 LSI 厂家正在开发500 引脚的 BGA。 BGA 的问题是回流焊后的外观检查。 现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国 Motorola 公司把用模压树脂密封的封装称为 OMPAC，而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。 2、BQFP 封装(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和 ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见 QFP)。
常见芯片封装类型的汇总 芯片封装，简单点来讲就是把制造厂生产出来的集成电路裸片放到一块起承载作用的基板上，再把管脚引出来，然后固定包装成为一个整体。它可以起到保护芯片的作用，相当于是芯片的外壳，不仅能固定、密封芯片，还能增强其电热性能。所以，封装对CPU和其他大规模集成电路起着非常重要的作用。 今天，与非网小编来介绍一下几种常见的芯片封装类型。 DIP双列直插式 DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。DIP封装结构形式有多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存储器和微机电路等。 DIP封装 特点： 适合在PCB(印刷电路板)上穿孔焊接，操作方便。 芯片面积与封装面积之间的比值较大，故体积也较大。 最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚可插到主板上的插槽或焊接在主板上。 在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。DIP还有一种派生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高六倍。 现状：但是由于其封装面积和厚度都比较大，而且引脚在插拔过程中很容易被损坏，可靠性较差。同时这种封装方式由于受工艺的影响，引脚一般都不超过100个。随着CPU内
《微电子封装技术》试卷 一、填空题(每空2分,共40分) 1．狭义的集成电路芯片封装是指利用精细加工技术及，将芯片及其它要素在框架或基板上，经过布置、粘贴及固定等形成整体立体结构的工艺。 2．通常情况下，厚膜浆料的制备开始于粉末状的物质，为了确保厚膜浆料达到规定的要求，可用颗粒、固体粉末百分比含量、三个参数来表征厚膜浆料。 3．利用厚膜技术可以制作厚膜电阻，其工艺为将玻璃颗粒与颗粒相混合，然后在足够的温度/时间下进行烧结以使两者烧结在一起。 4．芯片封装常用的材料包括金属、陶瓷、玻璃、高分子等，其中封装能提供最好的封装气密性。 5．塑料封装的成型技术包括喷射成型技术、、预成型技术。 6．常见的电路板包括硬式印制电路板、、金属夹层电路板、射出成型电路板四种类型。 7. 在元器件与电路板完成焊接后，电路板表面会存在一些污染，包括非极性/非离子污染、、离子污染、不溶解/粒状污染4大类。 8. 陶瓷封装最常用的材料是氧化铝，用于陶瓷封装的无机浆料一般在其中添加玻璃粉，其目的是调整氧化铝的介电系数、，降低烧结温度。 9. 转移铸膜为塑料封装最常使用的密封工艺技术，在实施此工艺过程中最常发生的封装缺陷是现象。 10. 芯片完成封装后要进行检测，一般情况下要进行质量和两方面的检测。 11. BGA封装的最大优点是可最大限度地节约基板上的空间，BGA可分为四种类型：塑料球栅阵列、、陶瓷圆柱栅格阵列、载带球栅阵列。 12. 为了获得最佳的共晶贴装，通常在IC芯片背面镀上一层金的薄膜或在基板的芯片承载架上先植入。 13. 常见的芯片互连技术包括载带自动键合、、倒装芯片键合三种。 14. 用于制造薄膜的技术包括蒸发、溅射、电镀、。 15. 厚膜制造工艺包括丝网印刷、干燥、烧结，厚膜浆料的组分包括可挥发性组分和不挥发性组分，其中实施厚膜浆料干燥工艺的目的是去除浆料中的绝大部分。 16. 根据封装元器件的引脚分布形态，可将封装元器件分为单边引脚、双边引脚、与底部引脚四种。 17. 载带自动键合与倒装芯片键合共同的关键技术是芯片的制作工艺，这些工艺包括蒸发/溅射、电镀、置球、化学镀、激光法、移植法、叠层制作法等。 18. 厚膜浆料必须具备的两个特性，一是用于丝网印刷的浆料为具有非牛顿流变能力的粘性流体；二是由两种不同的多组分相组成，即和载体相。 19. 烧结为陶瓷基板成型的关键步骤，在烧结过程中，最常发生的现象为生胚片的现
芯片封装的主要步骤 板上芯片（Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊的方法在硅片和基底之间直接建立电气连接。 裸芯片技术主要有两种形式：一种是COB技术，另一种是倒装片技术（Flip Chip）。板上芯片封装（COB），半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。 COB主要的焊接方法： （1）热压焊 利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力，使焊区（如AI）发生塑性形变同时破坏压焊界面上的氧化层，从而使原子间产生吸引力达到“键合”的目的，此外，两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。 （2）超声焊 超声焊是利用超声波发生器产生的能量，通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使劈刀相应振动，同时在劈刀上施加一定的压力，于是劈刀在这两种力的共同作用下，带动AI丝在被焊区的金属化层如（AI膜）表面迅速摩擦，使AI丝和AI膜表面产生塑性变形，这种形变也破坏了AI层界面的氧化层，使两个纯净的金属表面紧密接触达到原子间的结合，从而形成焊接。主要焊接材料为铝线焊头，一般为楔形。 （3）金丝焊 球焊在引线键合中是最具代表性的焊接技术，因为现在的半导体封装二、三极管封装都采用AU线球焊。而且它操作方便、灵活、焊点牢固（直径为25UM的AU丝的焊接强度一般为0.07～0.09N/点），又无方向性，焊接速度可高达15点/秒以上。金丝焊也叫热（压）（超）声焊主要键合材料为金（AU）线焊头为球形故为球焊。 COB封装流程 第一步：扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张，使附着在薄膜表面紧密排列的LED晶粒拉开，便于刺晶。 第二步：背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上，背上银浆。点银浆。
半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？
按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作
IC的常见封装形式 常见的封装材料有：塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装。 按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。 按封装体积大小排列分：最大为厚膜电路，其次分别为双列直插式，单列直插式，金属封装、双列扁平、四列扁平为最小。 封装的历程变化：TO－>DIP－>PLCC－>QFP－>BGA －>CSP 1、DIP(DualIn－line Package)双列直插式封装 D—dual两侧 双列直插式封装。插装型封装之一，引脚从封装两侧引出 2、SIP(single in-line package)单列直插式封装 引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时封装呈侧立状 3、SOP(Small Out-Line Package) 小外形封装双列表面安装式封装 以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路） 4、PQFP（Plastic Quad Flat Package）塑料方型扁平式封装 芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。适用于高频线路，一般采用SMT技术应用在PCB板上安装
5、BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装 QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形 6、QFN(quad flat non-leaded package)四侧无引脚扁平封装 封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度比QFP 低。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电极触点难于作到QFP 的引脚那样多，一般从14 到100 左右。材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN 7、PGA(Pin Grid Array Package)插针网格阵列封装 插装型封装之一，其底面的垂直引脚呈阵列状排列，一般要通过插座与PCB板连接。引脚中心距通常为2.54mm，引脚数从64 到447 左右。 8、BGA(Ball Grid Array Package)球栅阵列封装 其底面按阵列方式制作出球形凸点用以代替引脚。适应频率超过100MHz，I/O 引脚数大于208 Pin。电热性能好，信号传输延迟小，可靠性高。
集成电路封装知识 典子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 集成电路封装知识 典子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 什么是电子封装(electronic packaging)? 封装最初的定义是：保护电路芯片免受周围环境的影响（包括物理、化学的影响）。所以，在最初的微电子封装中，是用金属罐(metal can) 作为外壳，用与外界完全隔离的、气密的方法，来保护脆弱的电子元件。但是，随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。目前，集成电路芯片的I/O线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接；芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重；由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。电子封装的类型也很复杂。从使用的包装材料来分，我们可以 将封装划分为金属封装、陶瓷封装和塑料封装；从成型工艺来分，我们又可以将封装划分为预成型封装(p re-mold)和后成型封装（post-mold）；至于从封装外型来讲，则有SIP(single in-line pack age)、DIP(dual in-line package)、PLCC(plastic-leaded chip carrier)、PQFP(p lastic quad flat pack)、SOP(small-outline package)、TSOP(thin small-outline package)、PPGA(plastic pin grid array)、PBGA(plastic ball grid array)、CS
芯片封装技术 1封装技术简介 芯片的封装技术种类实在是多种多样，诸如DIP，PQFP，TSOP，TSSOP，PGA，BGA，QFP，TQFP，QSOP，SOIC，SOJ，PLCC，WAFERS......一系列名称看上去都十分繁杂，其实，只要弄清芯片封装发展的历程也就不难理解了。芯片的封装技术已经历经好几代的变迁，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近，适用频率越来越高，耐温性能越来越好，以及引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等，都是看得见的变化。 1.1 DIP封装 20世纪70年代时，芯片封装流行的还是双列直插封装，简称 DIP (Dual ln-line Package) 。DIP封装在当时具有适合PCB（印刷电路板）的穿孔安装，具有比TO型封装易于对PCB布线以及操作较为方便等一些特点，其封装的结构形式也很多，包括多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP等等。但是衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。比如一颗采用40根I / O引脚塑料双列直插式封装(PDIP)的芯片为例，其芯片面积/封装面积=（3 x3）/（15．24 x 50）=1：86，离l相差很远。不难看出，这种封装尺寸远比芯片大不少，说明封装效率很低，占去了很多有效安装面积。 1.1.1 介绍 DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单
引线键合应用范围: 低成本、高可靠、高产量等特点使得它成为芯片互连的主要工艺方法,用于下列封装:: 1、陶瓷和塑料BGA、单芯片或者多芯片 2、陶瓷和塑料(CerQuads and PQFPs) 3、芯片尺寸封装(CSPs) 4、板上芯片(COB) 硅片的磨削与研磨:硅片的磨削与研磨是利用研磨膏以及水等介质，在研磨轮的作用下进行的一种减薄工艺，在这种工艺中硅片的减薄是一种物理的过程。 硅片的应力消除:为了堆叠裸片，芯片的最终厚度必须要减少到了30μm甚至以下。用于3D互连的铜制层需要进行无金属污染的自由接触处理。应力消除加工方法，主要有以下4种。 硅片的抛光与等离子体腐蚀:研磨减薄工艺中，硅片的表面会在应力作用下产生细微的破坏，这些不完全平整的地方会大大降低硅片的机械强度，故在进行减薄以后一般需要提高硅片的抗折强度，降低外力对硅片的破坏作用。在这个过程中，一般会用到干式抛光或者等离子腐蚀。 干式抛光是指不使用水和研磨膏等介质，只使用干式抛光磨轮进行干式抛光的去除应力加工工艺。等离子腐蚀方法是指使用氟类气体的等离子对工件进行腐蚀加工的去除应 力加工工艺。 T AIKO工艺:在实际的工程应用中，TAIKO工艺也是用 于增加硅片研磨后抗应力作用机械强度的一种方法。在此 工艺中对晶片进行研削时，将保留晶片外围的边缘部分（约 3mm左右），只对圆内进行研削薄型化，通过导入这项技 术，可实现降低薄型晶片的搬运风险和减少翘曲的作用， 如图所示。 激光开槽加工:在高速电子元器件上逐步被采用的低介电常数(Low-k)膜及铜质材料，由于难以使用普通的金刚石磨轮刀片进行切割加工，所以有时无法达到电子元件厂家所要求的加工标准。为此，迪思科公司的工程师开发了可解决这种问题的加工应用技术。减少应力对硅片的破坏作用 先在切割道内切开2条细槽(开槽)，然后再使用磨轮刀片在2条细槽的中间区域实施全切割加工。通过采用该项加工工艺，能够提高生产效率，减少甚至解决因崩裂、分层(薄膜剥离)等不良因素造成的加工质量问题。 DFL7160将短脉冲激光聚焦到晶片表面后进行照射。激光脉冲被Low-k膜连续吸收，当吸收到一定程度的热能后，Low-k膜会瞬间汽化。由于相互作用的原理，被汽化的物质会消耗掉晶片的热能，所以可以进行热影响极少的加工。 GaAs化合物半导体的薄型晶片切割:GaAs晶片因为材料比较脆，在切割时容易发生破裂或缺损，所以难以提高通常磨轮刀片切割的进给速度。如果利用激光全切割技术，加工进给速度可以达到磨轮刀片切割进给速度的10倍以上，从而提高生产效率。(进给速度仅为一例。实际操作时，因加工晶片的不同会有所差异。)
芯片封装形式 芯片封装形式主要以下几种：DIP，TSOP，PQFP，BGA，CLCC，LQFP，SMD，PGA，MCM，PLCC等。 DIP DIP封装（Dual In-line Package），也叫双列直插式封装技术，双入线封装，DRAM的一种元件封装形式。指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP封装具有以下特点： ?适合在PCB(印刷电路板)上穿孔焊接，操作方便。 ?芯片面积与封装面积之间的比值较大，故体积也较大。 ?最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚 可插到主板上的插槽或焊接在主板上。 ?在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。DIP还有一种派 生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高6六倍。 DIP还是拨码开关的简称，其电气特性为 ●电器寿命:每个开关在电压24VDC与电流25mA之下测试,可来回拨动2000次； ●开关不常切换的额定电流:100mA,耐压50VDC ； ●开关经常切换的额定电流:25mA,耐压24VDC ； ●接触阻抗:(a)初始值最大50mΩ；(b)测试后最大值100mΩ； ●绝缘阻抗:最小100mΩ,500VDC ； ●耐压强度:500VAC/1分钟； ●极际电容:最大5pF ； ●回路:单接点单选择:DS(S),DP(L) 。 TSOP 到了上个世纪80年代，内存第二代的封装技术TSOP出现，得到了业界广泛的认可，时至今日仍旧是内存封装的主流技术。TSOP是“Thin Small Outline Package”的缩写，意思是薄型小尺寸封装。TSOP内存是在芯片的周围做出引脚，采用SMT技术（表面安装技术）直接附着在PCB板的表面。TSOP封装外形尺寸时，寄生参数(电流大幅度变化时，引起输出电压扰动)减小，适合高频应用，操作比较方便，可靠性也比较高。同时TSOP封装具有成品率高，价格便宜等优点，因此得到了极为广泛的应用。 TSOP封装方式中，内存芯片是通过芯片引脚焊接在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB办传热就相对困难。而且TSOP封装方式的内存在超过150MHz 后，会产品较大的信号干扰和电磁干扰。 PQFP PQFP： (Plastic Quad Flat Package，塑料方块平面封装)一种芯片封装形式。 BGA BGA封装内存 BGA封装(Ball Grid Array Package)的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点是I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提
先进的芯片尺寸封装(CSP)技术及其发展前景 摘要：概述了芯片尺寸封装（CSP）的基本结构和分类，通过与传统封装形式进行对比，指出了 CSP技术具有的突出优点，最后举例说明了它的最新应用，并展望了其发展前景。 关键词：微电子封装技术；芯片尺寸封装；表面组装技术中图分类号：TN305.94;TN407 文献标识码：A文章编号：1003-353X(2003)12-0039-05 1 引言汽车电子装置和其他消费类电子产品的飞速发展，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。QFP（四边引脚扁平封装）、TQFP（塑料四边引脚扁平封装）作为表面安装技术（SMT）的主流封装形式一直受到业界的青睐，但当它们在0.3mm引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。因此以面阵列、球形凸点为I/O 的BGA（球栅阵列）应运而生，以它为基础继而又发展为芯片尺寸封装（Chip Scale PACKAGE，简称 CSP）技术。采用新型的CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装（接近裸芯片的尺寸），而相对成本却更低，因此符合电子产品小型化的发展潮流，是极具市场竞争力的高密度封装形式。 CSP技术的出现为以裸芯片安装为基础的先进封装技术的发展，如多芯片组件(MCM)、芯片直接安装(DCA),注入了新的活力，拓宽了高性能、高密度封装的研发思路。在MCM技术面临裸芯片难以储运、测试、老化筛选等问题时，CSP技术使这种高密度封装设计柳暗花明。 2 CSP 技术的特点及分类 2.1 CSP之特点 根据J-STD-012标准的定义，CSP是指封装尺寸不超过裸芯片1.2倍的一种先进的封装形式[1] 。CSP实际上是在原有芯片封装技术尤其是BGA小型化过程中形成的，有人称之为μBGA （微型球栅阵列，现在仅将它划为CSP的一种形式），因此它自然地具有BGA封装技术的许多优点。 1）封装尺寸小，可满足高密封装 CSP是目前体积最小的VLSI封装之一，引脚数（I/O数）相同的CSP封装与QFP、BGA尺寸比较情况见表1[2]。由表1可见，封装引脚数越多的CSP尺寸远比传统封装形式小，易于实现高密度封装，在IC规模不断扩大的情况下，竞争优势十分明显，因而已经引起了IC制造业界的关注。 一般地，CSP封装面积不到0.5mm节距QFP的 1/10，只有BGA的1/3~1/10[3]。在各种相同尺寸的芯片封装中，CSP可容纳的引脚数最多，适宜进行多引脚数封装，甚至可以应用在I/O数超过2000 的高性能芯片上。例如，引脚节距为0.5mm，封装尺寸为40×40的QFP，引脚数最多为304根，若要增加引脚数，只能减小引脚节距，但在传统工艺条件下，QFP 难以突破0.3mm的技术极限；与 CSP相提并论的是BGA封装，它的引脚数可达600~1000根，但值得重视的是，在引脚数相同的情况下，CSP的组装远比BGA容易。（2）电学性能优良 CSP的内部布线长度（仅为0.8~1.0mm）比QFP或BGA的布线长度短得多 [4]，寄生引线电容(<0.001mΩ)、引线电阻（<0.001nH）及引线电感（<0.001pF）均很小，从而使信号传输延迟大为缩短。CSP的存取时间比QFP或BGA短1/ 5~1/6左右，同时CSP的抗噪能力强，开关噪声只有DIP（双列直插式封装）的1/2。这些主要电学性能指标已经接近裸芯片的水平，在时钟频率已超过双G的高速通信领域，LSI芯片的CSP将是十分理想的选择。 (3)测试、筛选、老化容易MCM技术是当今最高效、最先进的高密度封装之一，其技术核心是采用裸芯片安装，优点是无内部芯片封装延迟及大幅度提高了组件封装密度，因此未来市场令人乐观。但它的裸芯片测试、筛选、老化问题至今尚未解决，合格裸芯片的获得比较困难，导致成品率相当低，制造成本很高[4]；而CSP则可进行全面老化、筛选、测试，并且操作、修整方便，能获得真正的KGD芯片，在目前情况下用CSP替代裸芯片安装势在必
￥ 一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 ' 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、
光刻工艺。 10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 ^ 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) ] 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。 2、陶瓷封装
一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、 光刻工艺。
10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。 2、陶瓷封装 陶瓷封装能提供高可靠度与密封性是利用玻璃与陶瓷及Kovar 或Alloy42合金引脚架材料间能形成紧密接合的特性。
1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA 仅为 31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line)
先进封装技术发展趋势 2009-09-27 | 编辑： | 【大中小】【打印】【关闭】 作者：Mahadevan Iyer, Texas Instruments, Dallas 随着电子产品在个人、医疗、家庭、汽车、环境和安防系统等领域得到应用，同时在日常生活中更加普及，对新型封装技术和封装材料的需求变得愈加迫切。 电子产品继续在个人、医疗、家庭、汽车、环境和安防系统等领域得到新的应用。为获得推动产业向前发展的创新型封装解决方案（图1），在封装协同设计、低成本材料和高可靠性互连技术方面的进步至关重要。 图1. 封装技术的发展趋势也折射出应用和终端设备的变化。 在众多必需解决的封装挑战中，需要强大的协同设计工具的持续进步，这样可以缩短开发周期并增强性能和可靠性。节距的不断缩短，在单芯片和多芯片组件中三维封装互连的使用，以及将集成电路与传感器、能量收集和生物医学器件集成的需求，要求封装材料具有低成本并
易于加工。为支持晶圆级凸点加工，并可使用节距低于60μm凸点的低成本晶圆级芯片尺寸封装（WCSP），还需要突破一些技术挑战。最后，面对汽车、便携式手持设备、消费和医疗电子等领域中快速发展的MEMS器件带来的特殊封装挑战，我们也要有所准备。 封装设计和建模 建模设计工具已经在电子系统开发中得到长期的使用，这包括用于预测基本性能，以保证性能的电学和热学模型。借助热机械建模，可以验证是否满足制造可行性和可靠性的要求。分析的目标是获得第一次试制时就达到预期性能的设计。随着电子系统复杂性的增加以及设计周期的缩短，更多的注意力聚焦于如何将建模分析转换到设计工程开始时使用的协同设计工具之中，优化芯片的版图和架构并进行必要的拆分，以最低成本的付出获得最高的性能。 为实现全面的协同设计，需要突破现今商业化建模工具中存在的一些限制。目前的工具从CAD数据库获得输入，通常需要进行繁杂的操作来构建用于物理特性计算的网格。不同的工具使用不同IP的特定方法来划分网格，因而对于每种工具需要独立进行网格的重新划分。重复的网格划分会浪费宝贵的设计时间，也会增加建模成本。网格重新划分也限制了在这三种约束下进行多个参数折中分析的可行性。
《微电子封装技术》复习提纲 第一章绪论 ●微电子封装技术的发展特点是什么？发展趋势怎样？（P8、P9） 特点：微电子封装向高密度和高I/O引脚数发展，引脚由四边引出向面阵排列发展微电子封装向表面安装式封装（SMP）发展，以适合表面安装技术（SMT） 从陶瓷封装向塑料封装发展 从注重发展IC芯片向先发展后道封装再发展芯片转移 发展趋势：微电子封装具有的I/O引脚数更多 微电子封装应具有更高的电性能和热性能 微电子封装将更轻，更薄，更小 微电子封装将便于安装、使用和返修 微电子安装的可靠性会更高 微电子封装的性能价格比会更高，而成本却更低，达到物美价廉 ●微电子封装可以分为哪三个层次（级别）？并简单说明其内容。（P7） 用封装外壳将芯片封装成单芯片组件和多芯片组件的一级封装，将一级封装和其他元器件一同组装到印刷电路板上的二级封装以及再将二级封装插装到母版上的三级封装硅圆片和芯片虽然不作为一个封装层次，但却是微电子封装的出发点和核心。在IC芯片与各级封装之间，必须通过互连技术将IC芯片焊区与各级封装的焊区连接起来形成功能，也有的将这种芯片互连级称为芯片的零级封装 ●微电子封装有哪些功能？（P19） 电源分配、信号分配、散热通道、机械支撑、环境保护 ●芯片粘接方法分为哪几类？粘接的介质有何不同（成分）？（P12） Au-Si合金共熔法(共晶型) Pb-Sn合金片焊接法(点锡型) 导电胶粘接法(点浆型)；环氧树脂 有机树脂基粘接法(点胶型)；高分子化合物 ●简述共晶型芯片固晶机（粘片机）主要组成部分及其功能。 1 机械传动系统 2 运动控制系统 3 图像识别（PR）系统 4 气动/真空系统 5 温控系统 机械系统 ?目标：芯片+框架 ?组成部分： ? 1 框架供送部分进料（框架分离）、送料、出料 ? 2 芯片供送部分 ?目标：
题型填空20题40分简答7题35分论述2题25分 第一章集成电路芯片封装技术 1.集成电路的工艺流程：设计-单晶材料-芯片制造-封装-检测 2..集成电路芯片狭义封装是指利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 封装工程的技术的技术层次？第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子产品的工艺过程。 6.封装的分类，按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子材料 8.集成电路的发展方向主要表现在以下几个方面？1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求，1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性（在书12-13页，论述题要适当扩充） 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，成型技术之前的工艺步骤称为前段操作，在成型之后的工艺步骤称为后段操作，前后段操作的区分标准在于对环境洁净度的要求不同 2.芯片封装技术的基本工艺流程硅片减薄硅片切割芯片贴装，芯片互联成型技术去飞边毛刺切筋成型上焊锡打码等工序 3.先划片后减薄：在背面磨削之前将硅片正面切割出一定深度的切口，然后再进行背面磨削。 4.减薄划片：在减薄之前，先用机械或化学的方式切割处切口，然后用磨削方法减薄到一定厚度之后采用ADPE腐蚀技术去除掉剩余加工量实现裸芯片的自动分离。 5.芯片贴装的方式四种：共晶粘贴法，焊接粘贴法，导电胶粘贴法，和玻璃胶粘贴法。 6. 芯片互连：将芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区相连