Intel CPU 和ARM CPU 的运行模式
摘要: 本文介绍了Intel CPU的三种运行模式：实模式、保护模式，虚拟实模式，同时还介绍了ARM处理器的工作模式：用户模式和特权模式，并且分析比较了两种CPU的这些运行模式的作用及适用场合，以便对这些运行模式有更深入的了解。
CPU作为计算机和各种电子设备的大脑，对计算机和电子设备起着至关重要的作用，它主要用来解释指令和处理数据，是计算机和电子设备能够实现各种各样的功能的基础。CPU运行模式指的是各种工作环境，以及对芯片的指令和能力的影响。CPU运行模式控制处理器如何查看和管理系统存储器以及使用它的任务。Intel的CPU占领了大部分的PC市场，而ARM处理器则大量存在于手机和各种嵌入式设备中。对这两种CPU的运行模式进行分析能让我们对CPU 的运行模式更加深入的理解。
绝大部分PC的CPU都是Intel公司的CPU，Intel的CPU经过多年的发展，已经当初的一种运行模式发展成了现在的三种运行模式，分别是：实模式、保护模式，虚拟实模式。下面对这三种模式进行详细介绍。
实模式Intel的8086到80186处理器都只有一种运行模式，这就是实模式。在这个模式下，CPU用20根地址线进行内存寻址，所以在这个模式下CPU只能访问从00000h--FFFFFh的地址范围的内存，即1M大小的内存。
同时使用16根数据线，使用l6位内部寄存器运行16位指令。由于使用的是16根数据线，为了能够支持使用20位的地址来访问1M的内存，于是就对内存的使用引入了分段机制。为了支持分段机制，CPU设臵了四个16位的段寄存器：CS、DS、SS、ES，分别是代码段，数据段，堆栈段和其他段，对应于地址总线中的高16位。寻址时，将段寄存器中的值向左移四位再加上段内偏移量就得到了物理地址。这样就实现了16位内存地址到20位物理地址的转换，这种方式叫做“映射”。由于其偏移量只能用16位来表示，所以其支持的段的大小只有64K字节。
在实模式下，系统一次只能运行一个程序，其他程序都处于休眠状态。在这个模式下，任何一个程序都可以访问内存的任何地方，并没有一种保护机制来防止一个程序被另一个程序重写，即便是对于在内存中的操作系统也是如此。所以如果有几个程序存在内存中，很可能会因为其中的一个程序修改了另一个程序的数据而导致系统崩溃。
为了能够和前面的CPU兼容，80286及以后x86系列兼容处理器仍然是开机启动时工作在实模式下,这时的CPU和8086没有任何区别，只是运行速度比8086更快而已。然后通过操作系统设臵之后就可以进入一个更加先进的模式——保护模式。
保护模式要发挥80386及x86系列处理器的全部优势就要在保护模式下。那么保护模式和实模式到底有什么区别呢？首先是在保护模式下采用的是32根地址线和数据线，运行32位指令，可寻址高达4G字节的物理地址空间字。实模式下只能寻址的1M字节的物理地址空间。保护模式采用了虚拟内存，并采用分段和分页技术相结合的方式，其支持的最大的段的大小也从实模式的64K
增长到4G。同时保护模式的地址转换方式也发生了变化。此时段寄存器里存的不再是基址，而是段选择子。通过段选择子来选出段的描述符，描述符用来描述一个段，包含了段基址，段界限，段属性等段的信息。得到了段基址之后，再加上偏移量就得到了线性地址，与实模式最大的区别是保护模式的基址不要偏移。得到线性地址之后，如果禁止分页线性地址就被解释为物理地址；如果允许分页线性地址就通过页表映射到物理地址。
保护模式和实模式的最大区别是在保护模式下运行的软件程序受到了保护。这种保护作用首先体现在进程间的保护。在保护模式下每个进程都有自己的地址空间，然后把地址空间分页，得到许多的页面，再把这些页面映射到物理内存。由于不同进程的页表被映射到不同的物理内存，这就实现了进程间的相互隔离，防止一个程序被另一个程序重写，导致系统崩溃。同时进程间的隔离使得一个进程的崩溃也不会影响到其他进程的执行。
同时保护作用还包括进程内的保护。在一个进程内，段定义有四种执行特权级别，用数字0、1、2、3表示，用于限制对任务中的段进行访问，数字越小，级别越高。按照包含在段中的数据的重要性和代码的可信程度，给段指定特权级别。把最高的特权级别分配给最重要的数据段和最可信任的代码段，高特权级别代码可以访问地特权级别代码，但是反过来就会被阻止。所以系统代码与应用程序代码虽处于同一地址空间，但系统代码具有高特权级别，应用程序代码处于低特权级别，这样就防止了用户代码破坏系统代码。操作系统被设臵为0级，拥有最高特权等级，这就保证了操作系统的安全。段的特权级别是通过段描述符的中的一个占两位的DPL位来表示的。
保护模式支持的多任务运行，但这需要多任务操作系统来完成。操作系统让
每个进程都得到部分的CPU时间，让它们轮流使用CPU，看起来就好像是多个任务在运行，实际上在很小的时间片段内还是只有一个程序运行，但在多核CPU 中可以实现真正的并行运行。
通过操作系统的设臵，CPU可以从实模式进入保护模式，但是不能够倒退从保护模式进入实模式。
虚拟8086模式在当初设计Intel 80386 CPU的时候，需要解决的一个难题是如何让运行在16位实模式下的程序能够在80386的保护模式中运行。为此Intel的设计人员在80386中加入了虚拟8086模式。在虚拟8086模式中，CPU把内存分成许多大小为1M的部分，每个部分分配给一个任务。大部分16位实模式下的程序能够不经任何修改的运行在保护模式下，每个程序都有属于他们的1M内存。微软在用虚拟8086模式来运行他们的DOS程序。运行Windows操作系统中的DOS提示窗口时，就建立了一个虚拟8086模式的会话。和真正的MS-DOS不一样，MS-DOS一次只能运行一个任务，其他任务都在睡眠，而在Windows中，每个任务都可以得到一个CPU的时间片段，所以许多任务都可以同时保持活跃，这是因为保护模式支持多任务。一个虚拟8086会话窗口完全模拟了一个8086环境，每一个虚拟机器都有其自己的l M B地址空间、实际硬件BIOS程序的映像、所有各寄存器的仿真以及其他能在实模式中找到的特性，除了速度更快以外。
Intel的三个模式中实模式和虚拟8086模式都是为了兼容以前的版本而设计的，因为向前兼容才使得Intel现在的CPU设计的比较复杂，但其最重要的模式是保护模式，它是现在计算机能够极大方便人们生活的基石。
Intel统治PC的CPU市场，而ARM CPU则统治着嵌入式设备，全球95%
以上的手机以及超过四分之一的电子设备都在使用ARM 技术。ARM处理器作为广泛应用的嵌入式处理器，有其独特的体系结构。
ARM CPU有两种工作状态，分为ARM状态和THUMB状态。在ARM状态下执行的是32位字对齐的ARM指令。在THUMB状态下执行的是执行16位半字对齐的THUMB指令。在这种状态下，PC寄存器的第1位来选择一个字中的哪一半。THUMB状态下有着更高的代码密度，在不需要32位运算场合时，使用THUMB指令可以有更好的效率，但THUMB不是一个完整的体系，只支持一般的功能，无法支持全部功能，高级功能必须要靠ARM来实现。ARM有七种处理器的运行模式，分为两大类：用户模式和特权模式。ARM CPU工作状态的转换并不影响CPU的运行模式。
用户模式大多数的用户程序运行在用户模式下，这时，应用程序不能访问一些受操作系统保护的资源，例如一些特殊的寄存器。在用户模式，应用程序不能直接切换处理器模式。如果要进行模式切换，则必须产生中断才可以。产生中断后就进入了特权模式。
特权模式特权模式包括除用户模式之外的其他六种模式：快速中断模式、中断模式、超级用户模式、中止模式、系统模式和未定义模式。其中除系统模式之外的其他特权模式又叫异常模式。在每一种异常模式下都有一组寄存器，供相应的异常处理程序使用，这样就可以保证在进入异常模式时，用户模式下的寄存器不被破坏。在特权模式下，程序可以访问系统的所有资源，也可以任意的对运行模式进行切换。每一个模式都有其特殊用途。
快速中断模式当一个高优先级的中断产生时将会进入这个模式。这个模式是用来支持高速数据传输或通道处理而设计的。快速中断具有较高的中断优先级，
进入这个模式后必须尽快处理中断事件并离开这个模式。快速中断的快速体现在：一是快速中断位于中断向量表的最后，因此可紧接异常向量表书写快中断处理程序，而不必进行程序跳转操作，避免了刷新指令流水线和高速缓存。二是快速中断有着足够的私有寄存器，从而可以减少了由于上下文切换造成的寄存器数据的保存和恢复工作而带来了额外开销。
中断模式当一个低优先级的中断产生时就会进入这个模式，这些中断都要比快速中断的优先级低，当一个快速中断序列进入时它将被屏蔽。所以这个模式只是进行普通的中断处理。系统的外设可以通过中断进入这个模式来请求服务。
超级用户模式当复位或软中断指令执行时就会进入这个模式，通常用于请求执行特定的管理功能，是操作系统使用的一种保护模式。软中断是用户模式中的程序用来调用特权操作指令，实现系统功能调用，它是通讯进程之间用来模拟硬件中断的一种信号通讯方式，中断源发中断请求或软中断信号后，CPU或接收进程在适当的时机自动进行中断处理或完成软中断信号对应的功能。
中止模式当存取出现异常时就会进入这个模式，产生中止异常就意味着对存储器的访问失败。中止异常包括两种类型，一种是发生在指令预取时的指令预取中止，另一种是发生在数据访问时的数据中止。若处理器的预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，所取得的指令将会被标记为无效，但是异常不会立即发生，只有当处理器试图执行无效指令时，指令预取中止异常才会发生。如果在无效指令执行前发生分支跳转，那么异常就不会发生。若处理器数据访问指令的地址不存在，或该地址不允许当前指令访问时，产生数据中止异常。
中止机制使得页面虚拟存储器机制得以实现。在采用虚拟存储器的系统中，
处理器可以产生任意的地址。当某个地址的数据无效时，MMU将产生一个中止信号。这样中止异常的处理程序就必须找出异常中断的原因，使要求的数据可用，并重新执行被中止掉的指令。应用程序也就不需要了解实际可用存储空间的大小，也不需要了解异常中断对它的影响。
未定义模式当产生一个未定义指令异常时，就会进入这个模式。若ARM处理器不认识当前指令，则将该指令发送到协处理器；若所有的协处理器都不认识该指令，则产生未定义指令异常中断。该异常中断处理程序就是用软件仿真系统中某些部件(协处理器)的一条指令．如仿真浮点运算器的某条浮点运算指令等。如果不仿真，就直接返回，执行下一条指令。采用这种机制，就可以通过软件仿真扩展ARM或THUMB指令集。
系统模式这个模式是供需要访问系统资源的操作系统任务使用，它不属于异常模式，不是通过异常进入的，它和用户模式具有完全一样的寄存器。但是它属于特权模式，可以访问所有的系统资源，也可以直接进行处理器模式切换。它主要供操作系统任务使用。通常操作系统的任务需要访问所有的资源，同时该任务使用用户模式的寄存器组，而不是使用异常模式下相应的寄存器组，这样可以保证当异常中断发生时任务状态不会被破坏。
参考文献
【1】https://www.doczj.com/doc/e817194427.html,/articles/article/item/16478
【2】https://www.doczj.com/doc/e817194427.html,/space/viewspacepost.aspx?postid=103836
【3】https://www.doczj.com/doc/e817194427.html,/icview-228310-1-1.html
【4】https://www.doczj.com/doc/e817194427.html,/my/space.php?uid=80086&do=blog&id=28178【5】https://www.doczj.com/doc/e817194427.html,/view/11200.htm#sub5358919
【6】https://www.doczj.com/doc/e817194427.html,/view/3c8455e84afe04a1b071dec8.html
【7】
【8】
【9】
【10】
【11】
【12】
【13】
CPU接口类型大全 我们知道，CPU需要通过某个接口与主板连接的才能进行工作。CPU经过这么多年的发展，采用的接口方式有引脚式、卡式、触点式、针脚式等。而目前CPU的接口都是针脚式接口，对应到主板上就有相应的插槽类型。CPU接口类型不同，在插孔数、体积、形状都有变化，所以不能互相接插。Socket AM2 Socket AM2是2006年5月底发布的支持DDR2内存的AMD64位桌面CPU的接口标准，具有940根CPU针脚，支持双通道DDR2内存。虽然同样都具有940根CPU针脚，但Socket AM2与原有的Socket 940在针脚定义以及针脚排列方面都不相同，并不能互相兼容。目前采用Socket AM2接口的有低端的Sempron、中端的Athlon 64、高端的Athlon 64 X2以及顶级的Athlon 64 FX等全系列AMD桌面CPU，支持200MHz外频和1000MHz的HyperTransport 总线频率，支持双通道DDR2内存，其中Athlon 64 X2以及Athlon 64 FX最高支持DDR2 800，Sempron和Athlon 64最高支持DDR2 667。。按照AMD的规划，Socket AM2接口将逐渐取代原有的Socket 754接口和Socket 939接口，从而实现桌面平台CPU接口的统一。Socket S1 Socket S1是2006年5月底发布的支持DDR2内存的AMD64位移动CPU的接口标准，具有638根CPU针脚，支持双通道DDR2内存，这是与只支持单通道DDR内存的移动平台原有的Socket 754接口的最大区别。目前采用Socket S1接口的有低端的Mobile Sempron 和高端的Turion 64 X2。按照AMD的规划，Socket S1接口将逐渐取代原有的Socket 754接口从而成为AMD移动平台的标准CPU接口。 Socket F Socket F是AMD于2006年第三季度发布的支持DDR2内存的AMD服务器/工作站CPU 的接口标准，首先采用此接口的是Santa Rosa核心的LGA封装的Opteron。与以前的Socket 940接口CPU明显不同，Socket F与Intel的Socket 775和Socket 771倒是基本类似。Socket F接口CPU的底部没有传统的针脚，而代之以1207个触点，即并非针脚式而是触点式，通过与对应的Socket F插槽内的1207根触针接触来传输信号。Socket F接口不仅能够有效提升处理器的信号强度、提升处理器频率，同时也可以提高处理器生产的良品率、降低生产成本。Socket F接口的Opteron也是AMD首次采用LGA封装，支持ECC DDR2内存。按照AMD的规划，Socket F接口将逐渐取代Socket 940接口。1 W( f- ~' B2 P! C# i w Socket 771 Socket 771是Intel2005年底发布的双路服务器/工作站CPU的接口标准，目前采用此接口的有采用LGA封装的Dempsey核心的Xeon 5000系列和Woodcrest核心的Xeon 5100系列。与以前的Socket 603和Socket 604明显不同，Socket 771与桌面平台的Socket 775倒还基本类似，Socket 771接口CPU的底部没有传统的针脚，而代之以771个触点，即并非针脚式而是触点式，通过与对应的Socket 771插槽内的771根触针接触来传输信号。Socket 771接口不仅能够有效提升处理器的信号强度、提升处理器频率，同时也可以提高处理器生产的良品率、降低生产成本。Socket 771接口的CPU全部都采用LGA封装。按照Intel的规划，除了Xeon MP仍然采用Socket 604接口之外，Socket 771接口将取代双路Xeon(即Xeon DP)目前所采用的Socket 603接口和Socket 604接口。 Socket 479. f$ ~' I" J2 o4 O. L9 \1 q Socket 479的用途比较专业，是2003年3月发布的Intel移动平台处理器的专用接口，具有479根CPU针脚，采用此接口的有Celeron M系列(不包括Yonah核心)和Pentium M系列，而此两大系列CPU已经面临被淘汰的命运。Yonah核心的Core Duo、Core Solo和Celeron M已经改用了不兼容于旧版Socket 478的新版Socket 478接口。. ?6 D5 _8 j0 S* `
嵌入式-ARM寄存器基本概念 嵌入式-ARM寄存器基本概念 类别：嵌入式系统 无论是学习哪一种处理器，首先需要明确的就是这种处理器的寄 存器以及工作模式。ARM有37个寄存器，其中31个通用寄存器，6个状 态寄存器。这里尤其要注意区别的是ARM自身寄存器和它的一些外设的寄存器的区别。ARM自身是统一架构的，也就意味着37个寄存器无论在哪 个公司的芯片里面都会出现。但是各家公司会对ARM进行外设的扩展，所以就 出现了好多外设寄存器，一定要与这37个寄存器区别开来！！！1、备份寄存器（R8-R14）对于R8-R12来说，除在快速中断模式下，每个模式对 应相同物理寄存器，所以在FIQ模式下可不必保护和恢复中断现场。对于R13-R14来说，每个寄存器对应6个不同的物理寄存器，其中一个是用户模式 和系统模式共用的。寄存器R13常用做栈指针SP，除用户和系统模式 外，其他模式在使用时的名字构成为R13_
计算机中央处理器CPU的发展 (兰州大学信息科学与工程学院10级电信基地班胡亚昆) 摘要：上个世纪中期至今，计算机的发展日新月异。CPU是计算机的核心。本文以美国Intel 公司推出的CPU为例，详细介绍了计算机CPU的发展。 关键词：CPU 数据总线时钟频率80X86 Pentium Core 1. 引言 自1946年第一台计算机问世以来，计算机的发展已经历了电子管、晶体管、中小规模集成电路、大规模集成电路和超大规模集成电路4个阶段。而中央处理器（Central Processing Unit，简称CPU）正是现代计算机系统的核心和引擎，计算机日新月异的发展在很大程度上归结为CPU技术的发展。通常，计算机的发展是以CPU的发展为表征的。根据摩尔定律，我们知道微处理器集成度每个18个月翻一番，芯片的性能也随之提高一倍左右。目前世界上生产CPU最强的公司是美国著名的Intel公司。本文将从Intel公司推出的第一台微处理器4004逐个介绍到Intel最近推出的Core系列处理器，通过这些介绍来让大家深刻地了解计算机中央处理器CPU的发展。 2. Intel 4004 1971年，Intel公司推出了世界上第一款微处理器4004，这是第一个可用于微型计算机的四位微处理器。它包含2300个晶体管，功能相当有限，而且速度还很慢，被当时的蓝色巨人IBM以及大部分商业用户不屑一顾，但是它毕竟是划时代的产品。从此以后，Intel便与微处理器结下了不解之缘。 3. 8086/8088/80186/80188 1978年，Intel公司正式推出了8086CPU，这是该公司生产的第一个16位芯片，内外数据总线均为16位，地址总线20位，主存寻址范围为1MB，时钟频率为5MHz，集成度只有0.040百万件/个。 由于当时的外设接口是8位，8086的16位外设数据线不能直接与外设接口连接，这一点限制了8086的推广。于是，1979年，Intel公司推出了准16位处理器8088，它只是将数据总线改为8位，其他设计都没有交大的改变，应用较为广泛。 8086/8088CPU内部结归纳起来可分为控制单元、逻辑单元和存储单元三大部分。这三大部分互相协调，对命令各数据进行分析、判断、运算并控制计算机协调工作。以后不管什么样的CPU，其内部结构都可归纳为这三部分。 8086/8088的指令是以字节为基础构成的，建立了指令预取队列，将取指令和执行指令这两个操作分别由总线接口单元（BIU）和执行单元（EU）来完成，提高了微处理器的指令执行速度。 8086/8088内有8个通用寄存器（AX，BX,CX,DX,SP,BP,SI,DI），4个段寄存器（SS,ES,DS,CS）和2个控制寄存器（IP,FLAGS）,这些寄存器全部是16位寄存器。 8086/8088无高速缓存。 随后，Intel公司80186/80188，它们的核心分别是8006/8088，配以定时器、中断控制器、DMA控制器等支持电路，功能更多，速度更快。80186/80188指令系统比8086/8088增加了若干实用的指令，涉及堆栈操作、位移指令、输入输出指令、过程指令、边界检测及乘法指令。
CPU的原始工作模式 在了解CPU工作原理之前，我们先简单谈谈CPU是如何生产出来的。CPU是在特别纯净的硅材料上制造的。一个CPU芯片包含上百万个精巧的晶体管。人们在一块指甲盖大小的硅片上，用化学的方法蚀刻或光刻出晶体管。因此，从这个意义上说，CPU正是由晶体管组合而成的。简单而言，晶体管就是微型电子开关，它们是构建CPU的基石，你可以把一个晶体管当作一个电灯开关，它们有个操作位，分别代表两种状态:ON(开)和OFF(关)。这一开一关就相当于晶体管的连通与断开，而这两种状态正好与二进制中的基础状态“0”和“1”对应！这样，计算机就具备了处理信息的能力。 但你不要以为，只有简单的“0”和“1”两种状态的晶体管的原理很简单，其实它们的发展是经过科学家们多年的辛苦研究得来的。在晶体管之前，计算机依靠速度缓慢、低效率的真空电子管和机械开关来处理信息。后来，科研人员把两个晶体管放置到一个硅晶体中，这样便创作出第一个集成电路，再后来才有了微处理器。 看到这里，你一定想知道，晶体管是如何利用“0”和“1”这两种电子信号来执行指令和处理数据的呢？其实，所有电子设备都有自己的电路和开关，电子在电路中流动或断开，完全由开关来控制，如果你将开关设置为OFF，电子将停止流动，如果你再将其设置为ON，电子又会继续流动。晶体管的这种ON与OFF的切换只由电子信号控制，我们可以将晶体管称之为二进制设备。这样，晶体管的ON状态用“1”来表示，而OFF状态则用“0”来表示，就可以组成最简单的二进制数。众多晶体管产生的多个“1”与“0”的特殊次序和模式能代表不同的情况，将其定义为字母、数字、颜色和图形。举个例子，十进位中的1在二进位模式时也是“1”，2在二进位模式时是“10”，3是“11”，4是“100”，5是“101”，6是“110”等等，依此类推，这就组成了计算机工作采用的二进制语言和数据。成组的晶体管联合起来可以存储数值，也可以进行逻辑运算和数字运算。加上石英时钟的控制，晶体管组就像一部复杂的机器那样同步地执行它们的功能。 CPU的内部结构 现在我们已经大概知道CPU是负责些什么事情，但是具体由哪些部件负责处理数据和执行程序呢？ 1.算术逻辑单元ALU(Arithmetic Logic Unit) ALU是运算器的核心。它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。就像刚才提到的，这里就相当于工厂中的生产线，负责运算数据。 2.寄存器组 RS(Register Set或Registers) RS实质上是CPU中暂时存放数据的地方，里面保存着那些等待处理的数据，或已经处理过的数据，CPU访问寄存器所用的时间要比访问内存的时间短。采用
1章绪论 1.国内嵌入式系统行业对“嵌入式系统”的定义是什么？如何理解？答：见教材1.1节。 2.嵌入式系统是从何时产生的，简述其发展历程。答：见教材1.1节。 3.当前最常见的源码开放的嵌入式操作系统有哪些，请举出两例，并分析其特点。 答：见教材1.2.1节的嵌入式Linux和嵌入式实时操作内核UC /OS-I 。 4.举例说明嵌入式设备在工控设备中的应用。答：见教材1.3节的“工业控制领域”。 5.未来嵌入式技术的发展趋势有哪些？答：见教材1.4节的嵌入式技术的发展趋势。 2章ARM技术与ARM体系结构 1．简述ARM处理器内核调试结构原理。答：对教材1.2节的图2-1进行描述。 2.分析ARM7TDMI-S各字母所代表的含义。答：参考教材 2.1．2 ARM核版本命名规则说明。3．ARM处理器的工作模式有哪几种，其中哪些为特权模式，哪些为异常模式，并指出处理器在什么情况下进入相应的模式。 ARM处理器共有7种工作模式： 用户模式：非特权模式，也就是正常程序执行的模式，大部分任务在这种模式下执行。在用户模式下，如果没异常发生，不允许应用程序自行改变处理器的工作模式，如果有异常发生，处理器会自动切换工作模式FIQ模式：也称为快速中断模式，支持高速数据传输和通道处理，当一个高优(fast)中断产生时将会进入这种模式。 IRQ模式：也称为普通中断模式，:当一个低优先级中断产生时将会进入这种模式。在这模式下按中断的处理器方式又分为向量中断和非向量中断两种。通常的中断处理都在IRQ 模式下进行。 SVC模式：称之为管理模式，它是一种操作系统保护模式。当复位或软中断指令执行时处理器将进入这种模式。 中止模式：当存取异常时将会进入这种模式，用来处理存储器故障、实现虚拟存储或存储保护。 未定义指令异常模式：当执行未定义指令时会进入这种模式，主要是用来处理未定义的指令陷阱，支持硬件协处理器的软件仿真，因为未定义指令多发生在对协处理器的操作上。 系统模式：使用和User模式相同寄存器组的特权模式，用来运行特权级的操作系统任务。 在这7种工作模式中，除了用户模式以外，其他6种处理器模式可以称为特权模式，在这些模式下，程序可以访问所有的系统资源，也可以任意地进行处理器模式的切换。在这6种特权模式中，除了系统模式外的其他5种特权模式又称为异常模式 4．分析程序状态寄存器（PSR）各位的功能描述，并说明C、Z、N、V在什么情况下进行置位和清零。PSR的具体格式为 V—溢出标志位 对于加/减法运算指令，当操作数和运算结果为二进制补码表示的带符号数时，V＝1表示符号位溢出，其他的指令通常不影响V位。 例如：两个正数（最高位为0）相加，运算结果为一个负数（最高位为1），则符号位溢出，相应V=1。
[论文]CPU的内部结构与工作原理CPU的内部结构与工作原理 1.CPU的内部结构与工作原理 CPU是Central Processing Unit,,中央处理器的缩写，它由运算器和控制器组成，CPU的内部结构可分为控制单元，逻辑单元和存储单元三大部分。CPU的工作原理就象一个工厂对产品的加工过程:进入工厂的原料(指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储器)中，最后等着拿到市场上去卖(交由应用程序使用)。 2.CPU的相关技术参数 (1)主频 主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频,外频×倍频系数。很多人以为认为CPU的主频指的是CPU运行的速度，实际上这个认识是很片面的。CPU的主频表示在CPU内数字脉冲信号震荡的速度，与CPU实际的运算能力是没有直接关系的。当然，主频和实际的运算速度是有关的，但是目前还没有一个确定的公式能够实现两者之间的数值关系，而且CPU的运算速度还要看CPU 的流水线的各方面的性能指标。由于主频并不直接代表运算速度，所以在一定情况下，很可能会出现主频较高的CPU实际运算速度较低的现象。因此主频仅仅是CPU 性能表现的一个方面，而不代表CPU的整体性能。 (2)外频 外频是CPU的基准频率，单位也是MHz。外频是CPU与主板之间同步运行的速度，而且目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，
在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FSB) 频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别。 (3)前端总线(FSB)频率 前端总线(FSB)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。由于数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率，即数据带宽,(总线频率×数据带宽)/8。外频与前端总线(FSB)频率的区别:前端总线的速度指的是数据传输的速度，外频是CPU与主板之间同步运行的速度。也就是说， 100MHz外频特指数字脉冲信号在每秒钟震荡一千万次;而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是 100MHz×64bit?8Byte/bit=800MB/s。 (4)倍频系数 倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应——CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。 (5)缓存 缓存是指可以进行高速数据交换的存储器，它先于内存与CPU交换数据，因此速度很快。L1 Cache(一级缓存)是CPU第一层高速缓存。内置的L1高速缓存的容量和结构对CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。一般L1缓存的容量通常在32,256KB.
开始支持DDR2内存的AM2接口 除了APU之外，目前AMD处理器的接口均是以AM为开头命名 常见的有：AM2/AM2+/AM3以及AM3+ 而在AM系列插槽出现之前，主流的插槽有Socket 754以及Socket 939两种，其中Socket 754接口仅支持单通道DDR内存。 AM2 2006.5月AM2接口为用户带来的最大特性就是它开始集成了DDR2内存控制器，接口名“AM2”中的“2”也正是代表着它支持DDR2内存。
过渡性质的AM2+接口 AM2+平台相对于AM2平台在实质上改变并不大 唯一的区别就是AM2+支持HT 3.0前端总线. 此前的AM2平台仅支持HT 1.0以及HT 2.0前端总线，工作频率较低，传输带宽被大大的限制（工作频率仅为1GHz，最高传输速度8GB/s） 而AM2+平台则提供了对HT 3.0总线的支持，工作频率最高可达2.6GHz，最高传输速度增至20.8GB/s。
AM3接口 AM3接口的处理器拥有938根阵脚，可以安装在AM2以及AM2+插槽上使用。但是由于针脚位置不同，AM2以及AM2+的处理器无法安装在AM3插槽上使用。
推土机御用的AM3+ 首先，AM3+插孔要比AM3的大11%，因此安装起来更加方便，其次是电气性能上的差距，AM3+接口的CPU采用了3.1MHz的VID设计，可以提供更好地功耗管理以及节能效果，而AM3只有400KHz，效果自然慢了很多；其余在功耗噪音方面都明显得到了许多的改善。 9系列芯片组的主要使命自然是支持新的黑色Socket AM3+插座和FX系列推土机处理器，不过得益于良好的向下兼容性，也可以继续搭配Socket AM3封装接口的Phenom II/At hlon II/Sempron系列处理器。
ARM体系的7种工作模式 一、ARM体系的CPU有以下7种工作模式： 1、用户模式（usr）：正常的程序执行状态 2、快速中断模式（fiq）： 3、中断模式（irq）： 4、管理模式（svc）：操作系统使用的保护模式 5、系统模式（sys）：运行具有特权的操作系统任务 6、数据访问终止模式（abt）：数据或指令预取终止时进入该模式 7、未定义指令终止模式（und）：未定义的指令执行时进入该模式 注解： 可以通过软件来进行模式切换，或者发生各类中断、异常时CPU自动进入相应的模式；除用户模式外，其余6种工作模式都属于特权模式； 特权模式中除了系统模式以外的其余5种模式称为异常模式； 大多数程序运行于用户模式； 进入特权模式是为了处理中断、异常、或者访问被保护的系统资源； 二、ARM体系的CPU有两种工作状态 1、ARM 2、THumb CPU上电处于ARM状态 三、寄存器 ARM有31个通用的32位寄存器，6个程序状态寄存器，共分为7组，有些寄存器是所有工作模式共用的，还有一些寄存器专属于每一种工作模式； R13——栈指针寄存器，用于保存堆栈指针； R14——程序连接寄存器，当执行BL子程序调用指令时，R14中得到R15的备份，而当发生中断或异常时，R14保存R15的返回值；
R15——程序计数器； 快速中断模式有7个备份寄存器R8—R14，这使得进入快速中断模式执行很大部分程序时，甚至不需要保存任何寄存器； 其它特权模式都含有两个独立的寄存器副本R13、R14，这样可以令每个模式都拥有自己的堆栈指针和连接寄存器； 四、当前程序状态寄存器（CPSR） CPSR中各位意义如下： T位：1——CPU处于Thumb状态，0——CPU处于ARM状态； I、F（中断禁止位）：1——禁止中断，0——中断使能； 工作模式位：可以改变这些位，进行模式切换； 五、程序状态保存寄存器（SPSR） 当切换进入某一个特权模式时，SPSR保存前一个工作模式的CPSR值，这样，当返回前一个工作模式时，可以将SPSR的值恢复到CPSR中； 六、模式切换
CPU的接口类型有哪些 CPU接口:Socket 939 Socket 939是AMD公司2004年6月才推出的64位桌面平台接口标准，具有939根CPU针脚，支持双通道DDR内存。目前采用此接口的有面向入门级服务器/工作站市场的Opteron 1XX系列以及面向桌面市场的Athlon 64以及Athlon 64 FX 和Athlon 64 X2，除此之外部分专供OEM厂商的Sempron也采用了Socket 939接口。Socket 939处理器和与过去的Socket 940插槽是不能混插的，但是Socket 939仍然使用了相同的CPU风扇系统模式。随着AMD从2006年开始全面转向支持DDR2内存，Socket 939被Socket AM2所取代，在2007年初完成自己的历史使命从而被淘汰，从推出到被淘汰其寿命还不到3年。 CPU接口:Socket 940 Socket 940是最早发布的AMD64位CPU的接口标准，具有940根CPU针脚，支持双通道ECC DDR内存。目前采用此接口的有服务器/工作站所使用的Opteron 以及最初的Athlon 64 FX。随着新出的Athlon 64 FX以及部分Opteron 1XX系列改用Socket 939接口，所以Socket 940已经成为了Opteron 2XX全系列和Opteron 8XX全系列以及部分Opteron 1XX系列的专用接口。随着AMD从2006 年开始全面转向支持DDR2内存，Socket 940也会逐渐被Socket F所取代，完成自己的历史使命从而被淘汰。 CPU接口:Socket 603 Socket 603的用途比较专业，应用于Intel方面高端的服务器/工作站平台，采用此接口的CPU是Xeon MP和早期的Xeon，具有603根CPU针脚。Socket 603接口的CPU可以兼容于Socket 604插槽。 CPU接口:Socket 604 与Socket 603相仿，Socket 604仍然是应用于Intel方面高端的服务器/工作站平台，采用此接口的CPU是533MHz和800MHz FSB的Xeon。Socket 604接口的CPU不能兼容于Socket 603插槽。 CPU接口:Socket 775(LGA775) Socket 775又称为Socket T，是目前应用于Intel LGA775封装的CPU所对应的接口，目前采用此种接口的有LGA775封装的单核心的Pentium 4、Pentium 4 EE、Celeron D以及双核心的Pentium D和Pentium EE等CPU。与以前的Socket 478接口CPU不同，Socket 775接口CPU的底部没有传统的针脚，而代之以775个触点，即并非针脚式而是触点式，通过与对应的Socket 775插槽内的775根触针接触来传输信号。Socket 775接口不仅能够有效提升处理器的信号强度、提
第2章ARM技术与ARM体系结构 1.简述ARM处理器内核调试结构原理 答：ARM处理器一般都带有嵌入式追踪宏单元ETM（Embedded Trace Macro），它是ARM 公司自己推出的调试工具。ARM处理器都支持基于JTAG（Joint Test Action Group 联合测试行动小组）的调试方法。它利用芯片内部的Embedded ICE来控制ARM内核操作，可完成单步调试和断点调试等操作。当CPU处理单步执行完毕或到达断点处时，就可以在宿主机端查看处理器现场数据，但是它不能在CPU运行过程中对实时数据进行仿真。 ETM解决了上述问题，能够在CPU运行过程中实时扫描处理器的现场信息，并数据送往TAP（Test Access Port）控制器。上图中分为三条扫描链（图中的粗实线），分别用来监视ARM核，ETM，嵌入式ICE的状态。 1.分析ARM7TDMI-S各字母所代表的含义。 答：ARM7 T D M I – S 中 ARM是Advanced RISC Machines的缩写 7是系列号； T：支持高密度16位的Thumb指令集； D：支持JTAG片上调试； M：支持用于长乘法操作（64位结果）ARM指令，包含快速乘法器；； I：带有嵌入式追踪宏单元ETM，用来设置断点和观察点的调试硬件； S：可综合版本，意味着处理器内核是以源代码形式提供的。这种源代码形式又可以编译成一种易于EDA工具使用的形式。 2.ARM处理器的工作模式有哪几种，其中哪些为特权模式，哪些为异常模式，并指出处 理器在什么情况下进入相应的模式。 答：ARM技术的设计者将ARM处理器在应用中可能产生的状态进行了分类，并针对同一类型的异常状态设定了一个固定的入口点，当异常产生时，程序会自动跳转到对应异常入口处进行异常服务。 ?1．用户模式：非特权模式，也就是正常程序执行的模式，大部分任务在这种模式下 执行。在用户模式下，如果没异常发生，不允许应用程序自行改变处理器的工作模式，如果有异常发生，处理器不会自动切换工作模式 ?2．FIQ模式：也称为快速中断模式，支持高速数据传输和通道处理，当一个高优先
s3c2440中断体系结构： 如何用中断？ 1.中断发生：保存别人的状态 如何中断可以事先设置，对程序初始化，使能中断。 中断发生后，进入中断模式 2.中断处理 分辨中断源 进行不同的处理 清理工作 3.恢复别人的状态 过程：外界信号上升沿、下降沿，高电平、低电平都可以设置成信号引脚设置，再进入状态寄存器。 状态寄存器连接屏蔽寄存器 进入第二个状态寄存器，储存各种中断，可以储存多个中断 进入优先级寄存器，判断中断运行顺序 再进入屏蔽使能寄存器和模式寄存器 进入优先级寄存器 进入cpu处理 cpu的处理：进入入口地址 b handleIRQ 计算返回地址，被中断处地址 保存现场，即各寄存器状态 调用处理函数 函数运行完后恢复现场 函数的处理：分辨终端 处理中断 清除数据，即清除中断 1.中断寄存器 arm的七种模式 https://www.doczj.com/doc/e817194427.html,r 用户模式r0-r15 2.fiq 快中断模式r0-r7 专用寄存器r8-r15， 3.svc 管理模式 专用寄存器r13-r14， 4.abt 数据访问终止模式 5.sys 系统模式 6.und 未定义指令终止模式 7.irq 中断模式 几种模式的区别：
嵌入式的中断： a.不同的寄存器 b.不同的权限 c.触发条件不一样 何时使用几种模式： usr 用户模式：arm处理器正常的程序执行状态 fiq 快中断模式：高速数据传输和通道处理 svc 管理模式：操作系统使用的保护模式 abt 数据访问终止模式：数据或者指令终止时进入，用于虚拟存储或者存储保护 sys 系统模式：运行具有特权的操作系统任务 und 未定义指令终止模式：未定义的指令执行时进入该模式，用于支持硬件处理器的软件仿真. irq 中断模式：用于通用的中断处理 后六种是特权模式，用于处理中断、异常和特殊权限处理 用户模式是最常见的模式 2.中断中的异常 中断是一种异常。 当发生中断时，cpu进入中断模式 cpu进入异常入口，异常入口是硬件规定的一个地址 运行模式 ARM920T 支持7 种运行模式： ●用户（usr））：正常ARM 程序执行状态 ●快中断（fiq））：为支持数据传输或通道处理设计 ●中断（irq））：用于一般用途的中断处理 ●管理（svc））：操作系统保护模式 ●中止（abt ）: 数据或指令预取中止后进入 ●系统（sys））：操作系统的特权用户模式 ●未定义（und））：执行了一个未定义指令时进入 模式的改变可由软件控制，或者由外部中断或进入异常引起。大部分应用程序都将在用户模式执行。 被称为特权模式的非用户模式，都将进入到中断服务或异常中去，或者访问受保护的资源。内部寄存器 ARM920T 总共有37 个寄存器，其中31 通用32 位寄存器和6 个状态寄存器，但不能在同一时刻对所有的寄存器可见。处理器状态和运行模式决定了哪些寄存器对程序员可见。 ARM状态时内部寄存器集在ARM 状态，16 个通用寄存器和一个状态寄存器在任意时刻都可见。 在特权（非用户）模式下，将切换到指定模式的分组（banked）寄存器。图2-3 显示了哪些寄存器在各模式下是可见的：
中央处理器的发展 CPU的英文全称是Central Processing Unit，意思是中央处理单元，我们通常也称之为中央处理器。CPU是电脑中最重要的核心组件。通常，一块CPU都要包含运算/逻辑单元、控制单元和寄存器这三部分，这些单元都被集成在一块面积不大的硅晶片中。 要了解CPU，首先要了解一些CPU方面的术语，拿这颗Intel新推出的P4 （图1）来看，它的一些参数已经在金属外壳上刻有了，1M/800分别代表CPU的主频、二级缓存和前端总线频率。 主频就是这颗CPU的工作频率，一般来说主频越高CPU的速度越快，性能也就越强，主频、倍频和外频之间有一个换算关系：主频＝外频×倍频。这颗CPU的外频是200MHz，于是我们可以推算出它的倍频应该是14。缓存是很重要的一个指标，Int el通常按照二级缓存的多少来划分Pentium和Celeron，通常两者之间有一倍的差距。前端总线（FSB）在Intel P4系列CPU 中和外频之间也有个换算关系：前端总线频率（FSB）＝外频×4，所以通过这里给出的800MHz，我们可以推算出外频为200MH z。 目前，市面上的CPU主要是Intel和AMD两家公司的，下面我们从这两个公司的发展旅程来看看CPU的发展。 CPU双雄：Intel & AMD 一、早期的CPU 早期我们接触的电脑，大部分使用的是Intel的处理器，386、486其实说的就是CPU的型号。例如486是指CPU为Intel 80486（图2）处理器的电脑，Intel的处理器价格昂贵，并不是每个人都能够买得起的，当时一台普通的486电脑售价接近1 0000RMB。这个时候的AMD公司一直都在努力仿照Intel的CPU，推出一系列与之兼容的处理器，而且采取和Intel同样的命名方式，也取名叫386、486。 二、Pentium与K5出现 1993年3月，Intel发布了继80486之后的又一款CPU，并正式取名为Pentium（奔腾），俗称“586”。最初有Pentium
CPU组成 中央处理单元（Central Processing Unit；CPU），亦称微处理器（Micro Processor Unit），由运算器与控制器组成，其内部结构分为控制单元（Control Unit；CU）、逻辑单元（Arithmetic Logic Unit；ALU）、存储单元（Memory Unit；MU）三部分，各部件相互协调，进行分析、判断、运算并控制计算机各组件工作。 一、内核 ●运算器 运算器是计算机的处理中心，主要由算术逻辑单元（Arithmetic and Logic Unit；ALU）、浮点运算单元（Floating Point Unit；FPU）、通用寄存器和状态寄存器组成。 算术逻辑单元主要完成二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）及各种移位操作。 浮点运算单元主要负责浮点运算和高精度整数运算。 通用寄存器用来保存参加运算的操作数和运算的中间结果。 状态寄存器在不同机器中有不同规定，程序中，状态位通常作为转移指令的判断条件。 ●控制器 控制器是计算机的控制中心，决定了计算机运行过程的自动化。它不仅要保证程序的正确执行，而且要能够处理异常事件。控制器一般包括指令控制器、时序控制器、总线控制器、中断控制器等几个部分。 1)指令控制器完成取指令、分析指令和执行指令的操作。 2)时序控制器要为每条指令按时间顺序提供应有的控制信号。 时序控制器包括时钟发生器和倍频定义单元，其中时钟发生器由石英晶体振荡器发出稳定的脉冲信号，即CPU的主频；而倍频定义单元则定义CPU主频是存储器频率（总线频率）的几倍。 一般时钟脉冲就是最基本时序信号，是整个机器的时间基准，称为主频。执行一条指令所需时间叫做一个指令周期，不同指令的周期有可能不同。一般为便于控制，根据指令的操作性质和控制性质不同，会把指令周期划分为几个不同的阶段，每个阶段就是一个CPU周期。早期，CPU同内存速度差异不大，所以CPU周期通常和存储器存取周期相同。后来，随着CPU的发展，速度远高于存储器，于是常将CPU周期定义为存储器存取周期的几分之一。 3)总线控制器是为多个功能部件服务的信息通路的控制电路。 就CPU而言一般分为内部总线和CPU对外联系的外部总线，外部总线又叫系统总线、前端总线（FSB）等，包括地址总线、数据总线、控制总线等。 4)中断控制器指计算机由于异常事件，或随机发生需立即外理事件，引起CPU暂时停止当前程序执 行，转向另一服务程序以处理当前事件，处理完成后返回原始程序的过程。 由机器内部产生的中断，称做陷阱（内部中断），由外部设备引起的中断叫外部中断。 二、外核 1.解码器（Decode Unit） x86CPU特有设备，作用是把长度不定的x86指令转换为长度固定的指令，交由内核处理。解码分为硬件解码和微解码，对于简单的x86指令只要硬件解码即可，速度较快，而遇到复杂的x86指令则需要进行微解码，并把它分成若干条简单指令，速度较慢且很复杂。 2.一级缓存和二级缓存（Cache） 一级缓存和二级缓存是为了缓解较快的CPU与较慢的存储器之间的矛盾而产生，一级缓存通常集成在CPU内核，而二级缓存则是以OnDie或OnBoard的方式以较快于存储器的速度运行。对于一些大数据交换量的工作，CPU的Cache显得尤为重要。 三、指令系统 指令系统指的是一个CPU所能够处理的全部指令的集合，是一个CPU的根本属性，因为指令系统决定了一个CPU能够运行什么样的程序。我们常说的CPU都是X86系列及兼容CPU ，所谓X86指令集是美国Intel 公司为其第一块16位CPU（i8086）专门开发的，虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到今天的Pentium4系列，但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源（如Windows系列），Intel公司所生产的所有CPU仍然继续使用X86指令集。另外除Intel 公司之外，
所有CPU插槽介绍（部分设计图，实物图） 1.由于部分插槽没有中文 所以个人帮助翻译可能不专业 敬请原谅 2.由于部分原图首发ZOL， 所以部分图片有ZOL 水印并非抄袭 我在ZOL网名为AdrianJ 先发一张总览表 在这张表里 缺失AMD最新插槽AM2+ 以及Intel的最新插槽SOCKET B（LGA 1366）和几款很老很老的CPU插槽（广义上） 但是后面实物图和介绍上我会补上 ———————————————————————————————— ———————————————— - DIP 插槽 DIP 代表Dual in-line package（不知国内叫什么），在微电子学中也被称 作DIL 正常写法是DIPn n代表针脚数入DIP14 DIP 用于集成电路中，入CPU DIP由仙童半导体公司（Fairchild Semicondutor）于1965年发明PLCC插槽 全称Plastic Leaded Chip Carrier（不知怎翻译） PLCC是一个四边有脚而中空的集成电路块 PLCC插槽应对的是CPU Harris 80286-16 (下左图)
INTEL 80286 INTEL 80386 SOCKET 1(自己翻译) SOCKET 1 是第二个被设计出来的用于X86 微型CPU的标准 SOCKETCPU插槽 拥有169个PIN 适用于5-Volt, 16 到33 MHZ , 486 ,DX486, DX2 和 DX4 系列CPU Socket 2 SOCKET 2是SOCKET1的升级版本增加了对奔腾CPU的支持 同时针脚数由原来的169 上升到238 使用19*19的规格划分 支持CPU 有5-volt, 25 到50 MHz 486 SX, 486 DX, 486 DX2, 486 DX4, DX4 63 或者83 MHz，奔腾系列CPU SOCKET 3 SOCKET 3的设计是为了数学协处理器芯片适用于INTEL 低电压CPU 对比于SOCKET2 ，它重新排列了针脚，并且省略了一个针脚 SOCKET3 拥有237个针脚
一、中央空调软化水设备工作原理: 水的硬度主要是由其中的阳离子：钙（Ca2+）、镁(Mg2+)离子构成的。 当含有硬度离子的原水通过交换器树脂层时，水中的钙、镁离子与树脂内的钠离子发生置换，树脂吸附了钙、镁离子而钠离子进入水中，这样从交换器内 流出的水就是去掉了硬度离子的软化水。 随着交换过程的不断进行，树脂中Na+全部被置出来后就失去了交换功能，此时必须使用Nacl溶液对树脂进行再生，将树脂吸附的Ca2+、Mg2+置换下来，树脂重新吸附了钠离子，恢复了软化交换能力。
二、中央空调软化水设备产品结构： 1. 进口控制阀：阀体材质为高强度轻质耐腐蚀工程塑料、无铅黄铜。 2. 抗腐蚀罐体：罐体材质为玻璃钢（可选用碳钢或不锈钢衬塑罐体），罐体防腐、耐压，使用寿命长。 3. 均匀布水系统：采用射流式布水，树脂有效交换容量得以充分发挥，用盐控制精确，无须盐泵。 4. 进口高性能树脂：选用强酸性阳离子交换树脂，破损率低，粒度均匀，提高离子交换率。 三、中央空调软化水设备工作程序： 1. 供水：未处理的水通过树脂层，发生交换反应，产生软水。 2. 反洗：水从树脂层下部进入，松动树脂，去除细碎杂物。 3. 进盐水再生：利用较高浓度的盐水（Nacl）流过树脂，将失效树脂重新还原为钠型可用树脂。
4. 冲洗：按照供水时的流程使水通过树脂冲洗掉多余的盐液和再生交换下来 的钙、镁离子。 5. 注水：向盐箱内注水，溶解食盐，以备下次再生所用。 四、中央空调软化水设备性能特点： 1. 高效：软水器整体设计配套合理，使树脂的有效工作交换容量得以充分发挥。 2. 省工：自动化程度高，无需设专人值守。 3. 省水：软水器制水率达98%以上。 4. 省电：采用虹吸再生原理，无需盐泵，耗电量仅相当于手动软水设备的1%。 5. 占地空间小：只需提供树脂罐和盐罐的占地空间，节省管路、盐泵所占空间。 6. 调整方便：用户可根据实际需要，自行调整再生周期和再生时间。 7. 运行费用低：由于自动化程度高，软水器能适应水量变化，精确地计量产 水量、计量再生剂的用量，避免了再生时再生剂无辜的浪费，同时可节省大量 的人工费。
中央处理器cpu主要由什么组成 CPU作为电脑的核心组成部份，它的好坏直接影响到电脑的性能。下面是小编带来的关于中央处理器cpu主要由什么组成的内容，欢迎阅读! 中央处理器cpu主要由什么组成? 运算器和控制器是计算机的核心部件，这两部分合称中央处理单元(Centre Process Unit，简称CPU)，如果将CPU集成在一块芯片上作为一个独立的部件，该部件称为微处理器(Microprocessor，简称MP)。 运算器进行各种算术运算和逻辑运算;控制器是计算机的指挥系统; 1、运算器 运算器是计算机中进行算术运算和逻辑运算的部件，通常由算术逻辑运算部件(ALU)、累加器及通用寄存器组成。
2、控制器 控制器用以控制和协调计算机各部件自动、连续地执行各条指令，通常由指令部件、时序部件及操作控制部件组成。 CPU 的主要性能指标是主频和字长。 字长表示CPU每次计算数据的能力。如80486及Pentium 系列的CPU一次可以处理32位二进制数据。 时钟频率主要以MHz为单位来度量，通常时钟频率越高，其处理速度也越快。 相关阅读推荐： Intel和AMD双双意识到到目前为止测温问题解决的并不好，于是用到了一个新的方式。这个方式仍然包括热敏二极管，但是热敏二极管是一个模拟器件，所以读数必须被转换成数字数据。这个工作由ADC(模数转换器)来完成。
一个热敏二极管加上一个模数转换器就构成一个被称为DTS(数字温度传感器)的部件。理论上来说这个DTS的工作方式十分简单：一个CPU核心上的电路从热敏二极管上采样然后把数字数据输出到CPU一个特定的寄存器中，从而任何程序都可以随意读取该数据。这种方式的长处就是所有工作都在CPU内部即时完成，和易于被干扰和衰弱的模拟信号相比，数字信号传输的时候不会损失精确性。 这个系统另一个优点就是你可以在一块芯片上集成若干个传感器。Intel和AMD都在CPU的每一个核心上集成了一个DTS，这意味着你可以看到你每一个核心的温度。例如当你在双核CPU上运行程序并把该程序的相关性设定到某一个核心的时候，你会看到只有一个核心会升温并且会升得非常之快。当然另一个核心温度也会上升，毕竟两个核心共处在一个硅片上，只是不会上升到全力工作的核心那么高罢了。 看了中央处理器cpu主要由什么组成文章内容的人还看： 1.cpu由什么和什么组成 2.计算机cpu由什么组成