精品文档
自我检测题
1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4．CMOS门电路的灌电流负载发生在输出低电平情况下。负载电流越大，则门电路输出电压越高。
5．CMOS门电路的静态功耗很低。随着输入信号频率的增加，功耗将会增加。
6．OD门在使用时输出端应接上拉电阻和电源。
7．三态门有3种输出状态：0态、1态和高阻态。
8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门；
10．CMOS传输门可以用来传输数字信号或模拟信号。
11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12．当CMOS反相器的电源电压V DD＜V TN+TP
V（V TN、V TP分别为NMOS管和PMOS 管的开启电压）时能正常工作吗？
答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13．CMOS反相器能作为放大器用吗？
答：可以。在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。反相器的输入电压稍有变化，输出就发生很大变化。
14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？
解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。
15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？
解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件：
V OH（min）≥V IH（min）
V OL（max）≤V IL（max）
精品文档
）
（max
OH
I≥nI IH（max）
I OL（max）≥m）
（max
IL
I
16．已知图T2.16所示电路中各MOSFET管的T V=2V，若忽略电阻上的压降，则电路中的管子处于导通状态。
+1.5V+0V
+5V
+5V
0V
+5V
A．B．C．
D．
图T2.16
17．三极管作为开关时工作区域是。
A．饱和区+放大区B．击穿区+截止区
C．放大区+击穿区D．饱和区+截止区
B．V IH（min）、V OH（min）、V OL（max）、V IL（max）
C．V OH（min）、V IH（min）、V OL（max）、V IL（max）
D．V IH（min）、V OH（min）、V IL（max）、V OL（max）
19．对CMOS门电路，以下说法是错误的。
A．输入端悬空会造成逻辑出错
B．输入端接510kΩ的大电阻到地相当于接高电平
C．输入端接510Ω的小电阻到地相当于接低电平
D．噪声容限与电源电压有关
20．某集成电路芯片，查手册知其最大输出低电平V OL（max）=0.5V，最大输入低电平V IL（max）=0.8V，最小输出高电平V OH（min）=2.7V，最小输入高电平V IH（min）=2.0V，则其低电平噪声容限V NL= 。
A．0.4V B．0.6V C．0.3V C．1.2V
21．某集成门电路，其低电平输入电流为1.0mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N= 。
A ．8 B．10 C．40 D．20
22．设图T2.22所示电路均为LSTTL门电路，能实现A
F 功能的电路是。
精品文档
G G
G
V
1k
A F F
F A F
A
A．B．C．D．
图T2.22
23．设图T2.23所示电路均为CMOS门电路，实现B
A
F+
=功能的电路是
。
A
B
F
A
B
A
B
F
A
B F
A．B．C．D．
图T2.23
24．如图
T2.24所示LSTTL门电路，当EN=0时，F的状态为。
B．B
A
F=C．AB
F=D．
B
A
F=
F
A
B
C
F
图T2.24 图T2.25
25．OD门组成电路如图T2.25所示，其输出函数
F为。
A．BC
AB
F+
=C．)
)(
(C
B
B
A
F+
+
=D．BC
AB
F?
=
习题
1．写出如图P2.1所示CMOS门电路的逻辑表达式。
精品文档
V DD
Y
A
B
V DD
Z
C
图P2.1
图P2.2
解：
Y
B
A
Y?
=（与非门）
2．写出如图P2.2所示CMOS门电路的逻辑表达式。
解：AB
D
C
AB
D
C
Z+
+
=
?
+
=
3．双互补对与反相器引出端如图P2.3所示，试将其分别连接成：（1）三个反相器；
（2）3输入端与非门；（3）3输入端或非门；（4）实现逻辑函数）
（B
A
C
L+
=；（5）一个非门控制两个传输门分时传送。
13 14 7
82
1
5
4
11
9
10
V DD V
DD
V
V SS
V
SS
V
SS 图P2.3
解：（1）3个反相器
精品文档
148
24
119
10
V DD
V DD V V SS V SS V SS V DD V DD
V DD
（2）3输入与非门
DD V DD
Y
A
B C
（3）3输入或非门
V A
B C
Y
（4）实现逻辑函数）（B A C Y +=
精品文档
V
Y
A
B
C
V
A
Y
连接图等效图当C=0时，Y=1；当C=1时，B
A
Y+
=
（5）一个非门控制两个传输门分时传送
C
4．电路如图P2.4所示，G1为74HC系列CMOS门电路，其数据手册提供的参数为V OL（max）=0.33V，V OH（min）=3.84V，I OL（max）=4mA，I OH（max）= -4mA。三极管T导通时V BE=0.7V，饱和时V CES=0.3V，发光二极管正向导通时压降V D=2.0V。
（1）当输入A、B取何值时，发光二极管D有可能发光？
（2）为使T管饱和，T的β值应为多少？
A
B
D
图P2.4
解：（1）要使发光二极管D发光，必须使T管饱和导通，要使T管饱和导通，必须使
精品文档
G 1输出高电平，即A 和B 至少有一个为低电平。
（2）为使三极管导通时进入饱和状态，三极管β的选择必须满足I B ≥I BS ，式中
βββ3
.551.03.00.25C CES D CC BS =
?--=--=R V V V I mA 314.010
7
.084.3B BE OH B =-=-=
R V V I 代入给定数据后，可求得β≥17。
5．有一门电路内部电路如图P2.5所示，写出Y 的真值表，画出相应的逻辑符号。 解：真值表
逻辑符号
EN
A Y
6
．分析如图
P2.6所示电路的逻辑功能，画出其逻辑符号。
EN
Y
A
B
Y
V
图P2.5
图P2.6
解：A 、B 为电路输入变量，F 为输出变量，只要列出真值表，就可判断其逻辑功能。
7．由三态门构成的总线传输电路如图P2.7所示，图中n 个三态门的输出接到数据传
精品文档
输总线，D 0、D 1、…、D n-1为数据输入端，0CS 、1CS 、…、1-n CS 为片选信号输入端。试问：（1）片选信号应满足怎样的时序关系，以便数据D 0、D 1、…、D n-1通过总线进行正常传输？（2）如果片选信号出现两个或两个以上有效，可能发生什么情况？（3）如果所有的信号均无效，总线处在什么状态？
01
n-1
n
图P2.7
解：（1）片选信号任何时刻只能有一个为低电平； （2）总线冲突。 （3）高阻态。
8．分析如图P2.8（a ）、（b ）所示电路的逻辑功能，写出电路输出函数S 的逻辑表达式。
B
B
S A S
（a ） （b ）
图P2.8
解：（1）
输出S 是A 和B 的异或函数，即B A S ⊕= （2）
精品文档
输出S 是A 和B 的异或函数，即
9．晶体管电路如图P2.9所示，试判断各晶体管处于什么状态？
i C
v I =+6V
=50（a
）
V =5V i C
i B
=20
30k （b ）
图P2.9
解：（a ）根据图中参数
mA mA R V v i B 106.0507.06=-=-=B BE I
mA mA R V V i CC BS 24.01
503
.012=?-=-=
C CES β
因为i B ＜i BS ，故T 1管处于放大状态。 （b ）mA mA R V V i B 143.0307
.05=-=-=B BE CC
mA mA R V V i CC BS 078.03
203
.05=?-=-=
C CES β
因为i B ＞i BS ，故T 2管处于饱和状态。
10．已知电路如图P2.10所示，写出F 1、F 2、F 3和F 与输入之间的逻辑表达式。
V CC
A D
C B
F
精品文档
图P2.10
解：AB
F=
1，CD
F=
2
，CD
AB
F+
=
3
，CD
AB
F+
=
11．分析如图P2.11所示电路的逻辑功能，指出是什么门。
F A
B
图P2.11
解：A、B
电路为OC输出的同或门.
12．图P2.12（a）所示为LSTTL门电路，其电气特性曲线如图P2.12（b）所示。请按给定的已知条件写出电压表的读数（填表P2.12）。假设电压表的内阻≥100kΩ。
v
O v I/V
v
I
/V R
1（a）（b）
图P2.12
精品文档
表P2.12
解：
13．图P3.13中G 1、G 2、
G 3 为
LSTTL 门电路，G 4、G 5、G 6为
CMOS 门电路。试指出各门的输出状态（高电平、低电平、高阻态？）
。
G Y 1
G Y 2
G V 4
10k V Y 5
V DD
G 6
Y 6
3
G 5V
图P2.13
解：Y 1高电平，Y 2高阻态，Y 3低电平，Y 4高电平，Y 5低电平，Y 6低电平
14．如图P2.14所示逻辑电路能否实现所规定的逻辑功能？如能的在括号内写“Y ”，错的写“N ”。
精品文档
V A C
B
L
1
A B C D
L 2
图P2.14
?
?
?+====C A L B C
L B 1110时，时，（ ） L 2=AB +CD （ ）
解：Y ，N
15．如图P2.15所示逻辑电路能否实现所规定的逻辑功能？如能的在括号内写“Y ”，错的写“N ”。
A C
B L 2
V
DD
A
B C L 1
图P2.15
CD AB L +=1（ ） ?????====C
L B AC
L B 2210时，时，（ ）
解：Y ，N
16．由门电路组成的电路如图P2.16所示。试写出其逻辑表达式。
Y 1
A B C
2
TTL 门电路
TTL 门电路
A
B C
3
图P2.16
解：C B A C B A Y =+?+=01，B C A B C B AB C Y +=?+??=2，3==+Y A BC A BC ?
精品文档
17．由门电路组成的电路如图P2.17所示。试写出其逻辑表达式。
S 0S 1
Y
图P2.17
解：301201101001D S S D S S D S S D S S Y +++=
18．一个发光二极管导通时的电压降约为2.0V ，正常发光时需要5mA 电流，当发光二极管采用如图2.2-21（a ）那样连接到74LS00与非门上时，请确定电阻R 的一个合适值。74LS00的相关参数可参见表2.2-3。
解：Ω=--=--=530mA 5/V )0.235.00.5(LED LED
OL CC I V V V
R
注意：在大多数应用中，发光二极管串联电阻的准确值是不重要的，本例中可采用510Ω现成电阻。
19．图P2.19中，LSTTL 门电路的输出低电平V OL ≤0.4V 时，最大灌电流I OL （max ）
=8mA ，输出高电平时的漏电流I OZ ≤50μA ；CMOS 门的输入电流可以忽略不计。如果要求Z 点高、低电平V H ≥4V 、V L ≤0.4V ，请计算上拉电阻R C 的选择范围。
图P2.19
解：（1）当Z 点输出高电平时，应满足下式：
V H =+5V -R C I OZ ≥4V
R C ≤6
10
501
-?≤20k Ω
精品文档
（2）当Z 点输出低电平时，应满足下式：
V L =+5V -R C I OL （max ）≤0.4V
R C ≥3
10
84.05-?-≥0.57k Ω ∴0.57k Ω≤R C ≤20k Ω
20．在图P2.20中有两个线与的OC 门G 1、G 2。它们的输出驱动3个LSTTL 与非门G 3、G 4、G 5。设OC 门输出低电平时允许灌入的最大电流I OL （max ）为14mA ，输出高电平时输出管截止的漏电流I OZ 为0.05mA ；LSTTL 与非门输入低电平电流I IL 为0.22mA ，每个输入端的高电平输入电流I IH 为0.02mA 。如果要求OC 门高电平输出电压V OH ≥3V ，低电平输出电压V OL ≤0.3V ，试求外接电阻R C 的取值范围。
图P2.21
解：（1）G 1、G 2均输出高电平时 电阻R C 上流过的电流
I C =2I OZ +（2+2+3）I IH =（2×0.05+7×0.02）mA=0.24mA R C 上的压降会使输出高电平电压下降，根据题意应满足
V OH =V CC -R C ×I C ≥3V
因此R C 应满足
Ω≈-=-≤k I V V R C OH CC C 33824035.mA
.V ）（
（2）G 1或G 2门输出低电平时
考虑最不利的情况，只有一个OC 门输出低电平，流入输出低电平OC 门的电流
I OL =I C +3×I IL =IL C
OL
CC I R V V ?+-3≤14mA
Ω=?--≥
35222
03143
05..C R
所以352Ω≤R C ≤8.33k Ω
21．根据表2.4-1，试计算下列情况下的低电平噪声容限和高电平噪声容限。 （1）74HCT 驱动74LS ； （2）74ALS 驱动74HCT 。
精品文档
解：（1）V NL =V IL （max ）（74LS ）- V OL （max ）（74HCT ）= 0.8-0.1=0.7V V NH =V OH （min ）（74HCT ）- V IH （min ）（74LS ）=4.4-2=2.4V （2）V NL =V IL （max ）（74HCT ）- V OL （max ）（74ALS ）= 0.8-0.5=0.3V V NH =V OH （min ）（74 ALS ）- V IH （min ）（74 HCT ）=4.8-2=2.8V
22．有人使用机器上一个光电传感器，传感器受触发时，输出高电平为5V ，但把这个传感器输出端接到某一电路输入端时，再次测试其输出电平，发现是2V ，电平被拉低了。当换了另外一个型号的光电传感器，同样传感器受触发时，输出高电平为5V ，把这个传感器连接到同一电路输入端时，测试电压依然是5V 。请分析可能的原因。
答：最大的可能是前一种光传感器的带载能力不够，即光传感器不能提供电路输入端所需的电流，所以输出信号一接到电路输入端就会被拉低.建议：在光传感器的输出端和后级电路之间加一级驱动(射随器或三极管)。
23．如图P2.24所示，集成电路IC1输出七段显示码a ～g ，高电平有效，由于IC1最大输出高电平电流很小，无法驱动共阴LED 数码管（点亮每个笔划需5mA 电流以上，数码管中的发光二极管导通压降为1.4V ）。试从下表1提供的三种TTL 非门中，选择合适器件设计共阴LED 数码管的驱动电路，只需画出a 和b 的驱动电路，需算出限流电阻的数值。
a
f e d c b g
IC 1a f
e d c b
g
驱动电路
a f e d c
b g
图P2.24 表P2.24
解：电路图为
a b a
（2）当输入变高时：
5 1.4
5A m R
-≥ R ≤720Ω 当输入变低时：
50.3
16A m R
-≤ R ≥294Ω
精品文档
∴294Ω≤R≤720Ω
《数字集成电路基础》试题A （考试时间：120分钟） 班级： 姓名： 学号： 成绩： 一、填空题（共20分） 1. 数字信号的特点是在 上和 上都是断续变化的，其高电平和低电平常 用 和 来表示。 2. 常用的BCD 码有 、 、 等，常用的可靠性代码有 、 等。 3. 将十进制数45转换成8421码可得 。 4. 同步RS 触发器的特性方程为Q n+1=__________；约束方程为 。 5. 数字电路按照是否有记忆功能通常可分为两类： 、 。 6. 当数据选择器的数据输入端的个数为8时，则其地址码选择端应有 位。 7．能将模拟信号转换成数字信号的电路，称为 ；而将能把数字信号转换成模拟信号的电路称为 。 8．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。 9. 两片中规模集成电路10进制计数器串联后，最大计数容量为 位。 二、单项选择题(共 20分) 1. 对于四位二进制译码器，其相应的输出端共有 。 A ． 4个 B. 16个 C. 8个 D. 10个 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为 。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3. 图2.1所示是 触发器的状态图。 A. SR B. D C. T D. T ˊ 4．在下列逻辑电路中，不是组合逻辑电路的有 。 A.译码器 B.编码器 C.全加器 D.寄存器 图2.1
5．欲使D触发器按Q n+1=Q n工作，应使输入D= 。 A. 0 B. 1 C. Q D. Q 6．多谐振荡器可产生。 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 7. N个触发器可以构成最大计数长度（进制数）为的计数器。 A.N B.2N C.N2 D.2N 8．随机存取存储器具有功能。 A.读/写 B.无读/写 C.只读 D.只写 9．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变 B.全部为0 C.不可预料 D.保持不变 10. 555定时器构成施密特触发器时，其回差电压为。 A．VCC B. 1/2VCC C. 2/3VCC D. 1/3VCC 三、设计题 (共20分) 1、有一水箱由大、小两台水泵M L 和M S 供水，如图3.1所示，箱中设置了3 个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位 低于C点而高于B点时M S 单独工作；水位低于B点而高于A点时M L 单独工作；水位 低于A点时M L 和M S 同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求 电路尽量简单。 图3.1
第三章集成逻辑门电路 一、选择题 1。三态门输出高阻状态时,（）是正确的说法。 A.用电压表测量指针不动Ｂ．相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有（ ). A。与非门B．三态输出门 C.集电极开路门Ｄ。漏极开路门 ３。以下电路中常用于总线应用的有（ )。 A．TSＬ门 B。OC门 Ｃ．漏极开路门Ｄ.CMOS与非门 4。逻辑表达式Y＝AB可以用（）实现。 A.正或门 B.正非门 C。正与门D。负或门 5.TTL电路在正逻辑系统中，以下各种输入中( ）相当于输入逻辑“1”。 A.悬空 B。通过电阻２.7kΩ接电源 Ｃ.通过电阻2．７ｋΩ接地Ｄ．通过电阻5１0Ω接地 6．对于TTL与非门闲置输入端的处理，可以( ）。 Ａ。接电源 B.通过电阻3ｋΩ接电源 C.接地 D.与有用输入端并联 ７．要使TＴL与非门工作在转折区，可使输入端对地外接电阻RI( ). Ａ.＞ＲON B。＜ROFＦ C。RＯFF＜RI 第2章逻辑门电路 2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～ F6的波形。 题图2.1 解: 2.2试判断题图2.2各电路中的三极管T处于什么工作状态? 并求出各电路的输出F1～F6。 题图2.2 解: (a) I bs = 3105010?V =0.2mA i b =3 10 507.06??V V =0.106mA i b < I bs T 1放大 F 1=E C -i C R C =10V-50×0.106×10-3×103=10V-5.3V=4.7V (b) I bs = 3 103205??V =0.083mA i b =3 10 107.05??V V =0.43mA i b > I bs T 2饱和，F 2≈0 (c) I bs = C C R E β=3 1023015??V =0.25mA i b = 310107.05??V V -3 10507.02?+V V =0.106mA i b >I bs 所以T 3饱和 F 2≈0 (d) 因为V be4<0 所以T 4截止 F 2=12V (e) I bs =310 4503.0)10(5?????V V V =0.07mA i b = 3 3104511027.0)10(5??+????V V V =0.069mA i b ≈ I bs T 5临界饱和 F 5≈5V (f) 因为V be6=0 所以T 6管截止 F 6=10V 2.3 在题图2.3中，若输入为矩形脉冲信号，其高、低电平分别为5 V 和0.5 V ，求三极管T 和二极 管D 在高、低电平下的工作状态及相应的输出电压F 。 题图2.3 解: A=0.5V 时，V be <0 所以，T 截止，F=E D +0.7V=4.7V 精品文档 自我检测题 1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。 2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。 3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。 4．CMOS门电路的灌电流负载发生在输出低电平情况下。负载电流越大，则门电路输出电压越高。 5．CMOS门电路的静态功耗很低。随着输入信号频率的增加，功耗将会增加。 6．OD门在使用时输出端应接上拉电阻和电源。 7．三态门有3种输出状态：0态、1态和高阻态。 8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。 9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门； 10．CMOS传输门可以用来传输数字信号或模拟信号。 11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。 12．当CMOS反相器的电源电压V DD＜V TN+TP V（V TN、V TP分别为NMOS管和PMOS 管的开启电压）时能正常工作吗？ 答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。 13．CMOS反相器能作为放大器用吗？ 答：可以。在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。反相器的输入电压稍有变化，输出就发生很大变化。 14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？ 解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。 15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？ 解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件： V OH（min）≥V IH（min） V OL（max）≤V IL（max） 自我检测题 1．在存储器结构中，什么是“字”什么是“字长”，如何表示存储器的容量 解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n ×m位。 2．试述RAM和ROM的区别。 解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述SRAM和DRAM的区别。 解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写入就能够稳定地保持下去。动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态1，无电荷表示状态0。根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。 4．与SRAM相比，闪烁存储器有何主要优点 解：容量大，掉电后数据不会丢失。 5．用ROM实现两个4位二进制数相乘，试问：该ROM需要有多少根地址线多少根数据线其存储容量为多少 解：8根地址线，8根数据线。其容量为256×8。 6．简答以下问题： （1）CPLD和FPGA有什么不同 FPGA可以达到比 CPLD更高的集成度，同时也具有更复杂的布线结构和逻辑实现。FPGA 更适合于触发器丰富的结构，而 CPLD更适合于触发器有限而积项丰富的结构。 在编程上 FPGA比 CPLD具有更大的灵活性；CPLD功耗要比 FPGA大；且集成度越高越明显；CPLD比 FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。CPLD的编程工艺采用 E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于 SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片 ,且使用方法复杂，保密性差。 （2）写出三家CPLD/FPGA生产商名字。 Altera，lattice，xilinx，actel 7．真值表如表所示，如从存储器的角度去理解，AB应看为地址，F0F1F2F3应看为数据。 表 枣庄学院2011 ——2012 学年度第一学期 《数字电路》考试试卷（B卷） （考试时间：150分钟考试方式：开卷） 班级：姓名：学号： 考试内容 1．判断题正确的在括号内记“√”，错误的记“X”（共10分，每题1分） 1）“0”的补码只有一种形式。（） 2）卡诺图中，两个相邻的最小项至少有一个变量互反。（） 3）用或非门可以实现3种基本的逻辑运算。（） 4）三极管饱和越深，关断时间越短。（） 5）在数字电路中，逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。 （） 6）多个三态门电路的输出可以直接并接，实现逻辑与。（） 7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。 （） 8）采用奇偶校验电路可以发现代码传送过程中的所有错误。（） 9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。（） 10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。（） 二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。共10分） 1．不能将减法运算转换为加法运算。（）A．原码 B．反码 C．补码 2．小数“0”的反码可以写为。（）A．...0 B．...0 C．...1 D． (1) 3.逻辑函数F=A B和G=A⊙B满足关系。（） A ．F=G B ．F ’＝G C ．F ’＝G D ．F ＝G ⊕1 4．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为 。 （ ） A ．J ＝K ＝0 B ．J ＝K ＝1 C ．J ＝1，K ＝0 D ．J ＝0，K ＝1 5．设计一个同步10进制计数器，需要 触发器。 （ ） A ．3个 B ．4个 C ．5个 D ．10个 三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。（10分） 四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。（10分） 五．已知：TTL 与非门的I OL ＝15mA ，I OH ＝400μA ，V OH ＝，V OL =；发光二极管正向 第2章逻辑门与逻辑代数基础习题与参考答案【题2-1】试画岀图题2-1 (a)所示电路在输入图题2-1 (b)波形时的输岀端B、C的波形。 解: B C 【题2-2】试画岀图题2-2 (a)所示电路在输入图题2-2 ( b)波形时的输岀端X、丫的波形。 冲_ru I_TL 丧―I_n 一i i_ 图题2-2 解: MLTLJ I ___ n 口_n_ i_. .x 口n 口n 丫uU" 【题2-3】试画岀图题2-3 (a)所示电路在输入图题2-3 (b)波形时的输岀端X、丫的波形。 <■) ⑹ 图题2-3 解: B 【题2-9】 如果如下乘积项的值为 1,试写岀该乘积项中每个逻辑变量的取值。 【题2-4】 试画岀图题2-4 (a )所示电路在输入图题 2-4 ( b )波形时的输岀端 X 、丫的波 形。 解: A J ~I _n ___ rvL B X . 丫 【题2-5】 试设计一逻辑电路，其信号 A 可以控制信号 B ，使输岀丫根据需要为 Y=B 或 Y= B 。 解：可采用异或门实现， Y AB AB ，逻辑电路如下： 【题2-6】某温度与压力检测装置在压力信号 A 或温度信号B 中有一个岀现高电平时， 输 岀低电平的报警信号，试用门电路实现该检测装置。 解：压力信号、温度信号与报警信号之间的关系为： Y 「B ，有如下逻辑图。 【题2-7】某印刷裁纸机，只有操作工人的左右手同时按下开关 A 与B 时，才能进行裁纸 操作，试用逻辑门实现该控制。 解：开关A 、B 与裁纸操作之间的关系为 丫 A B ，逻辑图如下： 【题2-8】 某生产设备上有水压信号 A 与重量信号B ，当两信号同时为低电平时，检测电 路输出高电平信号报警，试用逻辑门实现该报警装置。 解：水压信号A 、重量信号B 与报警信号之间的关系为 Y 厂B ，逻辑图如下： A 「＞ 1 (1) AB ; (2) ABC ; (3) ABC ; (4) ABC 第2章 逻辑门与逻辑代数基础 习题与参考答案 【题2-1】 试画出图题2-1（a ）所示电路在输入图题2-1（b ）波形时的输出端B 、C 的波形。 图题2-1 解： A . . . . . B、C 【题2-2】 试画出图题2-2（a ）所示电路在输入图题2-2（b ）波形时的输出端X 、Y 的波形。 图题2-2 解： . . A B . . X Y . .. 【题2-3】 试画出图题2-3（ a ）所示电路在输入图题2-3（ b ）波形时的输出端X 、Y 的波形。 图题2-3 解： . A B . Y X . . . . 【题2-4】 试画出图题2-4（a ）所示电路在输入图题2-4（b ）波形时的输出端X 、Y 的波形。 图题2-4 解： . A B . Y X . . . . . 【题2-5】 试设计一逻辑电路，其信号A 可以控制信号B ，使输出Y 根据需要为Y =B 或Y =B 。 解：可采用异或门实现，B A B A Y +=，逻辑电路如下： =1 A B Y . . . . 【题2-6】 某温度与压力检测装置在压力信号A 或温度信号B 中有一个出现高电平时，输出低电平的报警信号，试用门电路实现该检测装置。 解：压力信号、温度信号与报警信号之间的关系为：B A Y +=，有如下逻辑图。 1 ≥A B . Y . . . 【题2-7】 某印刷裁纸机，只有操作工人的左右手同时按下开关A 与B 时，才能进行裁纸操作，试用逻辑门实现该控制。 解：开关A 、B 与裁纸操作之间的关系为B A Y +=，逻辑图如下： & A B . Y . . . 【题2-8】 某生产设备上有水压信号A 与重量信号B ，当两信号同时为低电平时，检测电路输出高电平信号报警，试用逻辑门实现该报警装置。 解：水压信号A 、重量信号B 与报警信号之间的关系为B A Y +=，逻辑图如下： 1 ≥A B . Y . . . 【题2-9】 如果如下乘积项的值为1，试写出该乘积项中每个逻辑变量的取值。 CH1 1．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？ 晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律 2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。 拥有设计人才和技术，但不拥有生产线。特点：电路设计，工艺制造，封装分立运行。 环境：IC产业生产能力剩余，人们需要更多的功能芯片设计 3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？ MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。意义：降低成本。 4．集成电路设计需要哪四个方面的知识？ 系统，电路，工具，工艺方面的知识 CH2 1．为什么硅材料在集成电路技术中起着举足轻重的作用? 原材料来源丰富，技术成熟，硅基产品价格低廉 2．GaAs和InP材料各有哪些特点? P10,11 3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？ 接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触 4．说出多晶硅在CMOS工艺中的作用。P13 5．列出你知道的异质半导体材料系统。 GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6．SOI材料是怎样形成的，有什么特点? SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低 7. 肖特基接触和欧姆型接触各有什么特点？ 肖特基接触：阻挡层具有类似PN结的伏安特性。欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。 8. 简述双极型晶体管和MOS晶体管的工作原理。P19,21 CH3 1．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。 意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。外延方法:液态生长，气相外延生长，金属有机物气相外延生长 2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。P28,29 3．写出光刻的作用，光刻有哪两种曝光方式？作用：把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触与非接触两种。 4．X射线制版和直接电子束直写技术替代光刻技术有什么优缺点？ X 射线（X-ray）具有比可见光短得多的波长，可用来制作更高分辨率的掩膜版。电子束 1．集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？ 集成电路的发展过程: ?小规模集成电路(Small Scale IC，SSI) ?中规模集成电路(Medium Scale IC，MSI) ?大规模集成电路(Large Scale IC，LSI) ?超大规模集成电路(Very Large Scale IC，VLSI) ?特大规模集成电路(Ultra Large Scale IC，ULSI) ?巨大规模集成电路(Gigantic Scale IC，GSI） 划分集成电路规模的标准 2．超大规模集成电路有哪些优点？ 1. 降低生产成本 VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少. 2.提高工作速度 VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得. 3. 降低功耗 芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降. 4. 简化逻辑电路 芯片内部电路受干扰小,电路可简化. 5.优越的可靠性 采用VLSI后，元件数目和外部的接触点都大为减少，可靠性得到很大提高。 6.体积小重量轻 7.缩短电子产品的设计和组装周期 一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度. 3．简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。 1、形成N阱 2、形成P阱 3、推阱 4、形成场隔离区 5、形成多晶硅栅 6、形成硅化物 7、形成N管源漏区 8、形成P管源漏区 9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装，完成集成电路的制造工艺 4．在VLSI设计中，对互连线的要求和可能的互连线材料是什么？ 互连线的要求 低电阻值：产生的电压降最小；信号传输延时最小（RC时间常数最小化） 与器件之间的接触电阻低 长期可靠工作 可能的互连线材料 金属（低电阻率），多晶硅（中等电阻率），高掺杂区的硅(注入或扩散)（中等电阻率） 逻辑门电路 习题参考答案 一、 填空题： 1. 在时间上和数值上均作连续变化的电信号称为 模拟 信号；在时间上和数值上离散的信号叫做 数字 信号。 2. 数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。在 逻辑 关系中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 关系，对应的电路称为 与 门、 或 门和 非 门。 3．在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。 4. 在正常工作状态下，TTL 门的高电平为 3.6 伏，低电平为 0.3 伏。 5. 最简与或表达式是指在表达式中 与项 最少，且 变量个数 也最少。 6．功能为有1出1、全0出0门电路称为 或 门； 相同出0,相异出1 功能的门电路是异或门；实际中 与非 门应用的最为普遍。 7. 在逻辑中的“1”和“0”用来表示 “真”和“假”、“高”和“低”…… 。 二、选择题： 1．逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ）。 A 、逻辑加 B 、逻辑乘 C 、逻辑非 2．十进制数100对应的二进制数为（ C ）。 A 、1011110 B 、1100010 C 、1100100 D 、1000100 3．和逻辑式表示不同逻辑关系的逻辑式是（ B ）。 A 、 B 、 C 、 D 、 4. 数字电路中机器识别和常用的数制是（A ）。 A 、二进制 B 、八进制 C 、十进制 D 、十六进制 5. 一个两输入端的门电路，当输入为1和0时，输出不是1的门是（C ）。 A 、与非门 B 、或门 C 、或非门 D 、异或门 三、问答题： 1．如图1所示当ｕA 、ｕB 是两输入端门的输入波形时，对应画出下列门的输出波形。 ① 与门 ② 与非门 ③ 或非门 ④ 异或门 AB B A +B A ?B B A +?A B A + 思考题与习题 1-1 填空题 1）三极管截止的条件是U BE ≤0V。三极管饱和导通的条件是I B≥ I BS。三极管饱和导通的I BS是I BS≥（V CC－U CES）/βRc。 2）门电路输出为高电平时的负载为拉电流负载，输出为低 电平时的负载为灌电流负载。 3）晶体三极管作为电子开关时，其工作状态必须为饱和状态或截止 状态。 4） 74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、、。 74TTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、、。 5）OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。 6） CMOS 门电路的输入电流始终为零。 7） CMOS 门电路的闲置输入端不能悬空，对于与门应当接到高电平，对于 或门应当接到低电平。 1-2 选择题 1）以下电路中常用于总线应用的有 abc 。 门门 C.漏极开路门与非门 2）TTL与非门带同类门的个数为N，其低电平输入电流为，高电平输入电流为10uA，最大灌电流为15mA，最大拉电流为400uA，选择正确答案N最大为 B 。 =5 =10 C.N=20 =40 3）CMOS数字集成电路与TTL数字集成电路相比突出的优点是 ACD 。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 4）三极管作为开关使用时，要提高开关速度，可 D 。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 5）对于TTL与非门闲置输入端的处理，可以 ABD 。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联 6）以下电路中可以实现“线与”功能的有 CD 。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 第四章逻辑门电路 （Logic Gates Circuits） 1．知识要点 CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构； CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型； 动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性； 特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。 重点： 1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系； 2．CMOS逻辑电平的定义和噪声容限的计算； 3．逻辑门电路扇出的定义及计算； 4．逻辑门电路转换时间、传输延迟的定义。 难点： 1．CMOS互补网络结构的分析和设计； 2．逻辑门电路对负载的驱动能力的计算。 （1）PMOS和NMOS场效应管的开关特性 MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。对PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS截断；对于低电平0，NMOS截断，PMOS导通。 （2）CMOS门电路的构成规律 每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。 对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。 PMOS电路与NMOS电路呈对偶关系，即当NMOS管串联时，其相应的PMOS管一定是并联的；而当NMOS 管并联时，其相应的PMOS管一定需要串联。 基本逻辑关系体现在NMOS管的网络上，由于NMOS网络接地，输出需要反相（取非）。 （3）CMOS逻辑电路的稳态电气特性 一般来说，器件参数表中用以下参数来说明器件的逻辑电平定义： V OHmin输出为高电平时的最小输出电压 V IHmin能保证被识别为高电平时的最小输入电压 V OLmax能保证被识别为低电平时的最大输入电压 V ILmax输出为低电平时的最大输出电压 不同逻辑种类对应的参数值不同。输入电压主要由晶体管的开关门限电压决定，而输出电压主要由晶体管的“导通”电阻决定。 噪声容限是指芯片在最坏输出电压情况下，多大的噪声电平会使得输出电压被破坏成不可识别的输入值。对于输出是高电平的情况，其最坏的输出电压是V OHmin，如果要使该电压能在输入端被正确识别为高电平，即被噪 ,. 自我检测题 1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。 2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。 3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。 4．CMOS门电路的灌电流负载发生在输出低电平情况下。负载电流越大，则门电路输出电压越高。 5．CMOS门电路的静态功耗很低。随着输入信号频率的增加，功耗将会增加。 6．OD门在使用时输出端应接上拉电阻和电源。 7．三态门有3种输出状态：0态、1态和高阻态。 8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。 9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门； 10．CMOS传输门可以用来传输数字信号或模拟信号。 11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。 12．当CMOS反相器的电源电压V DD＜V TN+ V（V TN、V TP分别为NMOS管和PMOS TP ,. 管的开启电压）时能正常工作吗？ 答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。 13．CMOS反相器能作为放大器用吗？ 答：可以。在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。反相器的输入电压稍有变化，输出就发生很大变化。 14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS电路的功耗产生较大影响？ 解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。 15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？ 解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件： V OH（min）≥V IH（min） V OL（max）≤V IL（max） I≥nI IH（max） OH ） （max I OL（max）≥m I （max ） IL 16．已知图T2.16所示电路中各MOSFET管的 V=2V，若忽略电阻上的压降，则电 T . 自我检测题 1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。 2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。 3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。 4．CMOS门电路的灌电流负载发生在输出低电平情况下。负载电流越大，则门电路输出电压越高。 5．CMOS门电路的静态功耗很低。随着输入信号频率的增加，功耗将会增加。 6．OD门在使用时输出端应接上拉电阻和电源。 7．三态门有3种输出状态：0态、1态和高阻态。 8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。 9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门； 10．CMOS传输门可以用来传输数字信号或模拟信号。 11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。 V（V TN、V TP分别为NMOS管和PMOS 12．当CMOS反相器的电源电压V DD＜V TN+TP 管的开启电压）时能正常工作吗？ 答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。 13．CMOS反相器能作为放大器用吗？ 答：可以。在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。反相器的输入电压稍有变化，输出就发生很大变化。 14．如果电源电压增加5%，或者部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？ 解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。 15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？ 解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL （max），这些参数应满足以下条件： V OH（min）≥V IH（min） V OL（max）≤V IL（max） 浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A 姓名 学号 班级 任课教师 请在每小题的空格中填上正确答案。错填、不填均无分。 1．十进制数（68）10对应的二进制数等于 ； 2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。 3．1 A ⊕可以简化为 。 4．图1所示逻辑电路对应的逻辑函数L 等于 。 A B L ≥1 & C Y C 图1 图2 5．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。 6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。 7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。 8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。 9．JK 触发器的功能有置0、置1、保持和 。 10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这 样的RAM 。 二、选择题（本大题共10小题，每小题2分，共20分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 11．十进制数（172）10对应的8421BCD 编码是 。 【 】 A ．（1111010）8421BCD B ．（10111010）8421BCD C ．（000101110010）8421BCD D ．（101110010）8421BCD 习题十二 12-1 写出题图12-1所示逻辑电路输出F 的逻辑表达式，并说明其逻辑功能。 解：由电路可直接写出输出的表达式为： 301201101001301201101001D A A D A A D A A D A A D A A D A A D A A D A A F +++==??? 由逻辑表达式可以看出： 当A 1A 0=00 F =D 0 A 1A 0=01 F =D 1 A 1A 0=10 F =D 2 A 1A 0=11 F =D 3 这个电路的逻辑功能是，给定地址A 1A 0以后，将该地址对应的数据传输到输出端F 。 12-2 组合逻辑电路如题图12-2所示。 （1）写出函数F 的表达式； （2）将函数F 化为最简“与或”式，并用“与非”门实现电路； （3）若改用“或非”门实现，试写出相应的表达式。 解：（1）逻辑表达式为：C A D B D C B A F += （2）化简逻辑式 C A D B D B C A C A D B D C A D B C A D C B BC A C A D B A C A D B D C B A C A D B D C B A F +=+++++=++++++=++++=+=?)1()1())(()( 这是最简“与或”表达式，用“与非”门实现电路见题解图12-2-1，其表达式为： C A D B F ?= （3）若用“或非”门实现电路见题解图12-2-2，其表达式为： C A D B C A D B C A D B C A D B F +++=+++=++=+=))(( 由图可见，对于同一逻辑函数采用不同的门电路实现，所使用的门电路的个数不同，组合电路的速度也有差异，因此，在设计组合逻辑电路时，应根据具体不同情况，选用不同的门电路可使电路的复杂程度不同。 A A 3210 题图12-1 习题12-1电路图 例1 指出下图1所示电路的输出逻辑电平是高电平、低电平还是高阻态。已知图(a)中的门电路都是74系列的TTL门电路，图(b)中的门电路为CC4000系列的CMOS门电路。 图1 解： TTL门电路的输入端悬空时，相当于高电平输入，输入端接有电阻时，其电阻阻值大于1.4K时，该端也相当于高电平，电阻值小于0.8K时，该端才是低电平。而CMOS逻辑门电路，输入端不管是接大电阻还是接小电阻，该端都相当于低电平（即地电位）。所以有如下结论： (a) 1L为低电平状态；2L是低电平状态；3L是高电平状态；4L 输出为高阻状态； (b) 1L输出为高电平；2L输出是低电平状态；3L输出是低电平状态； 例2 图例2所示为用三态门传输数据的示意图，图中n 个三态门连到总线BUS ，其中D 1、D 2、…、D n 为数据输入端，EN 1、EN 2、…、EN n 为三态门使能控制端，试说明电路能传输数据的原理。 图例2 解：由三态门电路符号可知，当使能端低电平时，三态门输出为高阻阻态，所以，只要给各三态门的使能端n EN EN EN ,,,21 依次为高电平时，则,1n D D 的数据就依次被传输到总线上去。 例3 某功能的逻辑函数表达式为L=∑m(1,3,4,7,12,14,15); (1)试用最少量的“与-非”门实现该函数； (2)试用最少量的“或-非”门实现该函数； 解： (1)设变量为A 、B 、C 、D ，用卡诺图化简，结合“1”方 格 得：D B A CD A ABC D C B D B A CD A ABC D C B D C B A f L= + + + = =) , , , ( (2)卡诺图中结合“0”方格，求最简的“或—与”表达式，得： D C A D C B D B B A D C A D C B D B B A L+ + + + + + + + + = + + + + + + =) )( )( )( ( 第四章-逻辑门电路-作业题 (参考答案) -标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII 第四章逻辑门电路 （Logic Gates Circuits） 1．知识要点 CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构； CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型； 动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性； 特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。 重点： 1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系； 2．CMOS逻辑电平的定义和噪声容限的计算； 3．逻辑门电路扇出的定义及计算； 4．逻辑门电路转换时间、传输延迟的定义。 难点： 1．CMOS互补网络结构的分析和设计； 2．逻辑门电路对负载的驱动能力的计算。 （1）PMOS和NMOS场效应管的开关特性 MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。对 PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS 截断；对于低电平0，NMOS截断，PMOS导通。 （2）CMOS门电路的构成规律 每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。 对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。PMOS电路与NMOS电路呈对偶关系，即当NMOS管串联时，其相应的PMOS管一定是并联的；而当NMOS管并联时，其相应的PMOS管一定需要串联。 基本逻辑关系体现在NMOS管的网络上，由于NMOS网络接地，输出需要反相（取非）。（3）CMOS逻辑电路的稳态电气特性 一般来说，器件参数表中用以下参数来说明器件的逻辑电平定义： V OHmin输出为高电平时的最小输出电压 V IHmin能保证被识别为高电平时的最小输入电压 V OLmax能保证被识别为低电平时的最大输入电压 V ILmax输出为低电平时的最大输出电压 不同逻辑种类对应的参数值不同。输入电压主要由晶体管的开关门限电压决定，而输出电压主要由晶体管的“导通”电阻决定。 噪声容限是指芯片在最坏输出电压情况下，多大的噪声电平会使得输出电压被破坏成不可识别的输入值。对于输出是高电平的情况，其最坏的输出电压是V OHmin，如果要使该电压能在输入端被正确识别为高电平，即被噪声污染后的电压值应该不小于V IHmin，则噪声容限为 V OHmin-V IHmin。对于输出是低电平的情况，噪声容限为V ILmax-V OLmax。第2章 逻辑门电路-习题答案
(完整版)(整理)2集成门电路习题解答.
5大规模数字集成电路习题解答
数字电路试题及答案
第2章-逻辑门与逻辑代数基础-习题与参考答案3-12
第2章 逻辑门与逻辑代数基础 习题与参考答案3-12
集成电路设计习题答案-章 精品
《超大规模集成电路设计》考试习题(含答案)完整版分析
电工资格证考试逻辑门电路练习题集锦附参考答案(精编)
数字电路和集成逻辑门电路习题解答
逻辑门电路 作业题(参考答案)
集成门电路习题集解答
集成门电路习题解答
《数字集成电路》期末试卷A(含答案)
电子电路第十二章习题及参考答案
组合逻辑电路习题(附答案)详细版.doc
第四章-逻辑门电路-作业题(参考答案)
相关主题
文本预览