1. 控制器的控制方式解决什么问题？有哪几种基本控制方式？各有什么特点？
2. 简述相对寻址的特点。
3. 什么是中断？常见的中断源有哪些？
4. 简述输入输出接口的四个基本作用。
5. 简述AS/400操作系统的功能。
6. 简述RISC的主要优缺点？
7. 微程序控制器有何特点？
8. PLA的主要用途是什么？
9. 简述主存和辅存的区别？
10. 简述运算器的功能。
11. 简述逻辑层提高总线性能的主要方法。
12. 什么是指令周期？什么机器周期？什么是时钟周期？三者有什么关系？
13. 提高存储器速度可采用哪些措施，请说出至少五种措施。
14. 计算机内部有哪两股信息在流动？它们彼此有什么关系？
15. 运算器的条件码寄存器中，有哪些标志状态位，分别有什么作用？
16. 简述虚拟存储器的含义和作用。
17. 简述程序中断处理的三个主要步骤。
18. 简述DMA输入输出控制方式的优点和适用范围。
19. 简述磁记录方式。
20. 说明机器数的基本特点。
21. 微指令由哪两个字段组成，各有什么功能？
22. 虚拟存储器中常用的地址映象方法有哪几种？简述各种方法的优缺点？
23. 基址寻址方式和变址寻址方式的应用场合有什么不同？
24. 试述“中断允许”触发器的作用。
25. 简述立即寻址方式的特点。
26. 简述Cache的替换策略。
27. 简述同步通信与异步通信的区别。
28. 简述十进制加法器的工作原理。
29. 简述页表的作用。
30. 一个较完善的指令系统应包括哪几类指令？
31. 什么是奇偶校验码？它有什么特点？
32. 什么叫内中断和外中断？
33. 简述分辨率、灰度级的概念以及它们对显示器性能的影响？
34. 一个典型CPU应由哪几部分组成？
35. 为什么要在二级存储体系的基础上建立多级存储体系？
36. 控制器的主要功能有哪些？
37. I/O指令一般应具有哪些功能？
38. 显示设备有哪些类型？
39. 计算机为什么用二进制表示各种信息？
40. 试述运算器中的三种总线结构。
41. 什么是并行微程序控制？有何优点？
42. 地址译码有哪两种方式？
43. 说明虚拟主存储器中的页面抖动现象及其解决方法。
44. 什么是通道？可分为哪几种？
45. 什么是外围设备？
46. DMA的特点主要表现在哪几方面？
47. 简述物理层提高总线性能的主要方法？
48. 在组合逻辑控制器中，指令寄存器IR提供哪些与微操作命令形成有关的信息？时序部件提供哪些信号？它们在微命令中起什么作用？
49. 简述多功能ALU的组成与功能？
50. 试述指令兼容的优缺点。
51. 浮点加减运算时，为什么要进行对阶？怎样进行对阶？说明这种对阶方法的理由。
52. 主机与I/O设备之间为什么要有I/O接口？
53. 简述引入Cache结构的理论依据。
54. 指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还是数据？
55. 逻辑代数与普通代数的本质区别是什么？
56. DRAM存储器为什么要刷新？DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？
57. 说明浮点数表示法的优点及应用。
58. 声音在计算机内的表示方法是什么？
59. 设计微指令结构时，所追求的目标是什么？
60. PROM和ROM有何区别？
61. 如何处理中断的先后顺序？
62. 试述译码器的原理。
63. 简述如何区分数据信息和控制信息？
64. 汉字矢量表示法的优点是什么？
65. 为什么运算器中主要采用多功能算术/逻辑运算单元(ALU)？
66. 试述微程序的执行过程？
67. 什么是存储器？什么是存储系统？
68. 试述程序直接控制方式的工作原理。
69. DMA方式的中断请求和程序中断方式的中断请求有何区别？
1. 计算机的基本工作由指令控制。指令操作不仅涉及CPU内部，还涉及内存和I/O接口。另外，指令的繁简程序不同，所需要执行时间也有很大差异。如何根据具体情况实施不同的控制，这是控制方式所要解决的问题。
控制器有三种控制方式：
同步控制：基本设计思想是以部件中最长的操作时间作为统一时间间隔标准，系统中各部件的微操作都由一个统一时间间隔来同步，时钟周期可与节拍周期相同，它应该保证机器中最费时的微操作能够完成，那么所有的微操作就可以完成。
异步控制：基本设计思想是系统中没有统一的时间标准，各部件按本身的操作有自己的时钟信号，各个微操作的进行是采用应答方式工作的。
联合控制：是同步控制方式和异步控制方式相结合的方式，对不同指令的各个微操作实行大部分统一、小部分区别对待的方式。
2. 相对寻址方式中，操作数的地址是程序计数器PC的值加上偏移量形成的，是一种特殊的变址寻址方式，偏移量用补码表示，可正可负。相对寻址方式可用较短的地址码访问内存。
3. 所谓中断就是计算机暂停执行当前程序，转而执行更为紧急的程序，并能在执行结束后自动恢复执行原先程序的过程。
一般把能够引起中断的事件或能够发生中断请求的来源称为中断源。常见的中断源有：（1）外围设备引起的中断；（2）运算器产生中断；（3）存储器产生的中断；（4）控制器产生的中断；（5）实验或控制过程产生中断；（6）控制台或系统的时钟中断；（7）电源故障中断。
4. （1）实现数据缓冲，协调高速主机和低速I/O设备之间传送数据；（2）实现数据格式的转换；（3）提供I/O设备和接口的状态；（4）实现主机和I/O设备间的通讯联络控制。
5. AS/400操作系统具有如下功能：（1）系统操作服务；（2）系统服务；（3）工作管理；（4）控制语言命令可以从工作站独立输入；（5）数据库管理；（6）通信管理。
6. 优点是：RISC技术简化了指令系统，以寄存器－寄存器方式工作，采用流水方式，减少访存等。缺点是：指令功能简单使得程序代码较长，占用较多的存储器空间。
7. 与硬边线控制器比较，微程序控制器具有规整性，可扩展性等优点，是一种软件方法来设计硬件的技术。它可实现复杂指令的操作控制，且极具灵活性，可方便地增加和修改指令。
8. （1）进行逻辑压缩压缩；（2）设计操作控制器；（3）实现存储器的重叠操作；（4）组成故障检测网络；（5）设计优先中断系统。
9. 内存可以被CPU直接访问，由RAM和ROM组成，能快速进行读写操作。用于存放正在运行的程序和数据，它速度快但成本高。辅存不能被CPU直接访问，用于存放那些暂时不用的程序和数据，辅存一般是由容量大、速度较慢、价格低的磁表面存储器和光存储器等充当。
10. 运算器的主要功能是完成算术及逻辑运算，由ALU和若干寄存器组成。ALU负责执行各种数据运算操作；寄存器用于暂时存放参与运算的数据以保持运算状态。
11. 在逻辑层可通过改进总线协议来提高总线的性能。具体措施有：简化总线传输协议，采用总线复用技术，采用消息传输协议。
12. 指令周期是指取出并执行一条指令的时间，指令周期常常用于若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称节拍脉冲或T周期）。
13. （1）采用高速器件，采用cache（高速缓冲寄存器）；（2）采用多体交叉存储器；（3）采用双端口存储器；（4）采用相联存储器；（5）加长存储器的字长。
14. 一股是控制信息，即操作命令，其发源地是控制器，它分散流向各个部件；一股是数据信息，它受控制信息的控制，从一个部件流向另一个部件，边流动边加工处理。
15. C（进位标志）－标志计算结果是否有进位；V（溢出标志）－标志计算结果是否溢出；Z（零标志）－标志计算结果是否为0；Z（负标志）－标志计算结果是否为负。
16. 由主存和辅存组成的存储结构称为虚拟存储器。虚拟存储器的作用是虚拟地扩大主存容量，减轻用户对程序进行分块的苦恼，提高软件开发效率。
17. 程序中断处理的三个主要步骤是：（1）保存被中断程序的断点和现场，判断中断条件，转入相应的中断服务程序入口；（2）执行中断服务程序；（3）恢复以前保存的现场和断点。
18. 在DMA控制器的控制下，数据不经过CPU而直接在内存和外设之间传送，传送速度快，CPU基本不干预，适于连接高速I/O设备传送大批量数据。
19. 磁盘上常用的记录方式可分为归零制（RZ）、不归零制（NRZ）、调相制（PM）和调频制（FM）等多种类型。
归零制（RZ）的特点：不论某存储单元的代码是0或是1，在记录下一个信息之前记录电流要恢复的零电流。在给磁头线圈送入的脉冲电流中，正脉冲表示1，负脉冲表示0。
不归零制（NRZ）的特点：磁头线圈上始终有电流，不是正向电流就是反向电流，正向电流表示1，反向电流表示0。
调相制（PM）的特点：在一个磁化元的中间位置，利用电流相位的变化实现写“1”或者写“0”。所以通过磁头中的电流方向一定要改变一次。
调频制（FM）的特点：无论记录的代码是1还是0，或是连续的0，在相邻的两个存储单元交界处电流要改变方向。
20. 机器数的特点是（1）数的符号数值化（用0表示正，1表示负）；（2）小数点是隐含的；（3）数的位数受机器设备限制。
21. 微指令由微命令字段和微地址字段组成，微命令字段按位或译码提供一系列微命令，微地址字段确定下一条微指令的地址。
22. 虚拟存储器中常用的地址映象方法有三种：（1）全相联映象：任一逻辑页可对应一物理页。优点：充分利用主存空间。缺点：需要进行大量计算。（2）直接映象：每一逻辑页只能对应一个特定的物理页。优点：计算时间最省。缺点：不能充分利用主存空间，有时还会发生系统抖动。（3）组相联映象：将逻辑地址空间和物理地址空间都进行了分组，组内各页面的大小一致。每一逻辑页面组对应到一个特定的物理页面组，在同一组内，任一逻辑页可对应一物理页。优点：能比较充分利用主存空间，节省计算时间。缺点：实现方法比较复杂。
23. （1）基址寻址方式面向系统，主要用于逻辑地址到物理地址的交换，解决程序在存储器中的定位，扩大寻址空间等问题。（2）变址寄存器方式面向用户，主要用于解决程序循环控制问题，用于访问成批数据，支持向量线性表操作等。
24. 在某些情况下，虽然有中断请求，但必须禁止，以保证完成一特定功能，所以设置了“中断允许”触发器。
25. 立即寻址方式的特点是执行速度快，取指令的同时也取出数据，不需要寻址计算和访问内存，但操作数是固定不变的，因此适合于访问常数。
26. 常用的替换算法有随机法、先进先出法、最近最少使用法等。随机法是用一个随机数产生器产生一个随机的替换块号；先进先出法是替换最早调入的存储单元。近期最少使用法是替换近期最少使用的存储块。
27. 同步通信数据的传输在一个共同的时钟信号控制下进行，总线中一个中央时钟连接到总线的各设备广播。总线的操作有固定的时序，所有信号与时钟的关系是固定的，设备之间没有应答信号。
异步通信总线操作使用一对在CPU和设备之间的“握手”信号，总线操作周期时间不固定，操作的每个步骤都有一个信号表示。
28. 十进制加法器是利用二进制定点运算器，将两个BCD码相加后判断是否大于9。若是，则做十进制调整（即加6），否则直接输出。
29. 页表的作用是反映逻辑（虚）页号和物理（实）页号的对应关系，用于实现虚拟实地址的变换。页表由与逻辑页相同的数量的表单元构成，每个单元包含有装入位和物理页号。装入位表示相应的逻辑页是否在主存中，若在，则物理页号表示的哪一个物理页中。
30. 包括数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令，特权指令等。
31. 奇偶校验码是一种最简单的检错码，它是由N个信息位增加1位校验痊代码形成的编码。
此编码如发生1位或奇数个位错误，就不满足奇偶校验规则，成为非法的代码。奇偶校验码只能发现错误，而不能纠正错误。
32. 内中断是指机器内部产生的中断，（一般是指机器产生故障引起的中断。）外中断是指来自外部的中断（如I/O设备请求中断）。
33. 分辨率是衡量显示器清晰程序的指标，以图像点（像素）的个数为标志。显示器显示的像素越多，分辨率就越高，显示的文字和图像就越清晰。灰度级是指显示器所显示的像素点亮度的差别。显示器灰度级越多，显示的图像层次就越丰富逼真。
34. 一个典型的CPU组成应该包括：(1)六个主要寄存器，保存CPU运行时所需的各类数据信息或运行状态信息。(2)算术逻辑电路(ALU)，对寄存器中的数据进行加工处理。(3)操作控制器和指令译码器，产生各种操作控制信号，以便在各寄存器之间建立数据通路。(4)时序产生器，用来对各种操作控制信号进行定时，以便进行时间上的约束。
35. 二级存储体系解决了主存容量的不足、价格昂贵的矛盾，但仍没有彻底解决由于主存与CPU之间速度不匹配的问题。现代科技的发展使CPU的速度快于主存的存取速度，存储器的相对低速影响了CPU性能的发挥。同时主存与辅存之间数据交换速度也影响了计算机存储系统性能的发挥。因此，存储系统的设计要突破二级存储结构，建立多级存储体系。
36. (1)取指令；(2)分析指令；(3)执行指令；(4)控制程序和数据的输入与结果的输出；(5)对异常情况和某些请求的处理。
37. 应基本具有以下三类功能：(1)置位/复位设备接口中某些寄存器的某些(控制)位(如启动或关闭设备)。(2)测试设备的状态(如“忙”、“准备好”)。(3)(启动)数据的传送。
38. 按显示设备所用的显示器件分类，有阴极射线管(CRT)显示器，液晶显示器(LCD)，等离子显示器(PDP)。按显示方式分类，有字符显示器、图形图像显示器等。按显示的颜色分类，有彩色显示器和单色显示器。
39. (1)技术上易实现，计算机中基本器件有两个稳定结构。(2)二进制运算规则比十进制少的多，从而使硬件简单。(3)二进制中取值与逻辑代数取值相同，从而使算术运算可借助逻辑运算规则。(4)二进制与十进制间转换容易实现。
40. (1)单总线结构运算器：由于所有部件都接到同一总线，所以数据可以在任何两个寄存器之间，或者在任一个寄存器和ALU之间传送。这种结构的主要缺点是操作速度较慢。
(2)双总线结构的运算器：在这种结构中，两个操作数同时加到ALU进行运算，只需要一次操作控制，而且马上可以得到运算结果。
(3)三总线结构的运算器：在三总线运算器的结构中，ALU的两个输入端分别由两条总线供给，而ALU的输出则与第三条总线相连。三总线结构的运算器的特点是操作速度快。缺点是内线路复杂。
41. 由于取微指令的执行微指令的操作是在两个完全不同的部件中执行，因此可以将这两部分操作并行进行，以缩短微指令周期，也就是将这两部分操作在时间上重叠进行，这就是并行微程序控制的概念。
优点是缩短了微指令周期，但是为了不影响本条微指令的正确执行需要增加一个微指令寄存器，用以暂存下一条微指令。其次，当微程序出现转移时，需要解决由本条微指令执行结果而确定的下条微指令地址。
42. 地址译码有两种方式：一种是单译码，仅有一个译码器。译码器输出的每条译码线对应一个存储单元。二是双译码方式，将译码器成X向和Y向两个译码器，通过双译码器的相互作用确定存储单元的地址。43. 页面抖动现象是指当连续使用相联到同一物理页的逻辑页时，特别是这些逻辑页交叉重复使用时，出
现不停的页面调入调出现象。解决方法是在虚实地址变换中不使用易产生页面抖动现象的直接映象方法，而使用其它的组相联映象或全相联映象等方法。
44. 通道是具有特殊功能的处理器，它有自己的指令和程序专门负责数据输入输出的传输控制。在采用通道方式的计算机中，CPU将传输控制的权利交给通道，而CPU本身只负责数据处理。这样通道与CPU分时使用内存，实现了CPU内部运算与外设输入输出数据之间的真正并行工作。根据多台设备共享通道的不同情况，一般可将通道分为如下三种：字节多路通道；选择通道；数组多路通道。
45. 外围设备的概念涉及到相当广泛的计算机部件。实际上，通常把除CPU和内存以外的计算机系统的其他部件都可以作为外围设备看待。外围设备的功能是在计算机之间、计算机与其他设备之间、计算机与用户之间建立一种可靠的联系。
46. (1)DMA使内存既可被CPU访问，同时也可被快速外设直接访问。(2)在传输数据块时，内存地址的确定、数据的传送及计数控制器的计数等工作均由硬件完成。(3)需要在内存中开设专用缓冲区，及时提供或接收数据。在DMA数据传送开始前和结束后，CPU通过中断方式对缓冲区进行预处理和后处理。(4)CPU 几乎完全与外设并行工作，提高系统的效率。
47. 在物理层提高总线的性能主要是提高总线信号速度，其主要措施有：增加总线宽度，增加传输的数据长度，缩短总线长度，降低信号电平，采用差分信号，采用多条总线等等。
48. 指令寄存器IR提供操作码OP和寻址模式与微操作命令形成有关。时序部件提供机器周期状态电位，节拍电位，脉冲信号，它们在微命令形成中起时序控制作用。
49. 多功能ALU由一个一位全加器和一个函数发生器组成。输入函数发生器的4个控制参数决定了多功能ALU的功能(可进行16种运算)。多功能ALU的输入A、B，经函数发生器的交换后，再进入全加器与来自低位的进位运算，形成本位上的结果以及向高位的进位。
50. 最主要的优点是软件兼容。最主要的缺点是指令字设计不尽合理，指令系统过于庞大。
51. 对阶相当于手工加减法中的小数点对齐。只有阶码相同时，才能对尾数进行加减法。对阶时，改变阶码将引起尾数移动。由于尾数左移可能会发生溢出，而尾数右移只对精度有很少的影响。所以，对阶应采用小阶向大阶对齐的做法。即，将较小的阶码加大，相应的尾数左移。
52. (1)主机与I/O设备在结构和工作原理上有很大差别，都有各自的时钟、独立的时序控制和状态标志；(2) 主机与I/O设备有不同的数据传送速度；(3) 主机与I/O设备在数据格式上不同。所以需要引入I/O接口解决两者之间的同步和协调、数据格式的转换等。
53. 引入cache结构的理论依据是程序访存的局部性规律。由程序访存的局部性规律可知在较短的时间内，程序对内存的访问都局限于某一较小的范围，将这一范围的内容调入cache后，利用cache的高速存取能力，可大大提高CPU的访存速度。
54. 从时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器(指令寄存器)，从内存读出数据流流向运算器(通用寄存器)。
55. 逻辑代数是研究复杂的逻辑关系的有力工具，人们也往往称之为布尔代数。逻辑代数和一般代数不同，一般代数变量的值是连续的，而逻辑代数中变量的值只有两个：1和0；尽管在逻辑代数的运算中某些运算规则和普通代数相同，但逻辑代数中的0和1的意义绝不是普通代数中的数值0和1，它只代表某种物理量的状态，因此，逻辑代数运算含义和普通代数完全不同。
56. DRAM存储器是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究会泄漏，电荷又象SRAM 存储器由电源经负载管来补充，时间一长，信息就会丢失。为此，必须设法由外界按一定规律给栅极充电，按需要补栅极电容的信息电荷。此过程叫“刷新”。
DRAM是逐行进行刷新，刷新周期数与DRAM的扩展无关，只与单个存储器芯片的内部结构有关，对于一个128×128矩阵结构的DRAM芯片，只需128个刷新周期数。
常用的刷新方式有三种：集中式、分散式、异步式。
57. 优点国：(1)浮点数表示数的范围比定点数大；(2)在浮点运算中，随时对中间结果规格化，所以不易丢失有效数字，提高了运算精度。
应用：人们所用的实数在计算机中常用浮点数表示。
58. 声音以波形形式传播，属于模拟信号。将声音输入计算机并以数字信息存储，需要经过两个步骤。
(1)采样：通过计算机所连接的话筒、录音设备等接受外界的语音信号，再经过定时(每隔一定的时间间隔)采样和模数转换，取得一系列的数值(频率和幅度值等)。采样时间的间隔过长就会使存储的声音失真，采样时间的间隔过短就会大大增加存储量。
(2)量化：将所得到的数值转换成计算机能存储并处理的二进制形式。
当需要播放计算机存储的声音文件时，计算机将其中的数字信号还原成模拟信号，再通过扬声器输出。
59. (1)有利于缩短微指令字长度；(2)有利于减少控制存储器的容量；(3)有利于提高微程序的执行速度；(4)有利于对微指令的修改；(5)有利于微程序设计的灵活性。
60. PROM与一般ROM的主要区别是：PROM在出厂时其内容均为“0”和“1”，用户在使用前按照自己的需要将程序和数据利用工具用光或电的方法将编码写入PROM中，一次写入后不可修改。
PROM相当于由用户完成ROM生产中的最后一道工序一向ROM中写入编码，其余同掩模ROM的使用完全相同。
61. 考虑到处理中断的先后顺序，设计中断系统时将全部中断源按中断的性质和处理的轻重缓急进行排除，给予相应的优先权，确定在多个中断发生的条件下各个中断服务程序执行的先后顺序。
在中断源数量很多的情况下，为保证系统的运行效率，方便软件控制，一般将所有的中断源根据不同的类别划分为若干级别，称为中断级。确定各个中断级之间的优先顺序，然后在同级内确定中断源的优先权。
对外设分配优先权时，必须考虑设备的传输速度和服务程序的要求。如有些设备的数据只有很短的时间内有效，必须给它们分配较高的优先权。通常将较低的优先权分配给数据有效期长或能够具有自动恢复能力的外设。
62. 译码器就是将指定的数码翻译为相应的状态输出，使其输出通道中相应的一种有信号输出(脉冲或单位)，例如一个三位的二进制数可有八个状态，即000，001，010，011，100，101，110，111，因此可以有8条相应的输出线。
63. 指令和数据统统放在内存中，从形式上看，它们都是二进制编码，似乎很难清哪些是指令字，哪些是数据字，然而控制器可以分辨它们。一般来讲，取指周期从内存读出的，信息流是指令流，它流向控制器，由控制器解释从而发出一系统微操作信号；而执行周期从内存读出或送入内存的信息流是数据流，它由内存流向运算器，或者由运算器流向内存。
64. 汉字矢量表示法的优点是：(1)通过坐标变换能方便的对汉字进行平移、缩放、旋转等变换；(2)汉字字形美观、质量高。
65. 多功能/算术逻辑运算单元(ALU)，是一种功能较强的组合逻辑电路。它能进行多咱算术运算和逻辑运算。ALU的基本逻辑结构是超前进位加法器。因为完全由一位全加器(FA)构成的行波进位加法器，有一定缺陷：一是串行进拉延迟时间可能很长，对高速计算极为不利，二是行波进位加法器中能完成加法和减法两种操作运算，而不能完成逻辑操作运算。所以，在实际的运算器中主要采用的是多功能/算术逻辑运算单元(ALU)，它不仅具有多种算术运算和逻辑运算的功能，而且具有先行进位逻辑，从而能实现高速运算。
66. 因为微程序控制是将一条机器指令的执行分割为若干微操作序列，对应地编制了一小段微程序，所以它的执行过程应该是如下的步骤：(1)从控制存储器中取出一条“取机器指令”用的微指令，并送到微指令寄存器，这是一条公用的微指令，一般可安放在0号或1号微地址单元。微命令产生有关信号，从主存储器
中读出机器指令，送往指令寄存器。(2)机器指令操作码通过微地址形成线路产生对应的微程序入口。(3)
逐条取出相应的微程序，每一条微指令提供一个微命令序列，控制有关操作。根据机器指令的需要和微指令功能强弱，一条机器指令可能需要对应的一条微指令或一段微程序。(4)执行完对应于一条机器指令的一段微程序后，返回到0号(或1号)微地址单元，读取“取机器指令”的微指令，以便取下一条机器指令。
67. 可以给存储器下这样的定义：它是计算机中必不可少的用于存放程序和数据的设备，一般根据存储器在计算机中的不同作用将存储器分为主存(内存)和辅存(外存)。
存储器是计算机中专门用来存储程序和数据的设备，一般将存储器硬件设备与管理存储器的软硬件一起合称为存储系统。
68. 程序直接控制方式是利用程序的直接控制实现CPU与外设之间的数据交换，在CPU选中接口和设备后：(1)CPU利用数据总线向接口输出命令字，请求启动外设输入数据，同时将接口中标志设备工作状态的“忙”触发器设置为“1”，“就绪”触发器设置为“0”；(2)接口接到CPU发来的命令字后，立即启动外设，开始数据输入；(3)外设启动后将需要输入的数据送入接口中的数据寄存器中；(4)外设输入数据后，通知接口数据输入完毕，将接口中“就绪”触发器设置为“1”；(5)CPU在发出启动外设的指令后，一直循环检测“就绪”触发器的内容，直至“就绪”触发器的内容变为“1”，接口已经接收外设输入的数据；(6)CPU从接口的数据缓冲区中将数据读入，同时将接口中的状态寄存器“忙”设置为“0”。
69. DMA方式中的中断请求不是为了传送信息(信息是通过主存和I/O间的直接数据通道传送的)，只是为了报告CPU一组数据传送结束，有待CPU做一些其他处理工作，如测试传送过程中是否出错，决定是否继续使用DMA方式传送等。而程序中断方式的中断请求是为了传送数据，I/O和主机交换信息完全靠CPU 响应中断后，转至中断服务程序完成的。
第一章 1．比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区别见 P1 表 1.1 。 2．数字计算机如何分类？分类的依据是什么？ 解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。 3．数字计算机有那些主要应用？（略） 4．冯 . 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯 . 诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB MB GB来度量，存储 容 量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地 址。 数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？ 解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
第四章作业答案 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory. 解：1主存：主存又称为内存，直接与CPU交换信息。 2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。 3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。 4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。 5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠触发器原理存储信息，只要不掉电，信息就不会丢失。 6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。 7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。 8 PROM: 是可一次性编程的只读存储器。 9 EPROM 是可擦洗的只读存储器，可多次编程。 10 EEPROM: 即电可改写型只读存储器，可多次编程。 11 CDROM 即只读型光盘存储器。 12 Flash Memory 即可擦写、非易失性的存储器。 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与Cache之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下：
STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：
PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：
5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：
《计算机组成原理》模拟题 一.单选题 1.在多级存储体系中,”cache—主存”结构的作用是解决()的问题. A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配 [答案]:D 2.用32位字长(其中1位符号位)表示定点小数是,所能表示的数值范围是(). A.[0,1-2-32] B.[0,1-2-31] C.[0,1-2-30] D.[0,1] [答案]:B 3.某计算机字长16位,它的存贮容量是64KB,若按字编址,那么它的寻址范围是(). A.0-64K B.0-32K C.0-64KB D.0-32K [答案]:B 4.50年代,为了发挥()的效率,提出了()技术,从而发展了操作系统,通过它对()进行管理和调度. A.计算机,操作系统,计算机 B.计算,并行,算法 C.硬件设备,多道程序,硬软资源 D.硬件设备,晶体管,计算机 [答案]:C 5.某SRAM芯片,存储容量为64x16位,该芯片的地址线和数据线数目为(). A.64,16 B.16,64 C.64,8 D.16,16 [答案]:D 6.用64位字长(其中1位符号位)表示定点小数时,所能表示的数值范围是(). A.[0,264-1] B.[0,263-1] C.[0,262-1] D.[0,263] [答案]:B
7.CD—ROM光盘是()型光盘,可用做计算机的()存储器和数字化多媒体设备. A.重写,内 B.只读,外 C.一次,外 D.多次,内 [答案]:B 8.CPU主要包括(). A.控制器 B.控制器.运算器.cache C.运算器和主存 D.控制器.ALU和主存 [答案]:B 9.EPROM是指(). A.读写存储器 B.只读存储器 C.闪速存储器 D.光擦除可编程只读存储器 [答案]:D 10.描述Futurebus+总线中基本概念不正确的句子是(). A.Futurebus+总线是一个高性能的同步总线标准 B.基本上是一个异步数据定时协议 C.它是一个与结构.处理器.技术有关的开发标准 D.数据线的规模在32位.64位.128位.256位中动态可变 [答案]:A 11.描述PCI总线中基本概念不正确的句子是(). A.HOST总线不仅连接主存,还可以连接多个CPU B.PCI总线体系中有三种桥,它们都是PCI设备 C.从桥连接实现的PCI总线结构不允许许多条总线并行工作 D.桥的作用可使所有的存取都按CPU的需要出现在总线上 [答案]:C 12.在某CPU中,设立了一条等待(WAIT)信号线,CPU在存储器周期中T的φ的下降沿采样WAIT线,请在下面的叙述中选出正确描述的句子：(). A.如WAIT线为高电平,则在T2周期后不进入T3周期,而插入一个TW周期 B.TW周期结束后,不管WAIT线状态如何,一定转入了T3周期 C.TW周期结束后,只要WAIT线为低,则继续插入一个TW周期,直到WAIT线变高,才转入T3周期 D.有了WAIT线,就可使CPU与任何速度的存贮器相连接,保证CPU与存贮器连接时的时序配合
第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。
计算机组成原理试题库集及答案
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：
计算机组成原理第四章课后题参考答案
第四章课后题参考答案 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定=64条指令； ③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；
④ 这种指令格式常用于算术逻辑类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定=64条指令； ③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。
6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。 解：① 直接寻址 ② 相对寻址 ③ 变址寻址 ④ 基址寻址 ⑤ 间接寻址 ⑥ 基址间址寻址 12. 根据操作数所在位置，指出其寻址方式（填空）： （1）操作数在寄存器中，为（A）寻址方式。 （2）操作数地址在寄存器，为（B）寻址方式。 （3）操作数在指令中，为（C）寻址方式。 （4）操作数地址（主存）在指令中，为（D）寻址方式 （5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。 解：A：寄存器直接（或寄存器）； B：寄存器间接； C：立即；
D：直接； E：相对； F：基址；G：变址 补充一下，间接寻址可以表述为： 操作数地址（主存）在内存中 或者 操作数地址的地址（主存）在指令中
第五章指令系统测试 1、以下四种类型指令中，执行时间最长的是（）(单选) A、RR型指令 B、RS型指令 C、SS型指令 D、程序控制类指令 2、程序控制类指令的功能是（）（单选） A、进行算术运算和逻辑运算 B、进行主存与CPU之间的数据传送 C、进行CPU和I/O设备之间的数据传送 D、改变程序执行的顺序 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选） A、立即数寻址 B、寄存器寻址 C、隐含寻址 D、直接寻址 4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选） A、为了实现软件的兼容和移植 B、缩短指令长度，扩大寻址空间，提高编程灵活性 C、为程序设计者提供更多、更灵活、更强大的指令 D、丰富指令功能并降低指令译码难度 5、寄存器间接寻址方式中，操作数存放在（）中（单选） A、通用寄存器 B、主存 C、数据缓冲寄存器MDR D、指令寄存器 6、指令采用跳跃寻址方式的主要作用是（) (单选) A、访问更大主存空间 B、实现程序的有条件、无条件转移 C、实现程序浮动 D、实现程序调用 7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选） A、寄存器寻址 B、隐含寻址 C、直接寻址
D、间接寻址 8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 10、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选) A、C000 FF00H B、C000 FF03H C、BFFF FF00H D、BFFF FF03H 11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选) A、直接寻址 B、间接寻址 C、寄存器寻址 D、寄存器间接寻址 12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选) A、基址寄存器的值 B、变址寄存器的值 C、程序计数器的值 D、段寄存器的值 13、下列关于二地址指令的叙述中，正确的是( ) (单选) A、运算结果通常存放在其中一个地址码所指向的位置 B、地址码字段一定是操作数 C、地址码字段一定是存放操作数的寄存器编号
实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。
在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址
5 ．4 教材习题解答 １．如何区别存储器和寄存器？两者是一回事的说法对吗？ 解：存储器和寄存器不是一回事。存储器在CPU 的外边，专门用来存放程序和数 据，访问存储器的速度较慢。寄存器属于CPU 的一部分，访问寄存器的速度很快。 ２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有 哪些层次？ 解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价 存储系统和结构 第5 章 129 格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系 统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高 速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速 缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅
存存储层次（虚拟存储系统）。 ３．什么是半导体存储器？它有什么特点？ 解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。 半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的 信息会因为断电而丢失。 ４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异 同点？ 解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其 进行读或写，只要电源不断电，信息将可保留。DRAM 记忆单元可以由４个和单个MOS 管组成，利用栅极电容存储信息，需要定时刷新。 ５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？ 解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电 荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷， 这个过程就叫做刷新。
河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日
一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。
为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址
存储系统（一）单元测验 1、CPU可直接访问的存储器是 A、磁盘 B、主存 C、光盘 D、磁带 2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是 A、提高存储系统访问速度 B、简化存储管理 C、扩大主存容量 D、支持虚拟存储技术 3、存储字长是指 A、存储器地址线的二进制位数 B、存放在一个存储单元中的二进制位数 C、存储单元总数 D、寄存器的数据位数 4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为 A、0 ~ 32M-1 B、0 ~ 128M-1 C、0 ~ 64M-1 D、0 ~ 16M-1 5、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为 A、18 B、22 C、24 D、30 6、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为 A、64，16 B、16，64 C、16，16 D、64,64 7、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是 A、0000H B、0600H C、0700H D、0B00H
8、计算机系统中的存贮器系统是指 A、RAM和ROM存贮器 B、Cache C、磁盘存储器 D、Cache、主存贮器和外存贮器 9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是 A、0CFFH B、0BFFH C、1BFFH D、0FFFH 10、动态存储器刷新以（）为单位进行 A、存储单元 B、行 C、列 D、字节 11、下列存储器类型中，速度最快的是 A、DRAM B、Flash Memory C、SRAM D、EPROM 12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是 A、存储器地址线低三位全部为0 B、存储器地址线低二位全部为0 C、存储器地址线最低为0 D、存储器地址线低三位取值随意 13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是 A、0X12 B、0X34 C、0X56 D、0X78 14、关于内存的下列说法中，错误的是 A、内存的存取速度不能低于CPU速度，否则会造成数据丢失 B、程序只有在数据和代码等被调入内存后才能运行 C、采用虚拟内存技术后程序可以在硬盘上直接运行 D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位
上海大学计算机学院 《计算机组成原理实验》报告一 姓名：学号：教师： 时间：机位：报告成绩： 实验名称:指令系统实验 一、实验目的：1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理：利用CP226实验仪（用74HC754即8D型上升沿触发器）上的K16…K23 开关为数据总线DBUS设置数据，其他开关作为控制信号，一条指令执行完 毕PC会自动加1，系统顺序执行下一条指令，但系统要进入一个新的指令序 列时，如跳转、转子程序等，必须给PC打入新的起始值——新指令序列的 入口地址。实验箱实现把数据总线的值(目标地址)打入PC的操作，以更新 PC值。 三、实验内容：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 四、实验步骤：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) ①在初始化系统（Reset)，进入微程序存储器模式(μEM状态)，用NX键观 察64H，65H,66H,67H, 地址中原有的微指令，分析并查表确定其功能。 ②在EM状态下，Adr打入A0，DB打入64；按NX键，Adr显示A1，DB 打入E8。 ③在μEM状态下，在E8H、E9H、EAH、EBH下分别打入：FFDED8、CBFFFF、 FFFFFF、FFFFFF。 ④给μPC状态下，打入μPC（00）、PC（A0）、A（11）、W（00），按3次 NX输入R0（77）。 ⑤按下STEP键，观察实验现象。 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 ⑥继续按STEP键，直到进入E8状态下。 ⑦在EM状态下，打入Adr为77，DB为56。 ⑧按STEP键执行指令，观察实验现象。 五、实验现象：OUT寄存器的值为5A。 六、数据记录、分析与处理：实验结果和预期的一样。 七、实验结论：1、机器指令64对应的各微指令码为：FF77FF、D7BFEF、FFFE92、CBFFFF。其功能为：将R0寄存器的值打入地址寄存器MAR；存贮器EM将MAR输出地址所对应的值打入W寄存器；ALU直通门输出的值打入A寄存器，A、W中的值进行“与”运算，结果在A输出；PC＋1，读出下一条指令并立即执行。 八、建议：暂无。
（ 2 = = = （ 2 = = = （ 2 = = = 第二章 1．（1） 35 =?100011） [ 35]原 10100011 [ 35]补 11011100 [ 35]反 11011101 （2） [127]原＝01111111 [127]反＝01111111 [127]补＝01111111 （3） 127 =?1111111） [ 127]原 11111111 [ 127]补 10000001 [ 127]反 10000000 （4） 1 =?00000001） [ 1]原 10000001 [ 1]补 11111111 [ 1]反 11111110 2．[x]补 = a 0. a 1a 2…a 6 解法一、 （1） 若 a 0 = 0, 则 x > 0, 也满足 x > -0.5 此时 a 1→a 6 可任意 （ 2） 若 a 0 = 1, 则 x <= 0, 要满足 x > -0.5, 需 a 1 = 1 即 a 0 = 1, a 1 = 1, a 2→a 6 有一个不为 0 解法二、 -0.5 = -0.1(2) = -0.100000 = 1, 100000 （1） 若 x >= 0, 则 a0 = 0, a 1→a 6 任意即可； （2） [x]补 = x = a 0. a 1a 2…a 6 （2） 若 x < 0, 则 x > -0.5 只需-x < 0.5, -x > 0 [x]补 = -x, [0.5]补 = 01000000 即[-x]补 < 01000000 a 0 * a 1 * a 2 a 6 + 1 < 01000000
第四章思考题与习题 1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory 答： 主存：与CPU 直接交换信息，用来存放数据和程序的存储器。 辅存：主存的后援存储器，不与CPU 直接交换信息。 CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。 RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。 SRAM：静态RAM，以触发器原理存储信息。 DRAM：动态RAM，以电容充放电原理存储信息。 ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。 PROM：一次性编程的只读存储器。 EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。 EEPROM：用电可擦除的可编程只读存储器。 CDROM：只读型光盘 Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器 2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。 答： 寄存器、缓存、主存、磁盘、磁带等。 速度按顺序越来越慢，容量越来越高和价格/位越来越低 3．存储器的层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存 4．说明存取周期和存取时间的区别。 答： 存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期= 存取时间+ 恢复时间 5．什么是存储器的带宽若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns×32位= 160M位/秒= 20MB/S = 5M字/秒 6．某机字长为32 位，其存储容量是64KB，按字编址它的寻址范围是多少若主存以字节编
CPU 组成与机器指令执行实验 一、实验目的 （1）将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机；（2）用微程序控制器控制模型机数据通路； （3）通过CPU 运行九条机器指令（排除中断指令）组成的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。 二、实验电路 本次实验用到前面四个实验中的所有电路，包括运算器、存储器、通用寄存器堆、程序计数器、指令寄存器、微程序控制器等，将几个模块组合成为一台简单计算机。因此，在基本实验中，这是最复杂的一个实验，也是最能得到收获的一个实验。在前面的实验中，实验者本身作为“控制器”，完成数据通路的控制。而在本次实验中，数据通路的控制将由微程序控制器来完成。CPU 从内存取出一条机器指令到执行指令结束的一个机器指令周期，是由微指令组成的序列来完成的，即一条机器指令对应一个微程序。 三、实验要求 （1）对机器指令系统组成的简单程序进行译码。 将下表的程序按指令格式手工汇编成十六进制机器代码，此项任务应在预习时完成。完成表1. （2）按照下面框图，参考前面实验的电路图完成连线，控制器是控制部件，数据通路（包括上面各模块）是执行部件，时序产生器是时序部件。连线包括控制台、时序部分、数据通路和微程序控制器之间的连接。其中，为把操作数传送给通用寄存器组 RF，数据通路上的RS1、RS0、RD1、RD0 应分别与IR3 至IR0 连接，WR1、WR0 也应接到IR1、IR0 上。 开关控制 控制台时序发生器 时序信号 开关控制指示灯信号控制信号时序信号 控制信号 微程序控制器数据通路 指令代码、条件信号 图13 模型计算机连线示意图 （3）将上述任务（1）中的程序机器代码用控制台操作存入内存中，并根据程序的需要，用数码开关SW7—SW0 设置通用寄存器R2、R3 及内存相关单元的数据。注意：由于设置通用寄存器时会破坏内存单元的数据，因此一般应先设置寄存器的数据，再设置内存数据。 （4）用单拍（DP）方式执行一遍程序，列表记录通用寄存器堆RF 中四个寄存器的数据，以及由STA 指令存入RAM 中的数据（程序结束后从RAM 的相应单元中读出），与理论分析值作对比。单拍方式执行时注意观察微地址指示灯、IR/DBUS 指示灯、AR2／AR1 指示灯和判断字段指示灯的值，以跟踪程序中取指令和执行指令的详细过程（可观察到每一条微指令）。 （5）以单指（DZ）方式重新执行程序一遍，注意观察 IR/DBUS 指示灯、AR2/AR1
1．1 概述数字计算机的发展经过了哪几个代？各代的基本特征是什么？ 略。 1．2 你学习计算机知识后，准备做哪方面的应用？ 略。 1．3 试举一个你所熟悉的计算机应用例子。 略。 1．4 计算机通常有哪些分类方法？你比较了解的有哪些类型的计算机？ 略。 1．5 计算机硬件系统的主要指标有哪些？ 答：机器字长、存储容量、运算速度、可配置外设等。 答：计算机硬件系统的主要指标有：机器字长、存储容量、运算速度等。 1．6 什么是机器字长？它对计算机性能有哪些影响？ 答：指CPU一次能处理的数据位数。它影响着计算机的运算速度，硬件成本、指令系统功能，数据处理精度等。 1．7 什么是存储容量？什么是主存？什么是辅存？ 答：存储容量指的是存储器可以存放数据的数量（如字节数）。它包括主存容量和辅存容量。 主存指的是CPU能够通过地址线直接访问的存储器。如内存等。 辅存指的是CPU不能直接访问，必须通过I/O接口和地址变换等方法才能访问的存储器，如硬盘，u盘等。 1．8 根据下列题目的描述，找出最匹配的词或短语，每个词或短语只能使用一次。（1）为个人使用而设计的计算机，通常有图形显示器、键盘和鼠标。 （2）计算机中的核心部件，它执行程序中的指令。它具有加法、测试和控制其他部件的功能。 （3）计算机的一个组成部分，运行态的程序和相关数据置于其中。 （4）处理器中根据程序的指令指示运算器、存储器和I/O设备做什么的部件。 （5）嵌入在其他设备中的计算机，运行设计好的应用程序实现相应功能。 （6）在一个芯片中集成几十万到上百万个晶体管的工艺。 （7）管理计算机中的资源以便程序在其中运行的程序。 （8）将高级语言翻译成机器语言的程序。 （9）将指令从助记符号的形式翻译成二进制码的程序。 （10）计算机硬件与其底层软件的特定连接纽带。 供选择的词或短语： 1、汇编器 2、嵌入式系统 3、中央处理器（CPU） 4、编译器 5、操作系统 6、控制器 7、机器指令 8、台式机或个人计算机 9、主存储器10、VLSI 答：（1）8，（2）3，（3）9，（4）6，（5）2， （6）10，（7）5，（8）4，（9）1，（10）7 计算机系统有哪些部分组成？硬件由哪些构成？ 答：计算机系统硬件系统和软件系统组成。 硬件由控制器、存储器、运算器、输入设备和输出设备五大部件构成 1．9 冯·诺伊曼V on Neumann计算机的主要设计思想是什么？ 略。 1．10 计算机硬件有哪些部件，各部件的作用是什么？
第五章 一．填空题 1.控制器由于设计方法的不同可分为型、型和型控制器。 2.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 3.微程序控制的计算机中的控制存储器CM是用来存放的。 4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。 5.微指令分为和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。 6.在CPU中，指令寄存器的作用是，其位数取决于；程序计数器的作用是，其位数取决于。 7.指令周期是，最基本的指令周期包括和。 8.根据CPU访存的性质不同，可将CPU的工作周期分为、、和。 9.在CPU中保存当前正在执行的指令的寄存器是，保存下一条指令地址的寄存器是，保存CPU访存地址的寄存器是。 10.中断判优可通过和实现，前者速度更快。 11.中断服务程序的入口地址可通过和寻找。 12.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是，另一种是。 13.CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个。 14.程序顺序执行时，后继指令的地址由形成，遇到转移指令和调用指令时，后继指令的地址从获得。 15.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 16.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为μs。
若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为μs。若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为MIPS。 17.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是。如果每两个机器周期中有一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为μs。 18.微指令格式可分为型和型两类，其中型微指令用较长的微程序结构换取较短的微指令结构。 19.在用微程序实现的控制器中，一条机器指令对应若干条，它又包含若干。微指令格式分成型和型两类，型微指令可同时执行若干个微操作，所以执行指令的速度比快。 20.实现机器指令的微程序一般存放在中，而用户程序存放在中，前者的速度比后者。若采用水平型微指令，则微指令长度一般比机器指令。 21.某计算机采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，则可以定义种微操作，此时一条微指令最多可同时启动个微操作。若采用编码控制，并要求一条微指令需同时启动4个微操作，则微指令字中的操作控制字段应分段，若每个字段的微命令数相同，这样的微指令格式最多可包含个微操作命令。 22.在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫 做型微指令。若采用微操作码方式，一次只能执行一个操作命令的微指令（例如，控制信息从某个源部件到某个目标部件）叫做型微指令，后者实现一条机器指令的微程序要比前者编写的微程序。 23.在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是进行的，所以微指令周期等于。在并行为程序控制器中，执行现行微指令的操作与取下一条微指令的操作是进行的，所以微指令周期等于。 二．选择题