第一章
集成电路的测试
1.集成电路测试的定义
集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出回应和预期输出比较，以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段。
.2.集成电路测试的基本原理
输入Y
被测电路DUT（Device Under Test）可作为一个已知功能的实体，测试依据原始输入x 和网络功能集F（x），确定原始输出回应y，并分析y是否表达了电路网络的实际输出。因此，测试的基本任务是生成测试输入，而测试系统的基本任务则是将测试输人应用于被测器件，并分析其输出的正确性。测试过程中，测试系统首先生成输入定时波形信号施加到被测器件的原始输入管脚，第二步是从被测器件的原始输出管脚采样输出回应，最后经过分析处理得到测试结果。
3.集成电路故障与测试
集成电路的不正常状态有缺陷（defect）、故障（fault）和失效（failure）等。由于设计考虑不周全或制造过程中的一些物理、化学因素，使集成电路不符合技术条件而不能正常工作，称为集成电路存在缺陷。集成电路的缺陷导致它的功能发生变化，称为故障。故障可能使集成电路失效，也可能不失效，集成电路丧失了实施其特定规范要求的功能，称为集成电路失效。故障和缺陷等效，但两者有一定区别，缺陷会引发故障，故障是表象，相对稳定，并且易于测试；缺陷相对隐蔽和微观，缺陷的查找与定位较难。
4.集成电路测试的过程
1.测试设备
测试仪：通常被叫做自动测试设备，是用来向被测试器件施加输入，并观察输出。测试是要考虑DUT的技术指标和规范，包括：器件最高时钟频率、定时精度要求、输入\输出引脚的数目等。要考虑的因素：费用、可靠性、服务能力、软件编程难易程度等。
1.测试界面
测试界面主要根据DUT的封装形式、最高时钟频率、ATE的资源配置和界面板卡形等合理地选择测试插座和设计制作测试负载板。
3.测试程序
测试程序软件包含着控制测试设备的指令序列，要考虑到：器件的类型、物理特征、工艺、功能参数、环境特性、可靠性等
5.集成电路测试的分类
按测试目的分类：检验测试（验证IC 功能的正确性）、生产测试、验收测试（在进行系统集成之前对所购电路器件进行入厂测试）、使用测试。
按测试内容分类：参数测试（DC 测试、AC 测试、DDQ I 测试、三态测试），功能测试（芯片内部数字或模拟电路的行为测试），结构测试（？）
按测试器件的类型分类：数字电路测试，模拟电路测试，混合信号电路测试，存储器测试，SOC 测试。
第二章 数字集成电路测试技术
输出 测试矢量 输出矢量
测试波形1 0100X... HLXLH...
...
10X10... HHLLX...
测试波形n ...... ....
测试集
（1）测试矢量：以并行方式施加于DUT 初始输入端的逻辑0和1信号组合。
（2）测试波形：测试输入矢量和集成电路对输入测试矢量的无故障输出回应合在一起称为集成电路的测试波形。
（3）测试码：能够检测出电路中某个故障的输入激励（测试矢量），也称为故障测试码。
（4）测试集：测试码或测试图形的集合。可以是穷举的、小于穷举的、最小数，这取决于测试图形的算法。
对数字集成电路来说，最主要的是测试其功能、时序关系和逻辑关系等。
故障检测（测试是否有故障）和故障诊断（不仅测试是否有故障，还要指出故障的位置）统称为测试。
对数字集成电路的故障模型可以分为逻辑门层次的故障模型、晶体管层次的故障模型和功能模块层次的故障模型（更适合大规模集成电路的测试）。
数字集成电路采用穷举是不现实的。一般测试输出回应有两种办法：比较法（与好的器件作比较，一般是对比较简单的中小规模集成电路），存储法。
存储法：在计算机控制下，通过程序生成所需的测试集并存储于测试仪的高数缓冲存储器（图形发生器）。测试时，随测试主频率逐个读出，将测试矢量施加于输出端，已测试集的输出图形为标准，逐拍与被测输出的回应进行比较。（可以在确保一定的前提下，将很长的测试集压缩，或设计一个小的测试集节约测试存储容量，加快测试数度）
被测器件于金器件比较
1.典型的数字集成电路测试顺序
1.接触测试
在DUT的每一个管脚上都施加一电流，随后测量其相应电压，如果所得电压值超出了特定的电压范围，则可认为管脚与测试仪的接触是断开的，即开路。
2.功能测试
只有逻辑功能正确的电路，才有必要进行随后的测试。
3.直流参数测试
在DUT管脚进行电压或电流测试。
4.交流参数测试
大多数自动数字测试系统都有可以选择的数字测量分辨率，通过逐次逼近或线性递归的测量方法即可准确测出传输延迟及上升沿、下降沿时间等。
2.数字集成电路测试的特殊要求
（1）数字集成电路静态和动态参数测试的一般要求
●除另有规定外，测试的电源电压或电流应在规定的±1%以内。
●除另有规定外，被测器件的环境温度应在规定值的±3%以内。
●除另有规定外，器件应在“推荐工作条件”范围内的一组条件下工作。
1) 直流参数测试
（1）开路/短路测试（输入箝位电压IK V 的测试）
目的：保证在测试中被测试器件的所有管脚正确连接，保证管脚和电源、地或相互之间没有被短路。
首先将被测器件所有的引线包括电源和地强制连接到地，然后连接PMU 到一个器件引脚，在器件输入端输入或抽取规定的电流IK I (100uA~500uA)时检测此时该引脚的电压IK V 。
DD V =0，0 SS V
由于PMU 向被测器件施加一强制电流，应该设置一电压箝位保护电路，典型箝位电压设置为3V ，如果测试开路，测量结果将被箝位在3V 。
要点：所有管接地，设置箝位电压3V ，使用PMU ，加电流，测试结果大于1.5V 为开路，小于0.2V 为短路。
优点：当故障发生时，能检测到确切的值，可以明确指出是开路还是短路的问题 缺点：每个引线需要单个测量，测试时间相对较长。
（2）输出高/低电平（OL OH V V /）测试
目的：检查器件在指定电压条件下输出电流的能力。实际测量的是输出管脚在输出逻辑1/0时的电阻。（确保输出电抗满足设计要求，并保证在严格的OL OH V V /条件下提供所定义的OL OH I I /电流）。
（3）输入高/低电平（IL IH I I /）测试
目的：检查DUT 的输入负载特性。是输入端在施加规定的高电平电压（低电平电压）时流入（流出）器件的电流。
测试方法1：串行测试，被测输入端分别加上规定的输入高电平电压IH V （低电平电压IL V ）,其余输入端加规定电平，输出端开端，测量输入高电平电流IH I (低电平电流IL I )原理图如下：
测试方法2：并行测试，（进行多引脚大规模集成电路测试时）每个管脚施加规定高电平，设置PMU 延迟1ms~5ms ，测量输入电流，然后和器件规范IH I 进行比较判断是否存在失效，重复同样的步骤每个输入管脚施加规范规定的低电平，测量输入电流，和器件的规范
IH I 进行比较判断是否存在失效。（优点：提高测试效率，缺点：不能检测出输入管脚之间
的电流泄漏）
测试方法3：集总测试，将所有的输入端连在一起进行测试，器件电源电压加规范最大值，使用PMU ，施加所有输入管脚施加规范规定高电平（低电平）。设置PMU 延迟1ms~5ms ，测量所有输入管脚的电流，与器件的规范的单个IH I （IL I ）进行比较判断是否超出规范规定的范围，若超出，需要用方法1重测。
（4）输入漏电流I I 测试
I I 是输入端在施加规定的最大输入电压时流入电压器件的电流。原理与输入高/低电平（IL IH I I /）测试相同，只是加压合测流值不同。被测输入端施加的是最大输入电压，其余输入端施加的是规定电压，输出端开路。
（5）输出短路电路OS I 测试
主要测试输出管脚为高电平时的电阻，保证器件输出满足设计要求的最坏负载情况和保证输出短路时能提供的一个预置的电流量。
OS I 是将被测器件的输入端施加规定的电平，是输出为逻辑高电平时输出端对地短路的电流。原理图如下：
利用PMU ，通常cc V 加规定的最大值，DUT 各输入端施加规定的电平使被测输出端呈现逻辑高电平，设置PMU 的箝位电流，然后将PMU 设置为0V ，其余输出端开路，并测量该输出端的输出短路电流OS I 。（注意热开关，应首先PMU 编程为0电流，设置为电压测量模式，连接PMU 和被测管脚，测量管脚输出电压，然后断开PMU ，将PMU 设置为加压测流模式，设置的电压为刚刚测量到的电压值；再将PMU 同被测管脚连接，然后将PMU 电
压设置为0V ，此时测得的电流值就是OS I ）
（6）输出高阻电流（OZH I /OZL I ）
OZH I 指的是当一个低电平（L ）施加在一个处于高阻态（Z ）的输出管脚（O ）上，管脚上产生是漏电流（I ）；OZL I 指的是当一个高电平（H ）施加在一个处于高阻态（Z ）的输出管脚（O ）上，管脚上产生是漏电流（I ）
目的：确保器件输出管脚被预置为高阻态，其输出阻抗足够高，或者说管脚能处在“关闭”状态。OZL I 测量的是输出管脚到DD V 的阻抗，OZH I 测量的是输出管脚到GND 的阻抗。
测量方法1：串行/静态测量法，测试时，施加DD V 最大值，运行程序将器件某待测输出管脚预处理到高阻态的向量。PMU 依次驱动高电平（DD V ）和低电平（SS V ）到该管脚，测量驱动电平对应的电流值，然后将测量值和参数说明书中的边界值相比较，并判断测试是否通过。原理如下图
测试方法2：并行测试法，一些测试系统拥有并行DC 测试能力，如PIN/PRE PMU 结构的测试系统，可以施加DD V ，运行预处理向量，先向所有待测器件管脚同时施加高(或低)电平,测量电流值，并将测量值与参数手册中定义的测试边界相比较，判断测试是否通过，
在同时施加高（或地）电平，重复上一操作。优点：节省测试时间，缺点：测试系统本身成本高。
（7）电源电流测试
DD I 总电流测试
定义：DD I 测试分动态和静态两种电流，动态DD I 是器件在正常工作时漏极对地的漏电流，静态DD I 是器件在静态时漏极对地的漏电流。
DD I 总电流测试方法：它测量的是流入DD V 管脚的电流。首先，预置器件或将待测器件所有的输入管脚设置为固定的状态（低或者高电平）IL V 设置为0V ，IH V 设置为DD V ；所有的输出管脚与负载断开，其次尽可能简单的预处理相应的功能，使器件进入稳定的状态，接着测量进入器件的总电流，电流超出界限则表示功耗过大、器件失效。
DD I 静态电流测试
DD I 静态电流指的是器件静态时Drain 到GND 消耗的漏电流，目的是为了去报器件低功耗条件下的电流消耗在器件参数数据手册中定义的范围内。
测试方法：与DD I 总电流不同，它是在运行一定的测试向量将器件预处理为已知的状态后进行。测试时，器件保持在低功耗状态下，去测量流入DD V 的电流，再将测试值与器件数据手册中定义的参数对比，判断测试通过与否。
DDQ I 测试
DDQ I 是指当CMOS 集成电路中的所有管子都处于静态状态时的电源总电流。DDQ I 测试目的是测量逻辑状态验证时的静止（稳定不变）的电流，并与标准静态静态电流相比较以提升测试覆盖率。
DDQ I 测试运行一组静态DD I 测试的功能序列，在功能序列内部的各个独立的断点，进
行6次~12次独立的电流测量。
动态DD I 测试
动态DD I 也是测量流入DD V 管脚的总电流，通常由PMU 或DPS 在器件于最高频率下运行一段连续的测试向量时实施，测量结果与数据手册中定义的参数对比，判断测试是否通过。
4.交流参数测试
交流参数测试的目的主要是测量器件晶体管转换状态时的时序关系，保证器件在正确的时间发生状态装换，输入端输入指定的输入边沿，特定的时间后在输出端检测预期的状态转换。
最常测的交流参数有上升和下降时间、传输延迟、建立和保持时间及存取时间等。测试原理图如下：
(1)输入脉冲上升时间的r t 测试
r t 定义：
时序逻辑器件中输出逻辑电平按规定临界转换前，在触发输入端施加脉冲电压上升沿上两规定参考电平间的最大时间。
被测触发输入端施加脉冲电压，其余输入端施加规定电平，输出端接负载。调节输入脉冲电压上升/下降时间，使输出逻辑电平按规定临界转换，测量输入脉冲电压上升沿/下降沿上两规定的参考电平（REFL V 、REFH V ）间的最大时间，改时间即为输入脉冲上升/下降时间f r t t /。
(2)建立时间set t
时序逻辑器件，数据输入信号应比触发信号（参考信号）提前施加于器件输入端的最小时间，定义为建立时间set t 。被测数据输入端和触发输入端施加脉冲电压，其余输入端施加电平；被测输出端接负载，其余输出端开路。调节被测数据输入端的脉冲电压比触发输入端施加的脉冲电压超前的时间，使输出逻辑电平按规定临界转换，改时间即为建立时间set t
(3)保持时间H t
时序逻辑器件，数据输入脉冲电压在触发输入脉冲电压后应保持的时间，定义为保持时间H t 。建立时间set t 、保持时间H t 波形图如图：
被测数据输入端和触发输入端施加脉冲电压，其余输入端施加电平；被测输出端接负载，其余输出端开路。调节被测数据输入端施加的脉冲电压比触发输入端施加的脉冲电压滞后的时间，使输出逻辑电平按规定临界转换，该时间即为保持时间H t
(4)输出由低电平到高电平传输延时时间PLH t
定义：输入端在施加规定的电平和脉冲电压时，输出脉冲电压由低电平到高电平的边沿和对应的输入脉冲电压边沿上两规定的参考电平间的时间。
测试方法：被测输入端施加脉冲电压，其余输入端施加规定电平；被测输出端接负载，其余输出端开路。在被测输出端输出脉冲电压由低电平到高电平的边沿的参考电平REF V 处
和对应的输入脉冲电压边沿的参考电平REF V 处两者之间测得的时间间隔即为输出由低电平到高电平传输延时时间PLH t
（5）输出有高电平到低电平传输延时时间PHL t
定义：输入端在施加规定的电平和脉冲电压时，输出脉冲有高电平到低电平的边沿和对应的输入脉冲电压边沿上两规定的参考电平间的时间。
测试方法：被测输入端施加脉冲电压，其余输入端施加电平；被测输出端接负载，其余输出端开路。在被测输出端输出脉冲电压由高电平到低电平的边沿参考电平REF V 处和对应的输入脉冲电压边沿的参考电平REF V 处两者之间测得的时间间隔即为输出由高电平到低电平的传输延时时间PHL t 。波形图如下：
(6)最高时钟频率MAX f
定义：时序逻辑器件，输出逻辑电平按规定临界转换前，在时钟输入端施加的最高脉冲电压频率。
测试方法：时钟输入端施加脉冲电压，其余输入端施加规定电平；被测输出端接规定负载，其余输出端开路。调节输入脉冲电压频率，使输出逻辑电平按规定临界转换，该频率即为最高时钟频率MAX f 。
（7）最小时钟脉冲宽度WH WL t t /
定义：时序逻辑器件，在时钟输入端施加的时钟信号最小的低/高电平时间。
测试方法：时钟输入端施加脉冲电压，其余输入端施加规定电平；被测输出端接规定负载，其余输出端开路。调节输入时钟脉冲信号的低/高电平时间，使输出逻辑电平按规定临界转换，此时高/低电平保持时间即为最小时钟脉冲宽度WH WL t t /。
（8）偏差时间SK t
偏差时间SK t 是输入前沿（或后沿）之间，对器件动作无不利影响的时间。方法如上类
似。
5.功能测试
功能测试用于测试器件是否能完成设计所预期的工作或功能。逻辑I/O 通过一定的方法在器件中传输，确保对器件的每一个内部节点都进行了工作正常与否的验证。功能测试有时也称为时钟速率、节点或真值表测试。静态功能测试常用真值表测试的方法。
功能测试的基本过程是应用一有序的或随机的数据组合测试图形，以器件规定的速率作用于被测器件，并比较器件的输出与预期的数据图形，观察两者是否相同，以此判断期间功能是否正常。
重点：图形产生的速率、边沿定时控制、输入/输出控制及屏蔽选择等。
方法：反射码、状态读出、转换计数、特征分析、算法生成及存储真值表法。
（1）功能测试的测试周期及输入数据
测试周期：基于器件测试过程中的工作频率而定义的每单元测试向量所持续的时间，其公式为T=1/F ，T 为测试周期，F 为工作频率。
输入数据：输入数据由测试向量数据（给到DUT 的指令或激励）、输入信号时序（信号传输点）、输入信号格式（信号波形）、输入信号电平（IL IH V V /）、时序设置选择（如果程序中有不止一套时序）因素的组合构成。大部分的输入信号格式要求设置为包含唯一格式（波形）和时序（时沿设定）的更为复杂的数据形式，主程序中会包含这些信息并通过相应的代码实现控制和调用。
输入信号格式：可以保证规格书定义的所有AC 参数均被测试。信号格式与向量数据、时沿设定及输入电平组合使用可以确定给到DUT 的输入信号波形。
常见的信号格式：NRZ(非归零码)，DNRZ(延时非归零码)，RZ(归零码)，RO(归一码)（P36）
输入信号时序：一旦决定了测试周期，周期内各控制信号的布局及时钟沿位置也就可以确定。输入信号有两种，控制信号和数据信号。首先要决定的是控制信号的又有效时沿和数据信号的建立与保持时间。接下来决定各输入信号的格式。输入信号由测试系统各区域提供的数据组合创建，最后从测试头输出的信号波形是测试向量、时沿设置、信号格式及IL IH V V /设置共同作用的结果。
（2）输出数据
输出部分的测试分为测试向量数据（期望的逻辑状态）、采样时序（周期内何时对输出采样）、OH OL V V /（期望的逻辑电平）、OH OL I I /（输出电流负载）
测试输出：功能测试期间，程序会为每个输出管脚在测试周期内指定一个输出采样时间，在这个时间上，比较单元会对输出进行采样，再将采样到的DUT 输出信号电平和OH OL V V /参考电平相比较。
测试向量含有每个管脚的期望逻辑状态。如果期望是逻辑0，当采样进行时，DUT 的输出电平必须小于或等于OL V ；如果
第三章半导体存储器测试技术
存储器测试是集成电路测试中的一个独立分支。主要原因是：（1）存储器的内部结构具有很强的规律性；（2）存储器的功能测试方法与其他数字器件或模拟器件相比有其独特之处；（3）他的种类繁多、应用范围广、使用数量大。
半导体存储器存储特性分为两类：一类是易失性存储器，主要指随机存储器（RAM)，静态随机存储器和动态随机存储器。另一类是非易失性存储器，主要包括各种只读存储器（ROM）和快闪存储器（Flash Memory）。除了这些，还有时序存储器、联想存储器及专用存储器。
3.1 存储器的组成及结构
存储器的主体是一个由行和列构成的规则存储阵列，阵列中每个单元叫存储单元。工作时每个存储单元包含一个以电平表征的逻辑1或0数据。
3.2 存储器的失效模式和失效机理
失效机理通常是指由于设计上的弱点或制作工艺中形成的潜在缺陷，在某种应力作用下发生的失效及其机理。
3.2.1 存储器的故障（失效）模式
存储器的故障根据其故障表现分为永久性故障或暂时性故障。
1.永久性故障
下列机理可引起永久性故障或暂时故障，可采用故障模型进行模型化。
●坏的电连接（漏掉或增加）
●坏掉的元件（这可能是IC掩蔽缺陷，或硅-金属或金属封装连接问题）
●烧断芯片连线；
●芯片和封装之间腐蚀的连接
●芯片逻辑错误
2.暂时的故障
暂时故障仅部分时间存在，且是随机发生的。他们不能很好的用故障模型进行表示。暂时故障可分为瞬时故障和间歇故障。瞬时故障是由环境条件引起的，间歇故障由非环境条件引起的。间歇故障可通过永久故障模型进行模型化，但是间歇故障的测试图形必须不断重复，直到故障被检测到为止。
3.2.2 存储器的失效机理
3.3 存储器的故障模型及验证方法
研究存储器的故障检测方法，必须先建立存储器的故障模型，而故障模型与所描述的缺陷在存储器电路中所属的模型有关，因此存储器故障检测的第一步是必须区分缺陷是处于阵列单元中，还是处于周边电路中。
3.3.1 存储器的主要故障模式
1)固定为1/0的硬失效或软失效。
2)开路或短路故障。
3)输入或输出漏电流超出规范要求。
4)地址译码器故障
5)多重写数，当向某存储单元写数时，该数据同时写入很多单元。
6)图形敏感性故障：在某些测试图形时，存储器不能可靠工作。
7)再生失效：在规定的最小再生周期内存储器存储数据失效。
8)满选择时间：比如在输出端容性负载所引起的选择时间变长。
9)写恢复：当写数后立即进行读操作，选择时间变长。
10)读出放大器恢复：当持续若干测试周期选择相同数据后，突然改变数据，读出放大器仍
然读出以前数据。
11)沉睡效应，当小于状态保持时间，存储器丢失信息。
上述11种故障类型中，除了第一种外，其余10种故障模式均是导致错误数据的失效模式。存储器的测试模式就是根据存储器的失效模式建立故障模型。
3.3.2 存储器的故障模型
1.基于固定单元的故障模型
定义：
使得存储单元恒定的存储1或0的功能性故障。可能是存储单元的电源、地、选择或存储晶体管的缺陷。
检测方法：
往每一个存储单元分别读取逻辑1和0，然后从每一个存储单元分别读取逻辑1和0，检测是否正确。
2.基于桥接缺陷的存储器测试故障模型
1)桥接故障
是最常见的存储器阵列故障之一。
2)桥接故障的验证与检验
3.就
4.k
5.
集成电路的检测方法 现在的电子产品往往由于一块集成电路损坏，导致一部分或几个部分不能常工作，影响设备的正常使用。那么如何检测集成电路的好坏呢?通常一台设备里面有许多个集成电路，当拿到一部有故障的集成电路的设备时，首先要根据故障现象，判断出故障的大体部位，然后通过测量，把故障的可能部位逐步缩小，最后找到故障所在。 要找到故障所在必须通过检测，通常修理人员都采用测引脚电压方法来判断，但这只能判断出故障的大致部位，而且有的引脚反应不灵敏，甚至有的没有什么反应。就是在电压偏离的情况下，也包含外围元件损坏的因素，还必须将集成块内部故障与外围故障严格区别开来，因此单靠某一种方法对集成电路是很难检测的，必须依赖综合的检测手段。现以万用表检测为例，介绍其具体方法。 我们知道，集成块使用时，总有一个引脚与印制电路板上的“地”线是焊通的，在电路中称之为接地脚。由于集成电路内部都采用直接耦合，因此，集成块的其它引脚与接地脚之间都存在着确定的直流电阻，这种确定的直流电阻称为该脚内部等效直流电阻，简称R内。当我们拿到一块新的集成块时，可通过用万用表测量各引脚的内部等效直流电阻来判断其好坏，若各引脚的内部等效电阻R内与标准值相符，说明这块集成块是好的，反之若与标准值相差过大，说明集成块内部损坏。测量时有一点必须注意，由于集成块内部有大量的三极管，二极管等非线性元件，在测量中单测得一个阻值还不能判断其好坏，必须互换表笔再测一次，获得正反向两个阻值。只有当R内正反向阻值都符合标准，才能断定该集成块完好。 在实际修理中，通常采用在路测量。先测量其引脚电压，如果电压异常，可断开引脚连线测接线端电压，以判断电压变化是外围元件引起，还是集成块内部引起。也可以采用测外部电路到地之间的直流等效电阻(称R外)来判断，通常在电路中测得的集成块某引脚与接地脚之间的直流电阻(在路电阻)，实际是R内与R外并联的总直流等效电阻。在修理中常将在路电压与在路电阻的测量方法结合使用。有时在路电压和在路电阻偏离标准值，并不一定是集成块损坏，而是有关外围元件损坏，使R外不正常，从而造成在路电压和在路电阻的异常。这时便只能测量集成块内部直流等效电阻，才能判定集成块是否损坏。根据实际检修经验，在路检测集成电路内部直流等效电阻时可不必把集成块从电路上焊下来，只需将电压或在路电阻异常的脚与电路断开，同时将接地脚也与电路板断开，其它脚维持原状，测量出测试脚与接地脚之间的R内正反向电阻值便可判断其好坏。 例如，电视机内集成块TA7609P瑢脚在路电压或电阻异常，可切断瑢脚和⑤脚(接地脚)然后用万用表内电阻挡测瑢脚与⑤脚之间电阻，测得一个数值后，互换表笔再测一次。若集成块正常应测得红表笔接地时为8.2kΩ，黑表笔接地时为272kΩ的R内直流等效电阻，否则集成块已损坏。在测量中多数引脚，万用表用R×1k挡，当个别引脚R内很大时，换用R ×10k挡，这是因为R×1k挡其表内电池电压只有1.5V，当集成块内部晶体管串联较多时，电表内电压太低，不能供集成块内晶体管进入正常工作状态，数值无法显现或不准确。 总之，在检测时要认真分析，灵活运用各种方法，摸索规律，做到快速、准确找出故障 摘要：判断常用集成电路的质量及好坏 一看: 封装考究,型号标记清晰,字迹,商标及出厂编号,产地俱全且印刷质量较好,(有的 为烤漆,激光蚀刻等) 这样的厂家在生产加工过程中,质量控制的比较严格。 二检: 引脚光滑亮泽,无腐蚀插拔痕迹, 生产日期较短,正规商店经营。 三测: 对常用数字集成电路, 为保护输入端及工厂生产需要,每一个输入端分别对VDD
第一章 集成电路的测试 1.集成电路测试的定义 集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出回应和预期输出比较，以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段。 .2.集成电路测试的基本原理 输入Y 被测电路DUT（Device Under Test）可作为一个已知功能的实体，测试依据原始输入x 和网络功能集F（x），确定原始输出回应y，并分析y是否表达了电路网络的实际输出。因此，测试的基本任务是生成测试输入，而测试系统的基本任务则是将测试输人应用于被测器件，并分析其输出的正确性。测试过程中，测试系统首先生成输入定时波形信号施加到被测器件的原始输入管脚，第二步是从被测器件的原始输出管脚采样输出回应，最后经过分析处理得到测试结果。 3.集成电路故障与测试 集成电路的不正常状态有缺陷（defect）、故障（fault）和失效（failure）等。由于设计考虑不周全或制造过程中的一些物理、化学因素，使集成电路不符合技术条件而不能正常工作，称为集成电路存在缺陷。集成电路的缺陷导致它的功能发生变化，称为故障。故障可能使集成电路失效，也可能不失效，集成电路丧失了实施其特定规范要求的功能，称为集成电路失效。故障和缺陷等效，但两者有一定区别，缺陷会引发故障，故障是表象，相对稳定，并且易于测试；缺陷相对隐蔽和微观，缺陷的查找与定位较难。 4.集成电路测试的过程 1.测试设备 测试仪：通常被叫做自动测试设备，是用来向被测试器件施加输入，并观察输出。测试是要考虑DUT的技术指标和规范，包括：器件最高时钟频率、定时精度要求、输入\输出引脚的数目等。要考虑的因素：费用、可靠性、服务能力、软件编程难易程度等。 1.测试界面 测试界面主要根据DUT的封装形式、最高时钟频率、ATE的资源配置和界面板卡形等合理地选择测试插座和设计制作测试负载板。
《模拟集成电路设计原理》期末考试 一．填空题（每空1分，共14分） 1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_ 较低__的制造成本。 2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来 表示电压转换电流的能力。 3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。 4、源跟随器主要应用是起到___电压缓冲器___的作用。 5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输 出的改变。 7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制 沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。 8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。 9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in为__ C F（1－A）__。 10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。 二．名词解释（每题3分，共15分） 1、阱 解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。 2、亚阈值导电效应 解：实际上，V GS=V TH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS 测试规范 1.适用范围 1.1本规范为导入DDR芯片的测试方法和标准，，以验证和确认新物料是否适合批量生 产；. 2.目的 使开发部门导入新的关键器件过程中有章可循，有据可依。 3.可靠性测试 ：如果替代料是FLASH的话，我们一般需要做10个循环的拷贝校验（我们测试工具APK设置：500M/拷贝次数/重启10次） ：如果替代料是DDR的话，我们也需要验证DDR的运行稳定性，那么也需要做循环拷贝校验（测试工具APK设置：500M/拷贝次数/重启5次） PS：1.拷贝次数=（FLASH可用容量*1024M/500M）-1 验证只需要验证运行稳定性，所以一般做3-5个循环就OK了，FLASH要求比较严格，一般需要做10个循环以上； 3.考虑到FLASH压力测试超过20次以上可能会对MLC造成影 响，故对于验证次数太多的机器出货前需要更换。 7.常温老化：PND我们一般跑模拟导航持续运行12H，安卓我们一般运行MP4-1080P持续老化12H，老化后需要评估休眠唤醒是否正常； 8.高低温老化：环境（60度，-10度） 基于高低温下DDR运行稳定性或存在一定的影响，DDR替代需要进行高低温老化，我们PND一般运行模拟导航、安卓因为运行模导不太方便，就运行MP4各持续老化12H。 从多年的经验来看，FLASH对于温度要求没有这么敏感。 9.自动重启测试：一般做50次/PCS，需要每次启动系统都能正常启动；-- 一般是前面恢复出厂设置有问题，异常的机器排查才会用到； 10.复位、通断电测试：这个测试属于系统破坏性测试，测试非正常操作是否 存在掉程序的现象，一般做20次/PCS，要求系统能够正常启动。 1.焊接效果，如果是内部焊接的话，需要采用X-RAY评估，LGA封装的话就 需要SMT制程工艺规避空洞率； 2.功能测试； 3.休眠电流、休眠唤醒测试：DDR必测项目，反复休眠唤醒最好3-5次/PCS，休眠电流大小自行定义；FLASH测不测影响不大； 4.容量检查，容量标准你们根据客户需求自行定义，当然是越大越好；--大 货时这一点最好提供工具给到阿杜随线筛选； 5.恢复出厂设置：我们一般做50次/PCS，运行正常的话界面会显示50次测 试完成，如果出现中途不进主界面、死机等异常现象就需要分析问题根源； 压力测试：这部分需要分开来说明 4.测试环境 温度：25±2℃ 湿度：60%~70%； 大气压强：86kPa ~106kPa。 5.测试工具 可调电源（最好能显示对应输出电流） 可调电子负载 示波器 1、 研究模拟集成电路的重要性：（1）首先，MOSFET 的特征尺寸越来越小，本征速度越来 越快；（2）SOC 芯片发展的需求。 2、 模拟设计困难的原因：（1）模拟设计涉及到在速度、功耗、增益、精度、电源电压等多 种因素间进行折衷，而数字电路只需在速度和功耗之间折衷；（2）模拟电路对噪声、串扰和其它干扰比数字电路要敏感得多；（3）器件的二级效应对模拟电路的影响比数字电路要严重得多；（4）高性能模拟电路的设计很少能自动完成，而许多数字电路都是自动综合和布局的。 3、 鲁棒性就是系统的健壮性。它是在异常和危险情况下系统生存的关键。所谓“鲁棒性”， 是指控制系统在一定的参数摄动下，维持某些性能的特性。 4、 版图设计过程：设计规则检查（DRC ）、电气规则检查（ERC ）、一致性校验（LVS ）、RC 分布参数提取 5、 MOS 管正常工作的基本条件是:所有衬源（B 、S ）、衬漏（B 、D ）pn 结必须反偏 6、 沟道为夹断条件： ?GD GS DS T DS GS TH H V =V -≤V V V -V ≥V 7、 （1）截止区：Id=0；Vgs H a r b i n I n s t i t u t e o f T e c h n o l o g y 集成电路测试原理及方法简介 院系：电气工程及自动化学院 姓名： XXXXXX 学号： XXXXXXXXX 指导教师： XXXXXX 设计时间： XXXXXXXXXX 摘要 随着经济发展和技术的进步，集成电路产业取得了突飞猛进的发展。集成电路测试是集成电路产业链中的一个重要环节，是保证集成电路性能、质量的关键环节之一。集成电路基础设计是集成电路产业的一门支撑技术，而集成电路是实现集成电路测试必不可少的工具。 本文首先介绍了集成电路自动测试系统的国内外研究现状，接着介绍了数字集成电路的测试技术，包括逻辑功能测试技术和直流参数测试技术。逻辑功能测试技术介绍了测试向量的格式化作为输入激励和对输出结果的采样，最后讨论了集成电路测试面临的技术难题。 关键词：集成电路；研究现状；测试原理；测试方法 目录 一、引言 (4) 二、集成电路测试重要性 (4) 三、集成电路测试分类 (5) 四、集成电路测试原理和方法 (6) 4.1.数字器件的逻辑功能测试 (6) 4.1.1测试周期及输入数据 (8) 4.1.2输出数据 (10) 4.2 集成电路生产测试的流程 (12) 五、集成电路自动测试面临的挑战 (13) 参考文献 (14) 一、引言 随着经济的发展，人们生活质量的提高，生活中遍布着各类电子消费产品。电脑﹑手机和mp3播放器等电子产品和人们的生活息息相关，这些都为集成电路产业的发展带来了巨大的市场空间。2007年世界半导体营业额高达2.740亿美元，2008世界半导体产业营业额增至2.850亿美元，专家预测今后的几年随着消费的增长，对集成电路的需求必然强劲。因此，世界集成电路产业正在处于高速发展的阶段。 集成电路产业是衡量一个国家综合实力的重要重要指标。而这个庞大的产业主要由集成电路的设计、芯片、封装和测试构成。在这个集成电路生产的整个过程中，集成电路测试是惟一一个贯穿集成电路生产和应用全过程的产业。如：集成电路设计原型的验证测试、晶圆片测试、封装成品测试，只有通过了全部测试合格的集成电路才可能作为合格产品出厂，测试是保证产品质量的重要环节。 集成电路测试是伴随着集成电路的发展而发展的，它为集成电路的进步做出了巨大贡献。我国的集成电路自动测试系统起步较晚，虽有一定的发展，但与国外的同类产品相比技术水平上还有很大的差距，特别是在一些关键技术上难以实现突破。国内使用的高端大型自动测试系统，几乎是被国外产品垄断。市场上各种型号国产集成电路测试，中小规模占到80%。大规模集成电路测试系统由于稳定性、实用性、价格等因素导致没有实用化。大规模/超大规模集成电路测试系统主要依靠进口满足国内的科研、生产与应用测试，我国急需自主创新的大规模集成电路测试技术，因此，本文对集成电路测试技术进行了总结和分析。 二、集成电路测试重要性 随着集成电路应用领域扩大，大量用于各种整机系统中。在系统中集成电路往往作为关键器件使用，其质量和性能的好坏直接影响到了系统稳定性和可靠性。 如何检测故障剔除次品是芯片生产厂商不得不面对的一个问题，良好的测试流程，可以使不良品在投放市场之前就已经被淘汰，这对于提高产品质量，建立生产销售的良性循环，树立企业的良好形象都是至关重要的。次品的损失成本可以在合格产品的售价里得到相应的补偿，所以应寻求的是质量和经济的相互制衡，以最小的成本满足用户的需要。 作为一种电子产品，所有的芯片不可避免的出现各类故障，可能包括：1.固定型故障；2.跳变故障；3.时延故障；4.开路短路故障；5桥接故障，等等。测试的作用是检验芯片是否存在问题，测试工程师进行失效分析，提出修改建议，从工程角度来讲，测试包括了验证测试和生产测试两个主要的阶段。 1 《模拟集成电路设计原理》期末考试 一．填空题（每空1分，共14分） 1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。 2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。 3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。 4、源跟随器主要应用是起到___电压缓冲器___的作用。 5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。 6、 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。 7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。 8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。 9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容Cin为__ CF（1－A） __。 10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。 二．名词解释（每题3分，共15分） 11、1、阱 解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。 2、亚阈值导电效应 解：实际上，VGS=VTH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当VGS 芯片的检测方法 一、查板方法： 1．观察法：有无烧糊、烧断、起泡、板面断线、插口锈蚀。 2．表测法：＋5V、GND电阻是否是太小（在50欧姆以下）。 3．通电检查：对明确已坏板，可略调高电压0．5－1V，开机后用手搓板上的IC，让有问题的芯片发热，从而感知出来。 4．逻辑笔检查：对重点怀疑的IC输入、输出、控制极各端检查信号有无、强弱。 5．辨别各大工作区：大部分板都有区域上的明确分工，如：控制区（CPU）、时钟区（晶振）（分频）、背景画面区、动作区（人物、飞机）、声音产生合成区等。这对电脑板的深入维修十分重要。 二、排错方法： 1.将怀疑的芯片，根据手册的指示，首先检查输入、输出端是否有信号（波型），如有入 无出，再查IC的控制信号（时钟）等的有无，如有则此IC坏的可能性极大，无控制信号，追查到它的前一极，直到找到损坏的IC为止。 2．找到的暂时不要从极上取下可选用同一型号。或程序内容相同的IC背在上面，开机观察是否好转，以确认该IC是否损坏。 3.用切线、借跳线法寻找短路线：发现有的信线和地线、＋5V或其它多个IC不应相连的 脚短路，可切断该线再测量，判断是IC问题还是板面走线问题，或从其它IC上借用信号焊接到波型不对的IC上看现象画面是否变好，判断该IC的好坏。 4.对照法：找一块相同内容的好电脑板对照测量相应IC的引脚波型和其数来确认的IC是 否损坏。 5.用微机万用编程器（ALL－03／07）（EXPRO－80／100等）中的ICTEST软件测试IC。 三、电脑芯片拆卸方法： 1．剪脚法：不伤板，不能再生利用。 2．拖锡法：在IC脚两边上焊满锡，利用高温烙铁来回拖动，同时起出IC（易伤板，但可保全测试IC）。 3．烧烤法：在酒精灯、煤气灶、电炉上烧烤，等板上锡溶化后起出IC（不易掌握）。 4．锡锅法：在电炉上作专用锡锅，待锡溶化后，将板上要卸的IC浸入锡锅内，即可起出IC又不伤板，但设备不易制作。 5．电热风枪：用专用电热风枪卸片，吹要卸的IC引脚部分，即可将化锡后的IC起出（注意吹板时要晃动风枪否则也会将电脑板吹起泡，但风枪成本高，一般约2000元左右）作为专业硬件维修，板卡维修是非常重要的项目之一。拿过来一块有故障的主板，如何判断具体哪个元器件出问题呢？ 引起主板故障的主要原因 1.人为故障： 带电插拨I/O卡，以及在装板卡及插头时用力不当造成对接口、芯片等的损害 2．环境不良： 静电常造成主板上芯片（特别是CMOS芯片）被击穿。另外，主板遇到电源损坏或电网电压瞬间产生的尖峰脉冲时，往往会损坏系统板供电插头附近的芯片。如果主板上布满了灰尘，也会造成信号短路等。 3．器件质量问题： 集成电路测试技术 测试概论 可测性设计技术 DFT） 雷鑑铭RCVLSI&S 扫描前综合：主要在综合中介绍。在这一步中综合工具会 Multiplexed Flip-Flop 使用一个可选择的数据输入端来实现串行移位的能力。在功能模式时，扫描使能信号选择系统数据输入；在扫描模式时，扫描使能信号选择扫描数据输入。扫描输入的数据来自扫描输入端口或者扫描链中前一个单元的扫描输出端口。为测试使能端，控制数据的输入。 时选通测试模式，测试数据从端输入；时为功能模式，这时系统数据从端输入。 Multiplexed Flip-Flop 扫描形式为工艺库普遍支持的一种模式。 Multiplexed Flip-Flop 结构 扫描 扫描形式使用一个特定的边沿触发测试时钟来提供串行移位的能力。在功能模式时，系统时钟翻转，系统数据在系统时钟控制下输入到单元中；扫描移位时，测试时钟翻转，扫描数据在测试时钟控制下进入到单元中。 为系统时钟，翻转时系统数据从D 钟，翻转时扫描数据从端输入。 Clocked-Scan 雷鑑铭 编译器支持三种变化的扫描形式：单边锁存，双边锁存和时钟控制单边锁存和双边锁存变化都要用到典型的LSSD 扫描单元，如上图所示。该单元含有一对主从锁存器。 主锁存器有两个输入端，能够锁存功能数据或者扫描数据。在功能模式下，系统主时钟控制系统数据的输入；在扫描模式下，测试主时钟控制从数据输入端到主锁存器的数据传输。从时钟控制数据从主锁存器到从锁存器的传输。 典型的LSSD 、扫描测试的步骤 1 各步骤的功能如下： 扫描输入阶段：在这一阶段中，数据串行加入到扫描输入端；当时钟沿到来时，该扫描数据被移入到扫描链。同时，并行输出被屏蔽。 并行测试：这一周期的初始阶段并行输入测试数据，此周期的末段检测并行输出数据。在此周期中时钟信号保持无效，CUT 并行捕获：这一阶段时钟有一次脉冲，在该脉冲阶段从扫描链中捕获关键并行输出数据。CUT 态。捕获到的数据用于扫描输出。 第一次扫描输出：此阶段无时钟信号，出端对扫描链输出值采样，检测第一位扫描输出数据。扫描输出阶段：扫描寄存器捕获到的数据串行移出，在每一周期在扫描输出端检测扫描链输出值。扫描测试是基于阶段的测试过程，典型的测试时序分SI 交叠，待测芯片的测试状态控制信号于有效状态。第一次扫描输出阶段时钟信号保持无效，出端之后每一扫描移位阶段都有一时钟信号，测试机也会采样一次SO 的状态；在最后一个扫描移位阶段用于产生并行输出的有效数 《模拟集成电路设计原理》试卷(答题卷)（1） 一、填空题（共30分，每空格1分） 1. MOSFET 是一个四端器件，现在大多数的CMOS 工艺中，P 管做在_____中，并且，在大 多数电路中，P 管的衬底与______（高或低）电平相连接，这样连接的原因是使得_________________________________________________。 2. 对增强型NMOS 来说，让其处于饱和时的条件为_______________________________， 增强型PMOS 处于饱和时的条件为__________________________________________。 3. 在两级运放中，通常是用第一级运放实现_____________，用第二级运放实现 _____________。 4. 实际工艺中，本征阈值电压并不适用于电路设计，因此在器件制造过程中，通常通过 向沟道区注入__________来调整阈值电压，其实质是改变氧化层（栅氧）界面附近衬底的_______________。 5. 阈值电压为发生强反型时的栅压，对增强型NMOS 管来说，发生强反型时的条件为 __________________________________________________。 6. 折叠式共源共栅运放与套筒式共源共栅结构相比，输出电压摆幅_______,但这个优点 是以较大的________、较低的_______________、较低的_____________和较高的____________为代价得到的。 7. 对于一个负反馈系统来说，有前馈网络A 和反馈网络β，那么这个系统的开环增益为 _______，闭环增益为________________，环路增益为____________。 8. 对于一个单极点系统来说，单位增益带宽为80MHz ，若现在带宽变为16MHz ，则环路增 益为_________，闭环增益为_______。 9. 为了使系统稳定，零点应处于________平面,并且让极点尽量______。 10. 对单级共源、共漏和共栅放大器来说，dB f 3带宽最小的为__________,原因是由于 _______________的存在，dB f 3带宽最大的为__________。 11. MOSFET 的版图由电路中的器件所要求的_____________和工艺要求的 ________________共同决定。例如，选择适当的W/L 来确定跨导和其它电路参数，而L 的最小值由工艺决定。 12. 对于理想的差动电路来说，电路将只对_______________进行放大，而且完全抑制 集成电路测试员职业简介 职业名称： 集成电路测试员 职业定义： 从事集成电路晶圆测试、成品测试、可靠性试验和失效分析等工作的人员。 从事的主要工作内容： （1）运用自动测试探针台等设备完成晶圆测试操作; （2）操作自动测试、自动分选设备进行成品测试操作; （3）进行可靠性试验； （4）编写测试报告，分析测试结果； （5）与芯片设计、芯片制造、芯片封装等部门进行技术沟通。 职业概况： 随着科技进步和技术创新，集成电路产业已成为现代制造业的重要组成部分，推动着国民经济的发展。在我国，早期的测试只是作为IC生产中的一个工序存在，测试产业的概念尚未形成。随着人们对集成电路品质的重视，集成电路测试业目前正成为集成电路产业中一个不可或缺的独立行业。 测试业是集成电路产业的重要一环。设计、制造、封装、测试四业并举，是国际集成电路产业发展的主流趋势。测试业所占的细分市场在不断扩大，从业人数不断增加。2004年，中国以集成电路产业为主导的电子信息产业的销售收入达到2.65万亿元，比2003年增长40%。集成电路市场规模已经达到2908亿元，同比增长40.2%，高于全球增幅12个百分点。随着集成电路产业的飞速发展，现有测试专业人员的数量已远远不能满足市场需求。2005年仅上海就急需 1.5万名芯片制造、封装和测试人员。 “集成电路测试”属于发展中的技术复合型和经验积累型职业，具有高科技的特征。集成电路测试人员需要运用各种测试设备，完成中、大规模数字电路的测试、模拟电路的测试、数模混合电路的测试。 培养高素质的集成电路测试业人才，成为我国集成电路产业发展的重要支撑。目前，全球集成电路产业向中国转移，特别是进入系统级芯片（SOC）时代以后，独立的测试业将面临巨大机遇和挑战。只有不断提高测试业的水平和技术，不断提升集成电路测试人员的综合素质，才能迎接全球集成电路产业转移。 ………密………封………线………以………内………答………题………无………效…… 电子科技大学二零零 四 至二零零 五 学年第 二 学期期 中 《微电子电路设计》课程考试题（ 120 分钟） 考试形式： 闭卷 考试日期 2005年 5 月 日 1. Identify the source, drain, gate and bulk terminals, and find the current I in the transistors in the following Figure. Assume 2'/25V A K n μ=，V TN =0.75V . (16pts) (problem4.3) Solution: (a) V V V V V V V V V S D D S S G G S 2.0)2.0(0, 5=--=-==-= A V A V V V V L W K I I DS DS TN G n DS μμ2082.022.075.02.51102522' =??? ? ?--=??? ??--== (b) V V V V V V V V V S D D S S G G S 2.0)2.0(0, 2.5)2.0(5=--=-==--=-= A V A V V V V L W K I I DS DS TN G n DS μμ2182.022.075.02.51102522' -=??? ? ?--=??? ??---=-= ………密………封………线………以………内………答………题………无………效…… 2. Design the bias circuit in the following figure to give the Q-point of mA I C 10= and V V EC 3= if the transistor current gain is 75=F β and V V BE 7.0=.What is the Q-point if the current gain of the transistor is actually 40? (15 pts) ( problem 5.62 ) Solution: Ω →Ω=-==Ω→Ω=-===+= =-=+-=183.171333.0)7.03( ,68069110013)310( 13.101075 76 1 ,10)(10k mA V I -V V R mA V R mA mA I I I R I R I I V B EB EC B C C F F F C E C E C B C EC ββα 0)5()(6801800007.05=--+---B C B I I I mA I I A V I B F C B 108.8, 7.202)680(41180007.010===Ω +-= βμ V mA V V EC 35.4680)311.8(10=Ω-= )35.4,11.8(:int V mA po Q -? 3. Find V OH , V OL and the power dissipation (for v o =V OL ) for the logic inverter with the saturated load in the following figure. Assume 0=γ, and 2' /25V A K n μ=，V V TN 1=. (16 pts) (Problem7.12m) Solution: V V V V For TN D D O H 6.216.3,0=-=-==γ 自动测试设备是用于测试分立器件、集成电路、混合信号电路直流参数、交流参数和功能的测试设备。主要通过测试系统软件控制测试设备各单元对被测器件进行测试，以判定被测器件是否符合器件的规范要求。 摘要：在集成电路的测试中，通常需要给所测试的集成电路提供稳定的电压或电流，以作测试 信号，同时还要对信号进行测量，这就需要用到电压电流源；测试系统能作为测试设备的电压电 流源，实现加压测流和加流测压功能。且具有箝位功能，防止负载电压或电流过大而损坏系统。应 用结果表明，该检测系统运行稳定可靠，测量精度高。 关键词：集成电路测试；电压电流源；加压测流；加流测压；箝位 集成电路测试系统的加流测压 及加压测流设计 1自动测试设备的组成 自动测试设备主要由精密测量单元(PMU)、器 (VS)、音频电压源(AS)、音频电压表(AVM)、时间测量单元(TIMER)、继电器矩阵、系统总线控制板(BUS)、计算机接口卡(IFC)等几部分组成。 系统框图如图1所示。 件电压源(DPS)、电压电流源(VIS)、参考电压源 打印机 主控计算机 计算机接口卡 系统总线控制板 探针台接口 机械手接口 测试仪总线 测试头 图1系统框图 2电压电流源的基本原理 电压电流源是自动测试系统必不可少的一部分，其可为被测试器件施加精确的恒定电压或恒定电流，并能回测其相对的电流值或电压值。因此，电压电流源主要有两种工作方式。 2.1加压测流（FVMI ）方式 在FVMI 方式中，驱动电压值通过数模转换器提供给输出驱动器；驱动电流由采样电阻采样，通过差分放大器转换成电压值，再由模数转换器读回电流值。箝位值可根据负载设值，箝位电路在这里起到限流保护作用，当负载电流超过箝位值时，VIS 输出变为恒流源，输出电流为箝位电流。测试系统根据箝位值自动选择测流量程。 2.2加流测压（FIMV ）方式 在FIMV 方式中，驱动电流值通过数模转换器提供给输出驱动器；电压由模数转换器读回。箝位值可根据负载设值，箝位电路在这里起到限压保护作用，当负载电压超过箝位值时， 电压电流源 偏置电压源 精密测量单元 音频电压源 音频电压表 继电器驱动 时间测量单元 器件电压源 继电器矩阵 I C芯片的检测方法大全 HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】 芯片的检测方法 一、查板方法： 1．观察法：有无烧糊、烧断、起泡、板面断线、插口锈蚀。 2．表测法：＋5V、GND电阻是否是太小（在50欧姆以下）。 3．通电检查：对明确已坏板，可略调高电压0．5－1V，开机后用手搓板上的IC，让有问题的芯片发热，从而感知出来。 4．逻辑笔检查：对重点怀疑的IC输入、输出、控制极各端检查信号有无、强弱。 5．辨别各大工作区：大部分板都有区域上的明确分工，如：控制区（CPU）、时钟区（晶振）（分频）、背景画面区、动作区（人物、飞机）、声音产生合成区等。这对电脑板的深入维修十分重要。 二、排错方法： 1.将怀疑的芯片，根据手册的指示，首先检查输入、输出端是否有信号（波型），如有入 无出，再查IC的控制信号（时钟）等的有无，如有则此IC坏的可能性极大，无控制信号，追查到它的前一极，直到找到损坏的IC为止。 2．找到的暂时不要从极上取下可选用同一型号。或程序内容相同的IC背在上面，开机观察是否好转，以确认该IC是否损坏。 3.用切线、借跳线法寻找短路线：发现有的信线和地线、＋5V或其它多个IC不应相连的 脚短路，可切断该线再测量，判断是IC问题还是板面走线问题，或从其它IC上借用信号焊接到波型不对的IC上看现象画面是否变好，判断该IC的好坏。 4.对照法：找一块相同内容的好电脑板对照测量相应IC的引脚波型和其数来确认的IC是 否损坏。 5.用微机万用编程器（ALL－03／07）（EXPRO－80／100等）中的ICTEST软件测试IC。 三、电脑芯片拆卸方法： 1．剪脚法：不伤板，不能再生利用。 2．拖锡法：在IC脚两边上焊满锡，利用高温烙铁来回拖动，同时起出IC（易伤板，但可保全测试IC）。 3．烧烤法：在酒精灯、煤气灶、电炉上烧烤，等板上锡溶化后起出IC（不易掌握）。 4．锡锅法：在电炉上作专用锡锅，待锡溶化后，将板上要卸的IC浸入锡锅内，即可起出IC又不伤板，但设备不易制作。 5．电热风枪：用专用电热风枪卸片，吹要卸的IC引脚部分，即可将化锡后的IC起出（注意吹板时要晃动风枪否则也会将电脑板吹起泡，但风枪成本高，一般约2000元左右）作为专业硬件维修，板卡维修是非常重要的项目之一。拿过来一块有故障的主板，如何判断具体哪个元器件出问题呢？ 引起主板故障的主要原因 1.人为故障： 带电插拨I/O卡，以及在装板卡及插头时用力不当造成对接口、芯片等的损害 2．环境不良： 静电常造成主板上芯片（特别是CMOS芯片）被击穿。另外，主板遇到电源损坏或电网电压瞬间产生的尖峰脉冲时，往往会损坏系统板供电插头附近的芯片。如果主板上布满了灰尘，也会造成信号短路等。 3．器件质量问题： 第五章答案 模拟集成电路基础 1．直接耦合放大电路有哪些主要特点？ 优点：1)电路中无电容，便于集成化。 2)可放大缓慢变化的信号。 缺点：1) 各级放大器静态工作点相互影响。 ? 2) 输出温度漂移严重。 2．集成运算放大器的内部电路由哪几部分组成？各部分的作用是什么？ 集成运算放大器的内部电路通常都由输入级、中间级、输出级及偏置电路组成。 差分输入级提供了与输出端成同相和反相关系的两个输入端。差分电路有很好的对称特性，可以提高整个电路抑制零漂的能力和其他方面的性能。 中间级主要是提供足够高的电压增益，多由一级或多级共射（共源）放大电路组成。 输出级主要是向负载提供足够的功率，属于功率放大。 偏置电路是为各级放大电路建立合适的静态工作点，它常采用各种形式的电流源电路，为各级提供小而稳定的偏置电流。 3．简述镜像电流源的工作原理及其优缺点。 CC BE o REF V V I I R -≈= ，当电源V CC 和R 确定后，I REF 就确定了，不管T 2集电极支路中的负 载R L 如何，I o 总是等于I REF ，二者关系像一面镜子，所以称电路为镜像电流源。 这种电流源的优点是结构简单，两三极管的V BE 有一定的相互温度补偿作用。但是，它也存在以下不足之处： ① 受电源的影响大。当V CC 变化时，I C2也同样随之变化。因此，这种电流源不适用于电源电压大幅度变动的场合。 ② 镜像电流源电路适用于较大工作电流（毫安数量级）的场合。 ③ 由于恒流特性不够理想，三极管c 、e 极间电压变化时，i c 也会作相应的变化，即电流源的输出电阻r o 还不够大。 4．简述微电流源的工作原理及其特点。 V BE1?V BE2=?V BE =I E2 R e ≈I C2 R e , 因此，即使I C1比较大，但由于R e 的存在，将使输出电流I C2＜I C1，即在R 不太大的情况下，也能获得微小输出电流。 与镜像电流源相比，微电流源具有以下特点： ①一般?V BE 很小（约几十毫伏），因而采用不大的R e 即可获得较小的输出电流I C2（微安数量级），因而称为微电流源。 ② 当电流源电压V CC 变化时，虽然I REF 与I C2也要作相应的变化，但由于R e 的作用，使V BE2<< V BE1，以至T 2的V BE2的值很小，工作在输入特性的弯曲部分，使I C2的变化远小于I REF 的变化，故提高了恒流源对电源变化的稳定性。 ③ 由于R e 引入电流负反馈，不仅提高了电路输出电流的稳定性，同时也提高了T 2的集电极输出电阻，使它更接近于理想的恒流源。 5．电流源的主要作用是什么？ 1)．电流源提供稳定的输出电流，可以作直流偏置电路 2)．电流源直流等效电阻小，交流等效电阻大，可作有源负载 6．精密电流源电路如题图5-1所示，三个三极管的参数完全对称，电流放大系数均为β，V BE =0.7V ， V CC =15V 。（1）证明：2C2REF 22I I ββ ββ+=++；（2）当β值很大时，为使输出电流I o 为30μA ，电阻R 应 为多大? (1)由以下式子得证： 1. 选择题(每题2分,共30分) 1. 下列关于双极型模拟集成电路隔离区划分原则中不正确的说法 是( ) A．NPN管V C相同时, 可以放在同一隔离区 B. NPN管V C和PNP管的V E相同时, 可以放在同一隔离区 C. MOS电容需要单独一个隔离区 D. 硼扩散电阻原则上可以放在同一隔离区 2. 在版图设计中, 设计规则检查称为（） A. EXTRACT B. ERC C. DRC D. LVS 3. 差分对中, 不影响其共模抑制比的因素为( ) A．差分管的对称性 B. 电流源的交流阻抗 C. 输入电压幅度 D. 电阻R C1和R C2的对称性 4. 在PMOS中, 衬底上加上正电压偏置, 会使阈值电压( ) A. 增大 B 不变 C 减小 D 可大可小 5. 随着微电子工艺水平提高, 特征尺寸不断减小, 这时电路的工作电 压会（） A不断提高 B. 不变 C. 可大可小 D. 不断降低 6. 下列（）技术指标不能描述集成电路工艺水平？ A．集成度 B.特征尺寸 C. 芯片面积 D. 输入阻抗 7. CMOS推挽放大器NMOS管和PMOS管分别工作于( ). A . NMOS管工作于截止区和线性区; PMOS管工作于截止区和线性区 B. NMOS管工作于饱和区和线性区; PMOS管工作于饱和区和线性区 C. NMOS管工作于饱和区; PMOS管工作于饱和区 D. NMOS管工作于饱和区和线性区; PMOS管工作于截止区和线性区 8. CMOS放大器的电压增益( ) E/E, E/D放大器.(所用器件相同情 况下) A. 高于 B.等于 C. 小于 D. 可能高也可能低 9. 对于电流镜的要求, 那种说法正确( ) A. 输出阻抗高 B输出阻抗低 C交流输出阻抗高 D直流输出阻抗高 10. Cascode电流镜的最小输出电压V MIN(out)的值为( ) A．V ON+V TN B.2(V ON+V TN) C. 2V ON+V TN D. V ON+2V TN 11. 正偏二级管具有( )温度特性. A . 零 B. 负 C. 正 D. 可正可负 12. 差分放大器差模电压增益与( )有关 A. 双端输入还是单端输出; B. 双端输出还是单端输出 C. 双端输入还是单端输入 D. 与输入输出形式无关 13. 在模拟和数字混合电路中, 关于电源和地线的说法正确的是( ) A．模拟和数字部分可共用地线, 不能共用电源线 B．模拟和数字部分不能共用地线, 不能共用电源线 C．模拟和数字部分不能共用地线, 能共用电源线 D．模拟和数字部分能共用地线, 也能共用电源线 电脑板常用集成电路简介及检测方法 一、电脑板的组成简介 游戏电脑板（或称节目板）尽管种类繁多，但其内部都是由中央处理器CPU、图像处理器PPU、声音处理单元、I／O接口电路、程序、数据、存贮器RAM／ROM等部分组成。电脑板其实就是一种特殊用途的计算机。 中央处理器CPU在通电后清零复位就开始工格，它首先从只读存贮器ROM中读出电脑板的特定程序，并按已因化的程序逐个调出其部分内容。此步在计算机中构成硬盘中内存的菜单显示，供使用者了解内存的资料菜单，还通过总线将数据和地址码送往PPU和声道处理单无，将数据码和地址码变成相关的图像信号和伴音信号。当操纵面板指令输入，通过I／O接品向CPU发出指令，使其按每个指令通过总线支持RAM，PPU等系统，调出相关的图像和声音信息。 CPU的处理信息能力与电脑板内存贮单元的容量是相等配置的。存贮器存贮的内容多少与贮单元多少计算的。通常，称一个存贮单元存贮的内容为一个“字”，而一个包涵的二进制的位数称为“字长”。很明显，字长越多，其信息的精度越高，对游戏机来说图像的象素也越多，看起来越清晰。一般机型8位和16位，但光碟机的内存已达32位以上。 一个存贮器由千万贮单元组成。存贮单元的多少表示存贮的容量，通常以K单位（1K为210，即1024个存贮单元）。一般存贮器有128K、256K，但有的为4M以上（1M＝1000K）。对1M的存贮器来说，它具有1000＊1024个存贮单元。存贮器的指挥者中央处理器CPU与存贮器的配置相适应，有8位和16位之分。 二、街机常用CPU的简介 为了组成不同的节目板，使用不同容量的存贮器和中央处理器。随着处理信息量的不同，大型游戏机有的使用一只CPU，有的使用两只CPU。单CPU电脑板，常用Z80A、6502、8080等8位CPU。双CPU 电脑板，常用8位的Z80和16位的MC68000组成。 1．Z80型CPU的各脚功能 Z80的内部由以下部分组成： 其1－5脚为A11－A15地址总线，30－40脚为A0－A10地址总线。这16只构成三态输出16位地址总线。 第14、15、12、8、7、9、10、13依顺序构成D0－D7三态输入／输出数据总线。 第6时钟脉冲输入端（CLK）。输入周期T为25uS（即频率为4HMz）的时钟脉冲。 第11脚VCC，要求＋5V＋－O．25V，负载电流为9O－2OOMA。芯片测试规范
模拟集成电路复习
集成电路测试原理及方法
《模拟集成电路设计原理》期末考试
IC芯片的检测方法大全
集成电路测试技术四
模拟集成电路设计原理_试题库1
集成电路测试员职业简介
电子科大罗萍模拟集成电路期末试题3
集成电路测试
IC芯片的检测方法大全定稿版
答案模拟集成电路基础
模拟集成电路复习题1
电脑板常用集成电路简介及检测方法
相关主题
文本预览