当前位置：文档之家› 数字ic设计实验报告

数字ic设计实验报告

数字集成电路设计

实验报告

实验名称二输入与非门的设计

一．实验目的

a)学习掌握版图设计过程中所需要的仿真软件

b)初步熟悉使用Linux系统

二．实验设备与软件

PC机，RedHat,Candence

三．实验过程

Ⅰ电路原理图设计

1.打开虚拟机VMware Workstation，进入Linux操作系统RedHat。

2.数据准备，将相应的数据文件拷贝至工作环境下，准备开始实验。

3.创建设计库，在设计库里建立一个schematic view，命名为，然后进入电路

图的编辑界面。

4.电路设计

设计一个二输入与非门，插入元器件，选择PDK库（xxxx35dg_XxXx）中的nmos_3p3、

pmos_3p3等器件。形成如下电路图，然后check and save，如下图。

图1.二输入与非门的电路图

5.制作二输入与非门的外观symbol

Design->Create Cellview -> From Cellview，在弹出的界面，按ok后出现symbol Generation options，选择端口排放顺序和外观，然后按ok出现symbol编辑界面。按照需

要编辑成想要的符号外观，如下图。保存退出。

图2.与非门外观

6.建立仿真电路图

方法和前面的“建立schemtic view”的方法一样，但在调用单元时除了调用analogL 库中的电压源、（正弦）信号源等之外，将之前完成的二输入与非门调用到电路图中，如下图。

图3.仿真电路图

然后设置激励源电压输出信号为高电平为3.5v，低电平为0的方波信号。

7.启动仿真环境

在ADE中设置仿真器、仿真数据存放路径和工艺库，设置好后选择好要检测的信号在电路中的节点，添加到输出栏中，运行仿真得到仿真结果图。

图4.仿真结果图

Ⅱ版图设计

1.数据准备

2.建立设计库，然后建立一个layout view，tool选virtuso，然后进入版图编辑界

面

3.版图绘制

在版图编辑界面中，从LSW中选择图层，然后进行二输入与非门的版图绘制。如下图所示。

图5.版图设计

Ⅲ.版图验证

1.采用DIVA做DRC验证

将divaDRC.rul拷贝到版图库中，然后在版图编辑界面选择需要进行DRC检查的复选项然后点击OK，在icfb的LOG窗口出现运行结果。

2.Debug

若版图存在错误：如最小宽度限制，最小间距限制等几何设计规则错误在LOG窗口会报错，版图编辑界面同时会标出错误的地方，按照提示修改错误再重做DRC验证直至没有错误出现，如下图所示。

图6.版图验证成功提示窗口

至此，二输入与非门的版图设计与验证已全部完成。

数字钟设计报告——数字电路实验报告

数字钟设计实验报告专业:通信工程姓名:王婧班级:111041B 学号:111041226

数字钟的设计目录一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １

一、前言此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。２

二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。三、设计任务设计一个可以显示星期、时、分、秒的数字钟。要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成）四、设计方案一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生３

数字钟课设报告

1.本实验中所用元器件： 1)计数器：74ls190,74ls192,74ls161 2)译码器：7448七段显示译码器 3)共阴数码管 2.各元器件基本介绍： a)74ls190是十进制计数器，具有同步置零和异步预置数的功能。 b)741S192是同步十进制可逆计数器，它具有双时钟输入，并具有异步置零和异步预置数的功能。 c)74ls161为二进制同步计数器，具有同步预置数，异步清零以及保持的功能。 d)7448七段显示译码器是驱动显示器的核心部件，它可以将输入代码转化成相应的数字显示代码，并在数码管上显示出来。 e)共阴数码管的阴极连接在一起，当某个发光二极管的阳极为高电平时，二极管点亮相应的段被显示。

3.各元器件功能及相关图注意：74ls190与74ls191逻辑图和功能表均相同74ls192与74ls193逻辑图和功能表均相同 74ls192（双时钟） 192 引脚排列图 74ls192功能表

74ls192逻辑符号 74ls190（单时钟）引脚排列图

74ls190功能表当置入控制端（LD）为低电平时，不管时钟CP的状态如何，输出端（Q0-Q3）即可预置成与数据输入端（D0～D3）相一致的状态。190的计数是同步的，靠CP加在4个触发器上而实现。当计数控制端（CT）为低电平时，在CP上升沿作用下Q0-03同时变化，从而消除了异步计数器中出现的计数尖峰。当计数方式控制（UD）为低电平时进行加计数，当计数方式控制（UD）为高电平时进行减计数。只有在CP为高电平时CT和UD才可以跳变

74ls161（二进制计数器）管脚图介绍时钟CP 四个数据输入端A~D 清零RD 使能S1S2 置数LD 数据输出端QA~QD

数字钟课程设计实验报告

《电子技术课程设计报告》教学院：电气与电子信息工程学院专业班级：xx级电子信息工程（x）班学号：xxxxxxxxxxxx 学生：坏水指导教师：xxxxxxxxxxxx 时间：2011.10.10~10.23 地点：电子技术实验室

课程设计成绩评定表

电子技术课程设计任务书 2011～2012学年第一学期学生：坏水专业班级：xx电信本x班指导教师：xxxxxxxxx 工作部门：电气与电子信息工程学院一、课程设计题目：多功能数字钟电路的设计/直流稳压电源的设计二、课程设计容（含技术指标）： ①拟定多功能数字钟和直流稳压电源的组成框图，要现电路的基本功能，使用的器件少，成本低； ②画出数字钟和直流稳压电源的主体电路逻辑图； ③测试多功能数字钟的逻辑功能，同时满足基本功能与扩展功能的要求； ④设计并安装各单元电路，要求布线整齐、美观，便于级联与调试；

四、基本要求 1.基本功能：要求设计出+5V的直流稳压电源。数字钟要求以数字形式显示时、分、秒的时间。小时计数器的计时要求为“12翻1”，要求具有手动校时功能。 2.扩展功能：定时控制，其时间自定；仿广播电台正点报时，自动报整点时数或触摸报整点时数（主要体现在理论知识上进行电路设计）。 (一）实训题目:直流稳压电源和多功能数字钟。 (二）实训目的: 1、巩固和加深学生对模拟电子技术，数字逻辑电路等课程基本知识的理解，综合运用课程中所学到的理论知识去独立完成一个实际课题。 2、根据课程需要，通过查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。 3、通过电路方案的分析、论证和比较，设计计算和选用元气件，通过电路组装，调试和检测环节，掌握电路的分析方法和设计方法。 4、熟用常用电子元气件的类型和特性，并掌握合理选用原则。 5、掌握电路图、PCB图的设计方法，学会电路的安装与调试。 6、掌握常用仪器、仪表的正确使用方法，学会电路整机指标的测试方法。（三）实训要求

单片机电子时钟课程设计实验报告

单片机电子时钟课程设计实验报告 Pleasure Group Office【T985AB-B866SYT-B182C-BS682T-STT18】

《单片机原理与应用》课程设计总结报告题目：单片机电子时钟（带秒表）的设计设计人员：张保江江润洲学号：班级：自动化1211 指导老师：阮海容目录 1.题目与主要功能要求 (2) 2.整体设计框图及整机概述 (3) 3.各硬件单元电路的设计、参数分析及原理说明 (3) 4.软件流程图和流程说明 (4) 5.总结设计及调试的体会 (10) 附录 1.图一：系统电路原理图 (11) 2.图二：系统电路 PCB (12) 3.表一：元器件清单 (13) 4.时钟程序源码 (14)

题目：单片机电子时钟的设计与实现课程设计的目的和意义课程设计的目的与意义在于让我们将理论与实践相结合。培养我们综合运用电子课程中的理论知识解决实际性问题的能力。让我们对电子电路、电子元器件、印制电路板等方面的知识进一步加深认识，同时在软件编程、排错调试、焊接技术、相关仪器设备的使用技能等方面得到较全面的锻炼和提高，为今后能够独立完成某些单片机应用系统的开发和设计打下一个坚实的基础。课程设计的基本任务利用89C51单片机最小系统，综合应用单片机定时器、中断、数码显示、键盘输入等知识，设计一款单片机和简单外设控制的电子时钟。主要功能要求最基本要求 1)使用MCS-51单片机设计一个时钟。要求具有6位LED显示、3个按键输入。 2)完成硬件实物制作或使用Pruteus仿真（注意位驱动应能提供足够的电流）。 3)6位LED数码管从左到右分别显示时、分、秒(各占用2位)，采用24小时标准计时制。开始计时时为000000，到235959后又变成000000。 4)使用3个键分别作为小时、分、秒的调校键。每按一次键，对应的显示值便加1。分、秒加到59后再按键即变为00；小时加到23后再按键即变为00。在调校时均不向上一单位进位 (例如分加到59后变为00，但小时不发生改变)。 5) 软件设计必须使用MCS-51片内定时器，采用定时中断结构，不得使用软件延时法，也不得使用其他时钟芯片。 6）设计八段数码管显示电路并编写驱动程序，输入并调试拆字程序和数码显示程序。7）掌握硬件和软件联合调试的方法。 8）完成系统硬件电路的设计和制作。 9）完成系统程序的设计。 10）完成整个系统的设计、调试和制作。

北京邮电大学数字电路实验报告

北京邮电大学数字电路与逻辑设计实验实验报告实验名称：QuartusII原理图输入法设计与实现学院：北京邮电大学班级：姓名：学号：

一．实验名称和实验任务要求实验名称：QuartusII原理图输入法设计与实现实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑门设计实现一个半加器，生成新的半加器图像模块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门实现一个全加器，仿真验证其功能，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。

⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能，并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构成。全加器有三个输入值a,b,ci ，两个输出值s,co ：a 为被加数，b 为加数，ci 为低位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻辑功能，实现全加器。用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块

电路仿真实验报告

本科实验报告实验名称：电路仿真

实验1 叠加定理的验证 1.原理图编辑: 分别调出接地符、电阻R1、R2、R3、R4，直流电压源、直流电流源，电流表电压表（Group:Indicators, Family:VOLTMETER 或AMMETER）注意电流表和电压表的参考方向），并按上图连接； 2. 设置电路参数：电阻R1=R2=R3=R4=1Ω，直流电压源V1为12V，直流电流源I1为10A。 3．实验步骤： 1）、点击运行按钮记录电压表电流表的值U1和I1； 2）、点击停止按钮记录，将直流电压源的电压值设置为0V，再次点击运行按钮记录电压表电流表的值U2和I2； 3）、点击停止按钮记录，将直流电压源的电压值设置为12V，

将直流电流源的电流值设置为0A，再次点击运行按钮记录电压表电流表的值U3和I3； 4.根据叠加电路分析原理,每一元件的电流或电压可以看成是每一个独立源单独作用于电路时，在该元件上产生的电流或电压的代数和。所以，正常情况下应有U1=U2+U3,I1=I2+I3; 经实验仿真：当电压源和电流源共同作用时，U1=-1.6V I1=6.8A. 当电压源短路即设为0V,电流源作用时，U2=-4V I2=2A 当电压源作用，电流源断路即设为0A时，U3=2.4V I3=4.8A

所以有U1=U2+U3=-4+2.4=-1.6V I1=I2+I3=2+4.8=6.8A 验证了原理实验2 并联谐振电路仿真 2.原理图编辑: 分别调出接地符、电阻R1、R2，电容C1，电感L1，信号源V1，按上图连接并修改按照例如修改电路的网络标号； 3.设置电路参数：电阻R1=10Ω，电阻R2=2KΩ，电感L1=2.5mH,电容C1=40uF。信号源V1设置为AC=5v，Voff=0，Freqence=500Hz。 4.分析参数设置： AC分析：频率范围1HZ—100MHZ，纵坐标为10倍频程，扫描

数字电子钟课程设计实验报告

中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计任务书2016/2017 学年第一学期学生姓名：张涛学号：李子鹏学号：课程设计题目：数字电子钟的设计起迄日期：2017年1月4日～2017年7月10日课程设计地点：科学楼指导教师：姚爱琴 2017年月日课程设计任务书

中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计开题报告2016/2017 学年第一学期题目：数字电子钟的设计学生姓名：张涛学号：李子鹏学号：

指导教师：姚爱琴 2017 年 1 月 6 日中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计说明书2016/2017 学年第二学期题目：数字电子钟的设计学生姓名：张涛学号：李子鹏学号：指导教师：姚爱琴 2017 年月日

目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般

数字秒表的设计与实现实验报告

电子科技大学《数字秒表课程设计》姓名: xxx 学号：学院：指导老师：xx

摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。关键词：FPGA, VHDL, EDA, 数字秒表

目录第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)

第一章引言数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。

基于单片机的电子时钟课程设计报告

目录一、引言········ 二、设计课题········· 三、系统总体方案········· 四、系统硬件设计······ 1.硬件电路原理图 2.元件清单五、系统软件设计········· 1.软件流程图 2.程序清单六、系统实物图········ 七、课程设计体会········ 八、参考文献及网站········· 九、附录·········

一．引言单片机因将其主要组成部分集成在一个芯片上而得名，就是把中央处理器、随机存储器、只读存储器、中断系统、定时器/计数器以及I/O接口电路等部件集成在一个芯片上。基于单片机设计的数字钟精确度较高，因为在程序的执行过程中，任何指令都不影响定时器的正常计数，即便程序很长也不会影响中断的时间。数字钟是采用数字电路实现对日期、时、分、秒，数字显示的计时装置，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表的报时功能。数字钟已成为人们日常生活中的必需品，广泛应用于家庭、车站、码头、剧院、办公室等场所，给人们的生活、学习、工作带来极大的方便。不仅如此，在现代化的进程中，也离不开电子钟的相关功能和原理，比如机械手的控制、家务的自动化、定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。而且是控制的核心部分。因此，研究数字钟及扩大其应用，有着非常现实的意义。本设计使用12MHZ晶振与单片机AT89C51相连接，以AT89C51芯片为核心，采用动态扫描方式显示，通过使用该单片机，加之在显示电路部分使用HD74LS373驱动电路，实现在8个LED数码管上显示时间，通过4个按键进行调时、复位等功能，在实现各功能时数码管进行相应显示。软件部分用C语言实现，分为显示、延迟、调时、复位等部分。通过软硬件结合达到最终目的。

多功能数字钟实验报告

《多功能数字钟电路的设计、制作》课程设计报告班级：(兴) 2008级自动化姓名：胡荣学号：2008960623 指导教师：刘勇 2010年11月13日

目录一、设计目的．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1 二、设计内容及要求．．．．．．．．．．．．．．．．．．．．．．．．．．．1 三、总设计原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1 四、主要元件及设备．．．．．．．．．．．．．．．．．．．．．．．．．．．2 五、单元电路的设计．．．．．．．．．．．．．．．．．．．．．．．．．．．5 1、数字电子计时器组成原理．．．．．．．．．．．．．．．．．5 2、用74LS160实现12进制计数器．．．．．．．．．．．．．．6 3、校时电路．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．7 4、时基电路设计．．．．．．．．．．．．．．．．．．．．．．．．．．．8 六、设计总电路图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8 七、设计结果及其分析．．．．．．．．．．．．．．．．．．．．．．．．．8 八、设计过程中的问题及解决方案．．．．．．．．．．．．．．．9 九、心得体会．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9 十、附录．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10

多功能数字钟电路设计一、设计目的通过课程设计要实现以下两个目标：一、初步掌握电子线路的设计、组装及调试方法。即根据设计要求，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能要求；二、课程设计为后续的毕业设计打好基础。毕业设计是系统的工程设计实践，而课程设计的着眼点是让我们开始从理论学习的轨道上逐渐引向实际方面，运用已学过的分析和设计电路的理论知识，逐步掌握工程设计的步骤和方法，同时，课程设计报告的书写，为今后从事技术工作撰写科技报告和技术资料打下基础。二、设计内容及要求 1、功能要求： ①基本功能: 以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。 ②扩展功能: 定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。 2、设计步骤与要求： ①拟定数字钟电路的组成框图，要求先实现电路的基本功能，后扩展功能，使用的器件少，成本低； ②设计各单元电路，并用Multisim软件仿真； ③在通用电路板上安装电路，只要求显示时分； ④测试数字钟系统的逻辑功能； ⑤写出设计报告。设计报告要求：写出详细地设计过程（含数字钟系统的整机逻辑电路图）、调试步骤、测试结果及心得体会。三、总设计原理数字电子钟原理是一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。四、主要元件及设备 1、给定的主要器件： 74LS00（4片），74LS160（4片）或74LS161（4片），74LS04（2片），74LS20（2片），74LS48（4片），数码管BS202（4只），555（1片），开关（1个），电阻47k（2个）电容10uF（1个）10nF(1个) 各元件引脚图如下图：

数字电路实验Multisim仿真

实验一逻辑门电路一、与非门逻辑功能的测试 74LS20（双四输入与非门）仿真结果二、或非门逻辑功能的测试 74LS02（四二输入或非门）仿真结果：三、与或非门逻辑功能的测试 74LS51（双二、三输入与或非门）仿真结果：四、异或门逻辑功能的测试 74LS86（四二输入异或门）各一片仿真结果：二、思考题 1. 用一片74LS00实现Y = A+B 的逻辑功能； 2. 用一片74LS86设计一个四位奇偶校验电路；实验二组合逻辑电路一、分析半加器的逻辑功能二. 验证

的逻辑功能 4.思考题（1）用两片74LS138 接成四线-十六线译码器 0000 0001 0111 1000 1111 （2）用一片74LS153接成两位四选一数据选择器；（3）用一片74LS153一片74LS00和接成一位全加器（1）设计一个有A、B、C三位代码输入的密码锁（假设密码是011），当输入密码正确时，锁被打开（Y1=1），如果密码不符，电路发出报警信号（Y2=1）。以上四个小设计任做一个，多做不限。还可以用门电路搭建实验三触发器及触发器之间的转换 1.D触发器逻辑功能的测试(上升沿) 仿真结果; 2.JK触发器功能测试（下降沿） Q=0 Q=0略

3.思考题：（1）（2）（3）略实验四寄存器与计数器 1.右移寄存器（74ls74 为上升沿有效） 2.3位异步二进制加法，减法计数器（74LS112 下降沿有效）也可以不加数码显示管 3.设计性试验（1）74LS160设计7进制计数器（74LS160 是上升沿有效，且异步清零，同步置数）若采用异步清零：若采用同步置数：（2）74LS160设计7进制计数器略（3）24进制 83进制注意：用74LS160与74LS197、74LS191是完全不一样的实验五555定时器及其应用 1.施密特触发器

数字时钟设计实验报告

电子课程设计题目:数字时钟

数字时钟设计实验报告一、设计要求: 设计一个24小时制的数字时钟。要求:计时、显示精度到秒;有校时功能。采用中小规模集成电路设计。发挥:增加闹钟功能。二、设计方案: 由秒时钟信号发生器、计时电路与校时电路构成电路。秒时钟信号发生器可由振荡器与分频器构成。计时电路中采用两个60进制计数器分别完成秒计时与分计时;24进制计数器完成时计时;采用译码器将计数器的输出译码后送七段数码管显示。校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。三、电路框图: 图一数字时钟电路框图四、电路原理图: (一)秒脉冲信号发生器秒脉冲信号发生器就是数字电子钟的核心部分,它的精度与稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 ? 振荡器: 通常用555定时器与RC 构成的多谐振荡器,经过调整输出1000Hz 脉冲。 ? 分频器: 分频器功能主要有两个,一就是产生标准秒脉冲信号,一就是提供功能扩展电路所需要的信号,选用三片74LS290进行级联,因为每片为1/10分频器,三片级联好获得1Hz 标准秒脉冲。其电路图如下: 译码器译码器译码器时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校时电路秒信号发生器

图二秒脉冲信号发生器 (二)秒、分、时计时器电路设计秒、分计数器为60进制计数器,小时计数器为24进制计数器。 ?60进制——秒计数器秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计:利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位,连在十位部计数器脉冲输入端CP,从而实现10进制计数与进位功能。利用74LS161与74LS11设计6进制计数器显示秒的十位 ,当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端,同时产生一个脉冲给分的个位。其电路图如下: 图三60进制--秒计数电路 ?60进制——分计数电路分的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计:来自秒计数电路的进位脉冲使分的个位加1,利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0

数字系统设计软件实验报告

实验一QuartusⅡ9.1软件的使用一、实验目的： 1、通过实现书上的例子，掌握QUARTUSII9.1软件的使用； 2、编程实现3-8译码电路以掌握VHDL组合逻辑的设计以及QUARTUSII9.1软件的使用。二、实验流程： 1、仔细阅读书上的操作指南，学会在QuartusⅡ9.1中创建新的工程，创建过程如下所示： 1）、建立新设计项目： ①启动QuartusⅡ9.1软件，在软件的管理器窗口选File下拉菜单，即File→New Project Wizard，则出现新建工程向导窗口。如下所示： ②点击Next按钮，将弹出新建工程设置窗口，如下图所示。在新建工程设置窗口中设置好工程的存放路径、工程名称等。

③点击Next进入添加文件窗口，如下图。由于尚未创建文件，跳过该步骤。 ④点击Next按钮，进入选择目标芯片窗口。在这里我们选择Cyclone系列的EP1C6Q240C8，如下图：

⑤点击Next按钮，进入EDA工具设置窗口，通常选择默认的“None”，表示选择QuartusⅡ自带的仿真器和综合器。如下图： ⑥点击Next按钮，弹出New Project Wizard概要对话框，在这个窗口中列出了所有前面设置的结果。若有错误则点击Back回去修改，否则点击Finish结束，即完成新工程的设定工作。如下图：

2）、文本设计输入： ①在QuartusⅡ主界面菜单栏中选择File下拉菜单中的New，弹出新建设计文件窗口，选择VHDL File项，点击OK按钮即可打开VHDL文本编辑窗口，其默认文件名为“Vhdl.vhd”。 ②出现文本编辑窗口后，我们可以直接在空白界面中键入所设计的VHDL文本。这时我们将书本中的程序输入到文本编辑环境中去。程序如下： library IEEE; use IEEE.std_logic_1164.all; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity count10 is port(clk,load,en:in std_logic; data_in:in std_logic_vector(3 downto 0); seg:out std_logic_vector(6 downto 0)); end count10; architecture beha of count10 is signal qout:std_logic_vector(3 downto 0); signal q_temp:std_logic_vector(3 downto 0); begin process(clk,load) begin

实验三 Matlab的数字调制系统仿真实验(参考)

成都理工大学实验报告课程名称：数字通信原理姓名：__________________学号：______________ 成绩：____ ___ 实验三Matlab的数字调制系统仿真实验（参考） 1 数字调制系统的相关原理数字调制可以分为二进制调制和多进制调制，多进制调制是二进制调制的推广，主要讨论二进制的调制与解调，简单讨论一下多进制调制中的差分相位键控调制（M-DPSK）。最常见的二进制数字调制方式有二进制振幅键控（2-ASK）、移频键控（2-FSK）和移相键控（2-PSK 和2-DPSK）。下面是这几种调制方式的相关原理。 1.1 二进制幅度键控（2-ASK）幅度键控可以通过乘法器和开关电路来实现。载波在数字信号1 或0 的控制下通或断，在信号为1 的状态载波接通，此时传输信道上有载波出现；在信号为0 的状态下，载波被关断，此时传输信道上无载波传送。那么在接收端我们就可以根据载波的有无还原出数字信号的1 和0。幅移键控法(ASK)的载波幅度是随着调制信号而变化的，其最简单的形式是，载波在二进制调制信号控制下通断，此时又可称作开关键控法(OOK)。多电平MASK调制方式是一种比较高效的传输方式，但由于它的抗噪声能力较差，尤其是抗衰落的能力不强，因而一般只适宜在恒参信道下采用。 2-ASK 信号功率谱密度的特点如下：（1）由连续谱和离散谱两部分构成；连续谱由传号的波形g(t)经线性调制后决定，离散谱由载波分量决定；（2）已调信号的带宽是基带脉冲波形带宽的二倍。 1.2 二进制频移键控（2-FSK）数字频率调制又称频移键控（FSK），二进制频移键控记作2FSK。数字频移键控是用载波的频率来传送数字消息，即用所传送的数字消息控制载波的频率。2FSK

数电课程设计报告数字钟的设计

数电课程设计报告第一章设计背景与要求设计要求第二章系统概述 2.1设计思想与方案选择 2.2各功能块的组成 2.3工作原理第三章单元电路设计与分析 3.1各单元电路的选择 3.2设计及工作原理分析第四章电路的组构与调试 4.1遇到的主要问题 4.2现象记录及原因分析 4.3解决措施及效果 4.4功能的测试方法，步骤，记录的数据第五章结束语 5.1对设计题目的结论性意见及进一步改进的意向说明5.2总结设计的收获与体会附图（电路总图及各个模块详图）参考文献

第一章设计背景与要求一．设计背景与要求在公共场所，例如车站、码头，准确的时间显得特别重要，否则很有可能给外出办事即旅行袋来麻烦。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确度和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。设计一个简易数字钟，具有整点报时和校时功能。（1）以四位LED数码管显示时、分，时为二十四进制。（2）时、分显示数字之间以小数点间隔，小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时。（3）整点报时采用蜂鸣器实现。每当整点前控制蜂鸣器以低频鸣响4次，响1s、停1s，直到整点前一秒以高频响1s，整点时结束。（4）才用两个按键分别控制“校时”或“校分”。按下校时键时，是显示值以0~23循环变化；按下“校分”键时，分显示值以0~59循环变化，但时显示值不能变化。二．设计要求电子技术是一门实践性很强的课程，加强工程训练，特别是技能的培养，对于培养学生的素质和能力具有十分重要的作用。在电子信息类本科教学中，课程设计是一个重要的实践环节，它包括选

数字电路与系统设计实验报告

数字电路与系统设计实验报告学院：班级：姓名：

实验一基本逻辑门电路实验一、实验目的 1、掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。二、实验设备 1、二输入四与非门74LS00 1片 2、二输入四或非门74LS02 1片 3、二输入四异或门74LS86 1片三、实验内容 1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。 2、测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。 3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。四、实验方法 1、将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。 2、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 3、将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。五、实验过程 1、测试74LS00逻辑关系（1）接线图（图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯）（2）真值表 2、测试74LS02逻辑关系

（1）接线图（2）真值表 3、测试74LS86逻辑关系接线图（1）接线图（2）真值表六、实验结论与体会实验是要求实践能力的。在做实验的整个过程中，我们首先要学会独立思考，出现问题按照老师所给的步骤逐步检查，一般会检查处问题所在。实在检查不出来，可以请老师和同学帮忙。

实验二逻辑门控制电路实验一、实验目的 1、掌握基本逻辑门的功能及验证方法。 2、掌握逻辑门多余输入端的处理方法。 3、学习分析基本的逻辑门电路的工作原理。二、实验设备 1、基于CPLD的数字电路实验系统。 2、计算机。三、实验内容 1、用与非门和异或门安装给定的电路。 2、检验它的真值表，说明其功能。四、实验方法按电路图在Quartus II上搭建电路，编译，下载到实验板上进行验证。五、实验过程 1、用３个三输入端与非门IC芯片74LS10安装如图所示的电路。从实验台上的时钟脉冲输出端口选择两个不同频率（约7khz和14khz）的脉冲信号分别加到X0和X1端。对应B和S端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出S和B（及/Ｂ）的功能。 2、实验得真值表

数字电路仿真实验报告

数字逻辑与CPU 仿真实验报告姓名：班级：学号：

仿真实验摘要：Multisim是Interactive Image Technologies公司推出的以Windows为基础的仿真工具，具有丰富的仿真分析能力。本次仿真实验便是基于Multisim软件平台对数字逻辑电路的深入研究，包括了对组合逻辑电路、时序逻辑电路中各集成元件的功能仿真与验证、对各电路的功能分析以及自行设计等等。一、组合逻辑电路的分析与设计 1、实验目的（1）掌握用逻辑转换器进行逻辑电路分析与设计的方法。（2）熟悉数字逻辑功能的显示方法以及单刀双掷开关的应用。（3）熟悉字信号发生器、逻辑分析仪的使用方法。 2、实验内容和步骤（1）采用逻辑分析仪进行四舍五入电路的设计 ①运行Multisim，新建一个电路文件，保存为四舍五入电路设计。 ②在仪表工具栏中跳出逻辑变换器XLC1。图1-1 逻辑变换器以及其面板 ③双击图标XLC1，其出现面板如图1-1所示 ④依次点击输入变量，并分别列出实现四舍五入功能所对应的输出状态（点击输出依次得到0、1、x状态）。 ⑤点击右侧不同的按钮，得到输出变量与输入变量之间的函数关系式、简化的表达式、电路图及非门实现的逻辑电路。 ⑥记录不同的转换结果。

（2）分析图1-2所示代码转换电路的逻辑功能 ①运行Multisim，新建一个电路文件，保存为代码转换电路。 ②从元器件库中选取所需元器件，放置在电路工作区。 ?从TTL工具栏选取74LS83D放置在电路图编辑窗口中。 ?从Source库取电源Vcc和数字地。 ?从Indictors库选取字符显示器。 ?从Basic库Switch按钮选取单刀双掷开关SPD1，双击开关，开关的键盘控制设置改为A。后面同理，分别改为B、C、D。图1-2 代码转换电路 ③将元件连接成图1-2所示的电路。 ④闭合仿真开关，分别按键盘A、B、C、D改变输入变量状态，将显示器件的结果填入表1-1中。 ⑤说明该电路的逻辑功能。表1-1 代码转换电路输入输出对应表

基于FPGA的现代数字系统设计实验报告

****大学实验报告课程名称：基于FPGA的现代数字系统设计实验名称：基于HDL十进制计数显示系统设置姓名：学号: 班级：指导教师： ****大学信息工程学院制

基于HDL十进制计数显示系统设置一、实验要求 1．设计具有异步复位，同步使能的十进制计数器，其计数结果通过七段数码管，发光二极管等进行显示。 2．主要设计的模块有十进制计数模块和数码管驱动模块以及消抖模块。 3．需要将按键输入的时钟,然后通过消抖模块消抖后，再输出至后续使用。 4．共阴极数码管驱动。二、实验原理本次的设计是一个具有数显输出的十进制计数器。示意图如2.1所示。图2.1 七段数码管属于数码管的一种，是由7段二极管组成。按发光二极管单元衔接方式分为共阳极数码管和共阴极数码管。本实验使用共阴数码管。它是指将一切发光二极管的阴极接到一同构成公共阴极(COM)的数码管。共阴数码管在应用时应将公共极COM接到地线GND上，当某一字段发光二极管的阳极为高电平相应字段就点亮，当某一字段的阳极为低电平相应字段就不亮。显示译码器，用HDL语言判断CLK的上升沿信号，每次收到一次上升沿信号，计数器的值加一并显示在数码管上，所以本次实验会将十进制计数与七段数码管的显示分别写在两个模块里面。系统模块划分及引脚连线图如下：

三、实验步骤（设计输入） 1．十进制计数器模块 module cnt10(clk,clr,ena,sum,cout); input clk,clr,ena; output [3:0] sum; output cout; reg [3:0] sum; reg cout; always @ (posedge clk or posedge clr) if(clr==1) begin sum <= 4'b0000; cout<= 1'b0;end else if(ena==1'b1) if(sum==4'b1001) begin sum <= 4'b0000; cout<= 1'b1; end else begin sum <= sum+1; cout<= 1'b0; end else begin sum <= sum; cout<= cout; end Endmodule 程序主要思路是用always等待clk与clr的上升沿信号，因为是异步清零所以在always 中也要等待clr的清零信号。用if语句判断clr信号，为1则清零。判断ena信号，为1进行计数操作，为0输出保持不变。计数中，判断sum的值如果为9时，进行进位操作，并将sum值赋值为0 2．数码管驱动模块 module led7 (sum ,out ); input [3:0] sum; output [6:0] out; reg [6:0] out ; always @(sum) begin out = {7{1'b0}};

文档之家