16.即温度循环测试。
名词解释：
1.集成电路芯片封装：
利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。
2.芯片贴装：
3.是将IC 芯片固定于封装基板或引
脚架芯片的承载座上的工艺过程。
4.芯片互联：
5.将芯片与电子封装外壳的I/O 引线或基板
上的金属布线焊区相连接。
6.可焊接性:
指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。
7.可润湿性：
8.指在焊盘的表面形成一个平坦、均匀和连续
的焊料涂敷层。
9.印制电路板：
10.为覆盖有单层或多层布线的高分子复合材料
基板。
11.气密性封装：
12.是指完全能够防止污染物（液体或固体）的
侵入和腐蚀的封装。
13.可靠性封装：
14.是对封装的可靠性相关参数的测试。
17.T/S 测试：18.测试封装体抗热冲击的能力。
19.TH 测试：
20.是测试封装在高温潮湿环境下的耐
久性的实验。
21.PC测试：
22.是对封装体抵抗抗潮湿环境能力的测
试。
23.HTS 测试：
24.是测试封装体长时间暴露在高温环境下
的耐久性实验。封装产品长时间放置在高温氮气炉中，然后测试它的电路通断情况。
25.Precon测试：
26.模拟包装、运输等过程，测试产品的可
靠性。
27.金线偏移：
28.集成电路元器件常常因为金线偏移量过
大造成相邻的金线相互接触从而产生短路，造成元器件的缺陷。
29.再流焊：
30.先将微量的铅锡焊膏印刷或滴涂到印制
板的焊盘上，再将片式元器件贴放在印制板表面规定的位置上，最后将贴装好元器件分印制板放在再流焊设备的传送带上。
简答：
1. 芯片封装实现了那些功能？
15.T/C 测试：
传递电能、传递电路信号、提供散热途径、
结构保护与支持
2．芯片封装的层次
五个层次：零级层次:在芯片上的集成电路元器件间的连线工艺
第一层次：芯片层次的封装
第二层次：将第一个层次完成的封装与其他
电子元器件组成的一个电路卡的工艺
第三层次：将第一个层次完成的封装组装成
的电路卡组合成在一个主电路板上使之成为
一个部件或子系统的工艺
第四层次：将数个子系统组装成一个完整电
子产品的工艺过程
3.简述封装技术的工艺流程
硅片减薄、硅片切割、芯片贴装、芯片互联、成型技术、去飞边毛刺、切筋成形、上焊锡、打码
4.芯片互联技术有哪几种?分别解释说明
打线健合技术（WB）:将细金属线或金属按顺序打在芯片与引脚架或封装基板的焊垫上形成电路互联。
载带自动键合技术（TAB ）:将芯片焊区与电子封装外壳的I/O 或基板上的金属布线焊区用具有引线图形成金属箔丝连接的技术工艺。
倒装芯片键合技术（FCB）芯片面朝下，芯片焊区与基板焊区直接相连的一种方法。
5.常用的芯片贴装有哪三种？请对这三种芯片贴装方法做出简单说明。
共晶粘贴法: Au-Si 共晶合金粘贴到基板上
焊接粘贴法：Pb-Sn合金焊接
导电胶粘贴法:在塑料封装中最常见的方法是使用高分子聚合物贴装到金属框架上
6.请说明热压焊和超声焊的工艺原理，并指出优缺点。
将细金属线按顺序打在芯片与引脚的封装基板的焊垫上而形成电路互连。
超声焊：优点为键合温度低、键合尺寸较小且导线回绕高度较低，缺点为必须沿着金属线回绕的方向排列
热压焊：优点为导线可以球形接点为中
心改变位置
7.厚膜技术的概念
使用网印与烧结方法，用以制作电阻、电容等电路中的无源元件。
8.薄膜制备的技术有哪几种？请举例说明。
溅射、蒸发、电镀、光刻工艺
9.通过厚膜与薄膜技术的比较分析，简述它们各自的优缺点
薄膜技术使用光刻工艺形成的图形具有更窄、边缘更清晰的线条。这一特点促进了薄膜技术在高密度和高频率的使用。薄膜工艺比厚膜工艺成本高，多层结构的制造极为困难，受限于单一的方块电阻率。
10.助焊剂的主要成分是什么？
活化剂、载剂、溶剂、和其他特殊功能的添加物。
11.焊接前为何要前处理：
电子元器件封装的工艺通常需要经过
数个高温过程，故焊垫金属或待焊接
的表面往往不可避免的长有一层氧化层，必
须出去以免影响健合。
12.无铅焊料选择的一般要求是什么？
对环境的影响最小，并且要考虑它的整个生
命周期。
13.常见的印制电路板有哪几种？
硬式印制电路板、软式印制电路板、金属夹层电路板、射出成型电路板。
14.印制电路板的检测项目包括哪些？具体说明电性能试验的内容。
电性与成品质量的检查。
15.软式印制电路板的概念，并说明它的应用领域。
软式印制电路板与硬式印制电路板结构相似，但使用的基板具有可扰屈性。
静态应用的软式印制电路板通常有较粗的导
体连线，动态应用中软式电路板则随时会被扰
屈，故铜导线应具有最薄的厚度，且必须无针
孔、刮痕等缺陷。
16.表面贴装技术的优点有哪些？
能提升元器件接合的密度、能减少封装的体积
重量、获得更优良的电气特性、可降低成本
17.简述回流焊的基本工艺流程
使用盖印、网印或点胶技术将锡膏先印在焊垫
上，并将封装元器件放置到焊垫并封齐，再以
气焊或、红外线回流焊、传导回流焊与激光回
流焊等方法将焊垫加热使锡膏回熔而完成接
合。
18.波焊为引脚插入式器件的常见焊接技术，基本工艺步骤是什么？
助焊涂布、预热、焊锡涂布、多余焊锡吹
除、检测/ 维护、清洁19.涂封的材料主要有哪几种？
AR、SR、XY 、氟化高分子树脂
20.什么是顺形涂封？它的基本方法是什么？
将电路板表面清洗干净后以喷洒或沉浸的方
法将树脂原料均匀涂上，在经过适当的热烘
干处理后即成为保护涂层。
喷洒法、沉浸法、流动式涂布和毛刷涂
布
21.封胶技术有什么作用？
为了使成品表面不会受到外来环境因素及后
续封装工艺的损害，通常在表面涂布一层高
分子涂层用以提供保护。
22.什么是陶瓷封装？优点与缺点
陶瓷封装是高可靠度需求的主要封装技术。
优点是能提供IC 芯片的密封保护，缺点是
成本高，具有较高的脆性、易致应力受损、
工艺自动化与薄型化封装的能力逊于塑料封
装
23.画出陶瓷封装的工艺流程框图
生胚片的制作、冲片、与导孔成型、叠
压、烧结、表层电镀、引脚接合与测试24.生胚片刮刀成型的工艺过程
刮刀成型机在浆料容器的出口处置有可调整
高度的刮刀，生胚片的表面同时吹过与输送
带运动方向相反的滤净热空气是齐缓慢干
燥，然后再卷起，并切成适当宽度的薄带。
塑料封装的散热性、耐热性、密封性虽
逊于陶瓷封装和金属封装，但塑料封装具有
低成本、薄型化、工艺较为简单、适合自动
化生产等优点
26.按塑料封装元器件的横截面结构类型，有哪三种形式
25.什么是塑料封装？简述优缺点
双列式封装、塑胶晶粒封装、四方扁平
封装
27.解释塑料封装中转移铸膜的工艺方法
利用铸膜机的挤制杆将预热软化的铸膜
材料经闸口与流道压入模具腔体的铸孔中，经热处理产生硬化成型反应。
28.气密性封装的作用和必要性有哪些
气密性封装是指完全能够防止污染物的侵入和腐蚀的封装。
为提供IC 芯片的保护，避免不适当的
电、热、化学及机械等因素的破坏。
29.气密性封装的材料主要有哪些？哪种最好？
金属、陶瓷及玻璃
30.玻璃气密性封装的应用途径和使用范围
有哪些
用来固定金属圆罐的钻孔伸出的引脚，
提供氧化铝陶瓷、金属引脚间的密封粘
接
31.请解释产品的可靠性的浴盆曲线（画图）32.可靠性测试项目有哪些
预处理、T/C 、T/S、HTST、T&H 、
PCT
结构与T/C 相似，但T/S 测试环境是在高温液体中转换，液体的导热比空气快，于是
有较强的热冲击力
34.简述金线偏移的产生原因
树脂流动而产生的拽曳力、导线架变形、气
泡的移动、过保压/ 迟滞保压、填充物的碰撞
35.波峰焊工艺与再流焊的工艺不同点
波峰焊工艺焊接时元器件是固定的，焊接时
不会产生位置移动。再流焊工艺的“再流
动”及“自定位效应焊”焊接时由于表面张
力不平衡，焊接也会出现缺陷。
36.说明翘曲的产生机理和解决办法
翘曲产生的主要原因是由于施加到元器件上的力的不平衡造成的。
提高焊膏印刷和放置精度、印刷的清晰度和精确度、放置精度
33.请解释T/C 与T/S 的区别
名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 3.是将IC芯片固定于封装基板或引脚架芯片的承载座上的工艺过程。 4.芯片互联： 5.将芯片与电子封装外壳的I/O引线或基板上的金属布线焊区相连接。 6.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 7.可润湿性： 8.指在焊盘的表面形成一个平坦、均匀和连续的焊料涂敷层。 9.印制电路板： 10.为覆盖有单层或多层布线的高分子复合材料基板。 11.气密性封装： 12.是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装。 13.可靠性封装： 14.是对封装的可靠性相关参数的测试。 15.T/C测试： 16.即温度循环测试。 17.T/S 测试： 18.测试封装体抗热冲击的 能力。 19.TH测试： 20.是测试封装在高温潮湿 环境下的耐久性的实验。 21.PC测试： 22.是对封装体抵抗抗潮湿 环境能力的测试。 23.HTS测试： 24.是测试封装体长时间暴 露在高温环境下的耐久性实验。封装产品长 时间放置在高温氮气炉中，然后测试它的电 路通断情况。 25.Precon测试： 26.模拟包装、运输等过 程，测试产品的可靠性。 27.金线偏移： 28.集成电路元器件常常因 为金线偏移量过大造成相邻的金线相互接触 从而产生短路，造成元器件的缺陷。 29.再流焊： 30.先将微量的铅锡焊膏印 刷或滴涂到印制板的焊盘上，再将片式元器 件贴放在印制板表面规定的位置上，最后将 贴装好元器件分印制板放在再流焊设备的传 送带上。 1
毕业设计（论文）集成电路封装与测试
摘要 IC封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 媒介传输与检测是CPU封装中一个重要环节，检测CPU物理性能的好坏，直接影响到产品的质量。本文简单介绍了工艺流程，机器的构造及其常见问题。 关键词：封装媒介传输与检测工艺流程机器构造常见问题
Abstract IC packaging is a challenging and attractive field. It is the integrated circuit chip production after the completion of an indispensable process to work together is a bridge device to the system. Packaging of the production of microelectronic products, quality and competitiveness have a great impact. Under the current popular view of the international community believe that the overall cost of microelectronic devices, the design of a third, accounting for one third of chip production, packaging and testing and also accounted for a third, it is There are one-third of the world. Packaging research at the global level of development is so rapid, and it faces the challenges and opportunities since the advent of electronic products has never been encountered before; package the issues involved as many as broad, but also in many other fields rare, it needs to process from the material, from inorganic to polymers, from the calculation of large-scale production equipment and so many seem to have no mechanical connection of the concerted efforts of the experts is a very strong comprehensive new high-tech subjects . Media transmission and detection CPU package is an important part of testing the physical properties of the mixed CPU, a direct impact on product quality. This paper describes a simple process, the structure of the machine and its common problems. Keyword: Packaging Media transmission and detection Technology process Construction machinery Frequently Asked Questions
集成电路封装考试答案 https://www.doczj.com/doc/5318230727.html,work Information Technology Company.2020YEAR
名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 3.是将IC芯片固定于封装基板或引脚架芯 片的承载座上的工艺过程。 4.芯片互联： 5.将芯片与电子封装外壳的I/O引线或基 板上的金属布线焊区相连接。 6.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 7.可润湿性： 8.指在焊盘的表面形成一个平坦、均匀 和连续的焊料涂敷层。 9.印制电路板： 10.为覆盖有单层或多层布线的高分子复 合材料基板。 11.气密性封装： 12.是指完全能够防止污染物（液体或固 体）的侵入和腐蚀的封装。 13.可靠性封装： 14.是对封装的可靠性相关参数的测试。 15.T/C测试： 16.即温度循环测试。17.T/S 测试： 18.测试封装体抗热冲击的能力。 19.TH测试： 20.是测试封装在高温潮湿环境下的耐久 性的实验。 21.PC测试： 22.是对封装体抵抗抗潮湿环境能力的测 试。 23.HTS测试： 24.是测试封装体长时间暴露在高温环境 下的耐久性实验。封装产品长时间放置在高温氮气炉中，然后测试它的电路通断情况。 25.Precon测试： 26.模拟包装、运输等过程，测试产品的 可靠性。 27.金线偏移： 28.集成电路元器件常常因为金线偏移量 过大造成相邻的金线相互接触从而产生短 路，造成元器件的缺陷。 29.再流焊： 30.先将微量的铅锡焊膏印刷或滴涂到印 制板的焊盘上，再将片式元器件贴放在印制板表面规定的位置上，最后将贴装好元器件分印制板放在再流焊设备的传送带上。
A、常用芯片封装介绍 来源：互联网作者： 关键字：芯片封装 1、BGA 封装(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚 LSI 用的一种封装。封装本体也可做得比 QFP(四侧引脚扁平封装)小。例如，引脚中心距为 1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚 QFP 为 40mm 见方。而且 BGA 不用担心 QFP 那样的引脚变形问题。该封装是美国 Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为 1.5mm，引脚数为225。现在也有一些 LSI 厂家正在开发500 引脚的 BGA。 BGA 的问题是回流焊后的外观检查。 现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国 Motorola 公司把用模压树脂密封的封装称为 OMPAC，而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。 2、BQFP 封装(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和 ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见 QFP)。
得分评分人 得分评分人 得分 评分人 《集成电路封装与测试技术》考试试卷 班级: 学号 姓名 一 一、填空题（每空格1分 共18分） 1、封装工艺属于集成电路制造工艺的 工序。 2、按照器件与电路板互连方式，封装可分为引脚插入型（PTH ）和 两大类。 3、芯片封装所使用的材料有许多，其中金属主要为 材料。 4、 技术的出现解决了芯片小而封装大的矛盾。 5、在芯片贴装工艺中要求：己切割下来的芯片要贴装到引脚架的中间焊盘上，焊盘的尺寸要与芯片大小要 。 6、在倒装焊接后的芯片下填充，由于毛细管虹吸作用，填料被吸入，并向芯片-基板的中心流动。一个12,7mm 见方的芯片， 分钟可完全充满缝隙，用料大约0,031mL 。 7、用溶剂来去飞边毛刺通常只适用于 的毛刺。 8、如果厚膜浆料的有效物质是一种绝缘材料，则烧结后的膜是一种介电体，通常可用于制作 。 9、能级之间电位差越大，噪声越 。 10、薄膜电路的顶层材料一般是 。 11、薄膜混合电路中优选 作为导体材料。 12、薄膜工艺比厚膜工艺成本 。 13、导电胶是 与高分子聚合物（环氧树脂）的混合物。 14、绿色和平组织的使命是： 。 15、当锡铅合金中铅含量达到某一值时，铅含量的增加或锡含量的增加均会使焊料合金熔点 。 16、印制电路板为当今电子封装最普遍使用的组装基板，它通常被归类于 层次的电子封装技术 17、印制电路板通常以 而制成。 18、IC 芯片完成与印制电路板的模块封装后，除了焊接点、指状结合点、开关等位置外，为了使成品表面不会受到外来环境因素，通常要在表面进行 处理。 二、选择题（每题2分 共22分） 1、TAB 技术中使用（ ）线而不使用线，从而改善器件的热耗散性能。 A 、铝 B 、铜 C 、金 D 、银 2、陶瓷封装基板的主要成分有（ ） A 、金属 B 、陶瓷 C 、玻璃 D 、高分子塑料 3、“塑料封装与陶瓷封装技术均可以制成双边排列（DIP ）封装，前者适合于高可靠性的元器件制作，后者适合于低成本元器件大量生产”，这句话说法是（ ）。 A 、 正确 B 、错误 4、在芯片切割工序中，（ ）方法不仅能去除硅片背面研磨损伤，而且能除去芯片引起的微裂和凹槽，大大增强了芯片的抗碎裂能力。 A 、 DBT 法 B 、DBG 法 5、玻璃胶粘贴法比导电胶的贴贴法的粘贴温度要（ ）。 A 、低 B 、高 6、打线键合适用引脚数为（ ） A 、3-257 B 、12-600 C 、6-16000 7、最为常用的封装方式是（ ） A 、塑料封装 B 、金属封装 C 、陶瓷封装 8、插孔式PTH(plated through-hole 镀金属通孔)封装型元器件通常采用（ ）方法进行装配。 A 、波峰焊 B 、回流焊 9、相同成分和电压应力下，长电阻较之短电阻电位漂移要（ ） A 、小 B 、大 10、金属的电阻噪比半导体材料电子噪声（ ） 。 A 、高 B 、低 11、（ ）技术适合于高密度和高频率环境 A 、厚膜技术 B 、薄膜技术
集成电路芯片封装技术（书） 第1章 1、封装定义：（狭义）利用膜技术及细微加工技术，将芯片及其他要素在框架或基板上布置、 粘帖固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构 成整体立体结构的工艺 （广义）将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程 2、集成电路的工艺流程：芯片设计（上）芯片制造（中）封装测试（占50%）（下）（填空） 3、芯片封装实现的功能：传递电能传递电路信号提供散热途径结构保护与支持 4、封装工程的技术层次（论述题）：P4图 晶圆Wafer -> 第零层次Die/Chip -> 第一层次Module -> 第二层次Card ->第三层次Board -> 第四层次Gate 第一层次该层次又称芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层组装进行链接的模块 第二层次将数个第一层次完成的封装与其他电子元器件组成一个电路卡的工艺 第三层次将数个第二层次完成的封装组装成的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺 第四层次将数个子系统组装成为一个完整电子产品的工艺过程 5、封装的分类与特点： 按照封装中组合集成电路芯片的数目——单芯片封装（SCP）多芯片封装（MCP） 按照密封材料——高分子材料封装陶瓷材料封装 按照器件与电路板互连方式——引脚插入型（PTH）表面贴装型（SMT） 6、DCA（名词解释）：芯片直接粘贴，即舍弃有引脚架的第一层次封装，直接将IC芯片粘贴到基板上再进行电路互连 7、TSV硅通孔互连封装 HIC混合集成电路封装 DIP双列直插式引线封装
ATE solutions to 3D-IC test challenges The rea diness of Advantest’s V93000 Scott Chesnut scott.chesnut@https://www.doczj.com/doc/5318230727.html, Robert Smith robert.j.smith@https://www.doczj.com/doc/5318230727.html, Florent Cros florent.cros@https://www.doczj.com/doc/5318230727.html, Lakshmikanth Namburi lakshmikanth.namburi@https://www.doczj.com/doc/5318230727.html, Advantest America San Jose, California USA Abstract—Three dimensional integrated circuits (3D-IC) require that automatic test equipment develop capability to address the challenges brought on by these structures. Such capability is found in test solutions which provide multiple clock domains, granular hardware porting per 3DIC layer, powerful test languages to control this hardware and collaborative software development environments. Advantest’s introduction of clock domain per pin, multi-port, concurrent test, and protocol aware software, MEMS probes, and SmarTest program manager address the test challenges of 3DIC in an effective effectively. They allow production solutions to be architected to the degree of granularity required by the development teams. Keywords—Protocol aware, Clock domain per pin, multi-port hardware, concurrent test framework, Protocol aware, SmarTest program manager, PLL Keep Alive, 3DIC TSV, 25uM pitch, MEMS Probes, ATE, BIST, JTAG, Pico Ampere Meter, interposer, spatial translation, MEMS, planarity, probes, cantilever, beam. I.I NTRODUCTION 3D chips are multi-system entities whose test challenges dwarf those presented by yesterday’s System in a Package (SiP) and/or System On a Chip (SOC). Substantial infrastructure must be readied in order to position any Automatic Test Equipment (ATE) to succeed in a production test environment. A good approach to understanding what the real challenges are would be to eliminate those with already known solutions. Past efforts to reduce test time, increase test coverage, and coordinate the software efforts of large groups of test engineers have solved 2D related production test problems. While these solutions had been developed for reasons other than 3DIC/TSV production test, we find they may lend themselves well to the task. Many of the perceived 3DIC/TSV test problems actually already have solutions. What follows is a description of how the existing features of Advantest’s V93000 might address many of these challenges. A.Test Program Software Maintenance – SmarTest Program Manager. Historically, a chip had one function. As more functions where added they became systems on a chip and then the migration to system in a package occurred. 3DIC systems in a stack add even greater complexity. Whether 3D stacks are assembled from Known Good Die (KGD) or Pretty Good Die (PGD) it can be assumed that “some” level of test will occur at both the chip level and then the stack level. Without assurance that chip layers are somewhat functional, a single layer’s defect can result with failing of the entire stack. Test costs become prohibitive as many good die are lost due to a single bad layer. Testing die before and after stack assembly requires use of variations of the same test program. One program version is used for the single die, another for the assembled stack. This is because test at the chip level will target its subcomponents while test at the stack level will exercise mission mode system level performance. It is likely that the same program be used for both activities with the difference being in how it perceives its current purpose. That is, a well architected test program can receive instructions from an operator or prober/handler and branch into chip or stack level test. Whether testing PGD, KGD, on the chip or stack level, use of the same program to test both reduces the correlation burden between chip test and assembled stack test. Proper maintenance of these program variations will require tighter book keeping than in the past. 3D structures, being built from multiple separate chip layers have associated with them legions of test, product and design engineers responsible for performance of each layer. Large groups of people who, while in the past never had reason to collaborate, in the future will find it absolutely necessary. Since each layer represents man years of test development effort, the test programs of each engineering group will have
一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、
光刻工艺。 10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上
芯片封装的主要步骤 板上芯片（Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊的方法在硅片和基底之间直接建立电气连接。 裸芯片技术主要有两种形式：一种是COB技术，另一种是倒装片技术（Flip Chip）。板上芯片封装（COB），半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。 COB主要的焊接方法： （1）热压焊 利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力，使焊区（如AI）发生塑性形变同时破坏压焊界面上的氧化层，从而使原子间产生吸引力达到“键合”的目的，此外，两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。 （2）超声焊 超声焊是利用超声波发生器产生的能量，通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使劈刀相应振动，同时在劈刀上施加一定的压力，于是劈刀在这两种力的共同作用下，带动AI丝在被焊区的金属化层如（AI膜）表面迅速摩擦，使AI丝和AI膜表面产生塑性变形，这种形变也破坏了AI层界面的氧化层，使两个纯净的金属表面紧密接触达到原子间的结合，从而形成焊接。主要焊接材料为铝线焊头，一般为楔形。 （3）金丝焊 球焊在引线键合中是最具代表性的焊接技术，因为现在的半导体封装二、三极管封装都采用AU线球焊。而且它操作方便、灵活、焊点牢固（直径为25UM的AU丝的焊接强度一般为0.07～0.09N/点），又无方向性，焊接速度可高达15点/秒以上。金丝焊也叫热（压）（超）声焊主要键合材料为金（AU）线焊头为球形故为球焊。 COB封装流程 第一步：扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张，使附着在薄膜表面紧密排列的LED晶粒拉开，便于刺晶。 第二步：背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上，背上银浆。点银浆。
半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？
按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作
1．集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？ 集成电路的发展过程: ?小规模集成电路(Small Scale IC，SSI) ?中规模集成电路(Medium Scale IC，MSI) ?大规模集成电路(Large Scale IC，LSI) ?超大规模集成电路(Very Large Scale IC，VLSI) ?特大规模集成电路(Ultra Large Scale IC，ULSI) ?巨大规模集成电路(Gigantic Scale IC，GSI） 划分集成电路规模的标准 2．超大规模集成电路有哪些优点？ 1. 降低生产成本 VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少. 2.提高工作速度 VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得. 3. 降低功耗 芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降. 4. 简化逻辑电路 芯片内部电路受干扰小,电路可简化. 5.优越的可靠性 采用VLSI后，元件数目和外部的接触点都大为减少，可靠性得到很大提高。 6.体积小重量轻 7.缩短电子产品的设计和组装周期 一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度. 3．简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。 1、形成N阱 2、形成P阱 3、推阱 4、形成场隔离区 5、形成多晶硅栅 6、形成硅化物 7、形成N管源漏区 8、形成P管源漏区 9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装，完成集成电路的制造工艺 4．在VLSI设计中，对互连线的要求和可能的互连线材料是什么？ 互连线的要求 低电阻值：产生的电压降最小；信号传输延时最小（RC时间常数最小化） 与器件之间的接触电阻低 长期可靠工作 可能的互连线材料 金属（低电阻率），多晶硅（中等电阻率），高掺杂区的硅(注入或扩散)（中等电阻率）
UESTC-Ning Ning 1 Chapter 2 Chip Level Interconnection 宁宁 芯片互连技术 集成电路封装测试与可靠性
UESTC-Ning Ning 2 Wafer In Wafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆) Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬) Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型) Lead Scan (LS 检测)Packing (PK 包装) 典型的IC 封装工艺流程 集成电路封装测试与可靠性
UESTC-Ning Ning 3 ? 电子级硅所含的硅的纯度很高，可达99.9999 99999 % ? 中德电子材料公司制作的晶棒( 长度达一公尺，重量超过一百公斤 )
UESTC-Ning Ning 4 Wafer Back Grinding ?Purpose The wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process. ?Process Methods: 1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光 )
1、引线键合技术的分类及结构特点？ 答： 1、热压焊：热压焊是利用加热和加压力，使焊区金属发生塑性形变，同时破坏压 焊界面上的氧化层，使压焊的金属丝与焊区金属接触面的原子间达到原子的引 力范围，从而使原子间产生吸引力，达到“键合”的目的。 2、超声焊：超声焊又称超声键合，它是利用超声波(60-120kHz)发生器产生的能量， 通过磁致伸缩换能器，在超高频磁场感应下，迅速伸缩而产生弹性振动经变幅 杆传给劈刀，使劈刀相应振动；同时，在劈刀上施加一定的压力。于是，劈刀 就在这两种力的共同作用下，带动Al丝在被焊区的金属化层(如Al膜）表面迅 速摩擦，使Al丝和Al膜表面产生塑性形变。这种形变也破坏了Al层界面的氧 化层，使两个纯净的金属面紧密接触，达到原子间的“键合”，从而形成牢固 的焊接。 3、金丝球焊：球焊在引线键合中是最具有代表性的焊接技术。这是由于它操作方 便、灵活，而且焊点牢固，压点面积大，又无方向性。现代的金丝球焊机往往 还带有超声功能，从而又具有超声焊的优点，有的也叫做热(压)(超)声焊。可实 现微机控制下的高速自动化焊接。因此，这种球焊广泛地运用于各类IC和中、 小功率晶体管的焊接。 2、载带自动焊的分类及结构特点？ 答：TAB按其结构和形状可分为 Cu箔单层带：Cu的厚度为35-70um， Cu-PI双层带 Cu-粘接剂-PI三层带 Cu-PI-Cu双金属 3、载带自动焊的关键技术有哪些？ 答：TAB的关键技术主要包括三个部分： 一是芯片凸点的制作技术； 二是TAB载带的制作技术； 三是载带引线与芯片凸点的内引线焊接和载带外引线的焊接术。制作芯片凸点除作为TAB内引线焊接外，还可以单独进行倒装焊（ＦＣＢ） 4.倒装焊芯片凸点的分类、结构特点及制作方法？ 答：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4 技术，整体形成焊料凸点； 电镀焊料凸点：电镀焊料是一个成熟的工艺。先整体形成UBM 层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。电镀形成了厚的凸点。 印刷焊料凸点：焊膏印刷凸点是一种广泛应用的凸点形成方法。印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上，然后经过回流而形成凸点钉头焊料凸点：这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。可用Au 丝线或者Pb 基的丝线。 化学凸点：化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。
. 名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 是将IC芯片固定于封装基板或引脚架芯片的承载座上的工艺过程。 3.芯片互联： 将芯片与电子封装外壳的I/O引线或基板上的金属布线焊区相连接。 4.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 5.可润湿性： 指在焊盘的表面形成一个平坦、均匀和连续的焊料涂敷层。 6.印制电路板： 为覆盖有单层或多层布线的高分子复合材料基板。 7.气密性封装： 是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装。 8.可靠性封装： 是对封装的可靠性相关参数的测试。9.T/C测试： 即温度循环测试。 10.T/S 测试： 测试封装体抗热冲击的能力。 11.TH测试： 是测试封装在高温潮湿环境下的耐久性的实验。 12.PC测试： 是对封装体抵抗抗潮湿环境能力的测试。 13.HTS测试： 是测试封装体长时间暴露在高温环境下的耐久性实验。封装产品长时间放置在高 温氮气炉中，然后测试它的电路通断情况。 14.Precon测试： 模拟包装、运输等过程，测试产品的可靠性。 15.金线偏移： 集成电路元器件常常因为金线偏移量过大造成相邻的金线相互接触从而产生短路，造成元器件的缺陷。 16.再流焊： 先将微量的铅锡焊膏印刷或滴涂到印制板的焊盘上，再将片式元器件贴放在印制 板表面规定的位置上，最后将贴装好元器件 分印制板放在再流焊设备的传送带上。
《微电子封装技术》试卷 一、填空题(每空2分,共40分) 1．狭义的集成电路芯片封装是指利用精细加工技术及，将芯片及其它要素在框架或基板上，经过布置、粘贴及固定等形成整体立体结构的工艺。 2．通常情况下，厚膜浆料的制备开始于粉末状的物质，为了确保厚膜浆料达到规定的要求，可用颗粒、固体粉末百分比含量、三个参数来表征厚膜浆料。 3．利用厚膜技术可以制作厚膜电阻，其工艺为将玻璃颗粒与颗粒相混合，然后在足够的温度/时间下进行烧结以使两者烧结在一起。 4．芯片封装常用的材料包括金属、陶瓷、玻璃、高分子等，其中封装能提供最好的封装气密性。 5．塑料封装的成型技术包括喷射成型技术、、预成型技术。 6．常见的电路板包括硬式印制电路板、、金属夹层电路板、射出成型电路板四种类型。 7. 在元器件与电路板完成焊接后，电路板表面会存在一些污染，包括非极性/非离子污染、、离子污染、不溶解/粒状污染4大类。 8. 陶瓷封装最常用的材料是氧化铝，用于陶瓷封装的无机浆料一般在其中添加玻璃粉，其目的是调整氧化铝的介电系数、，降低烧结温度。 9. 转移铸膜为塑料封装最常使用的密封工艺技术，在实施此工艺过程中最常发生的封装缺陷是现象。 10. 芯片完成封装后要进行检测，一般情况下要进行质量和两方面的检测。 11. BGA封装的最大优点是可最大限度地节约基板上的空间，BGA可分为四种类型：塑料球栅阵列、、陶瓷圆柱栅格阵列、载带球栅阵列。 12. 为了获得最佳的共晶贴装，通常在IC芯片背面镀上一层金的薄膜或在基板的芯片承载架上先植入。 13. 常见的芯片互连技术包括载带自动键合、、倒装芯片键合三种。 14. 用于制造薄膜的技术包括蒸发、溅射、电镀、。 15. 厚膜制造工艺包括丝网印刷、干燥、烧结，厚膜浆料的组分包括可挥发性组分和不挥发性组分，其中实施厚膜浆料干燥工艺的目的是去除浆料中的绝大部分。 16. 根据封装元器件的引脚分布形态，可将封装元器件分为单边引脚、双边引脚、与底部引脚四种。 17. 载带自动键合与倒装芯片键合共同的关键技术是芯片的制作工艺，这些工艺包括蒸发/溅射、电镀、置球、化学镀、激光法、移植法、叠层制作法等。 18. 厚膜浆料必须具备的两个特性，一是用于丝网印刷的浆料为具有非牛顿流变能力的粘性流体；二是由两种不同的多组分相组成，即和载体相。 19. 烧结为陶瓷基板成型的关键步骤，在烧结过程中，最常发生的现象为生胚片的现
16.即温度循环测试。 名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 3.是将IC 芯片固定于封装基板或引 脚架芯片的承载座上的工艺过程。 4.芯片互联： 5.将芯片与电子封装外壳的I/O 引线或基板 上的金属布线焊区相连接。 6.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 7.可润湿性： 8.指在焊盘的表面形成一个平坦、均匀和连续 的焊料涂敷层。 9.印制电路板： 10.为覆盖有单层或多层布线的高分子复合材料 基板。 11.气密性封装： 12.是指完全能够防止污染物（液体或固体）的 侵入和腐蚀的封装。 13.可靠性封装： 14.是对封装的可靠性相关参数的测试。 17.T/S 测试：18.测试封装体抗热冲击的能力。 19.TH 测试： 20.是测试封装在高温潮湿环境下的耐 久性的实验。 21.PC测试： 22.是对封装体抵抗抗潮湿环境能力的测 试。 23.HTS 测试： 24.是测试封装体长时间暴露在高温环境下 的耐久性实验。封装产品长时间放置在高温氮气炉中，然后测试它的电路通断情况。 25.Precon测试： 26.模拟包装、运输等过程，测试产品的可 靠性。 27.金线偏移： 28.集成电路元器件常常因为金线偏移量过 大造成相邻的金线相互接触从而产生短路，造成元器件的缺陷。 29.再流焊： 30.先将微量的铅锡焊膏印刷或滴涂到印制 板的焊盘上，再将片式元器件贴放在印制板表面规定的位置上，最后将贴装好元器件分印制板放在再流焊设备的传送带上。 简答： 1. 芯片封装实现了那些功能？ 15.T/C 测试：