TL H 7057
Op Amp Circuit Collection
AN-31
反相同相
减法
反相加法
同相加法Vo=E1+E2
高输入阻抗反相放大器
同相比例放大
高输入阻抗快速反相放大器
比例运算电路
Practical Differentiator
f c e
1
2q R2C1
f h e
1
2q R1C1
e
1
2q R2C2
f c m f h m f unity gain
TL H 7057–9
Integrator
V OUT e b
1
R1C1
t2
t1
V IN dt
f c e
1
2q R1C1
R1e R2
For minimum offset error due
to input bias current
TL H 7057–10
Fast Integrator
TL H 7057–11Current to Voltage Converter
V OUT e l IN R1
For minimum error due to
bias current R2e R1
TL H 7057–12
Circuit for Operating the LM101
without a Negative Supply
TL H 7057–13
Circuit for Generating the
Second Positive Voltage
TL H 7057–14 2
实用微分积分
快速积分
电流电压转换器
Neutralizing Input Capacitance to Optimize Response Time
C N s R1
R2
C S
TL H 7057–15 Integrator with Bias Current Compensation
Adjust for zero integrator drift
Current drift typically0 1 n A C
over b55 C to125 C
temperature range
TL H 7057–16 Voltage Comparator for Driving
DTL or TTL Integrated Circuits
TL H 7057–17 Threshold Detector for Photodiodes
TL H 7057–18
Double-Ended Limit Detector
V OUT e4 6V for
V LT s V IN s V UT
V OUT e0V for
V IN k V LT or V IN l V UT
TL H 7057–19 Multiple Aperture Window Discriminator
TL H 7057–20
3双端极限探测器
积分与偏置电流补偿
电压比较器驱动
DTL或TTL集
成电路
光电二极管阈值
检测器
多孔径窗口鉴别
Offset Voltage Adjustment for Inverting Amplifiers
Using Any Type of Feedback Element
RANGE e g V
R2R1
J
TL H 7057–21
Offset Voltage Adjustment for Non-Inverting Amplifiers
Using Any Type of Feedback Element
RANGE e g V R2
R1J
GAIN
e 1a
R5R4a R2
TL H 7057–22
Offset Voltage Adjustment for Voltage Followers RANGE e g V
R3
R1J
TL H 7057–23
Offset Voltage Adjustment for Differential Amplifiers
R2e R3a R4RANGE e g V R5R4J R1
R1
a R3
J
GAIN e
R2
R1
TL H 7057–24
Offset Voltage Adjustment for Inverting
Amplifiers Using 10k X Source Resistance or Less
R1e 2000R3U R4R4U R3s 10k X RANGE e g V
R3U R4R1
J
TL H 7057–25
4
使用任何类型的反馈元件的反相放大器的偏移电压调整
同相
用电压跟随器调整偏移电压
差分放大器的偏移电压调整
使用10 K Ω源电阻或更少的反相放大器的偏移电压调整
SECTION 2 SIGNAL GENERATION
Low Frequency Sine Wave Generator with Quadrature Output
TL H 7057–26
High Frequency Sine Wave Generator with Quadrature Output
f o e 10kHz
TL H 7057–27
5
信号的产生
Free-Running Multivibrator Chosen for oscillation at 100Hz
TL H 7057–28
Wein Bridge Sine Wave Oscillator
R1e R2C1e C2 Eldema 1869f e
1
2q R1C1
10V 14mA Bulb
TL H 7057–29
Function Generator
TL H 7057–30
Pulse Width Modulator
TL H 7057–31
6
Bilateral Current Source
I OUT e R3V IN R1R5
R3e R4a R5
R1e R2TL H 7057–32
Bilateral Current Source
I OUT e
R3V IN
R1R5
R3e R4a R5
R1e R2
TL H 7057–33
Wein Bridge Oscillator with FET Amplitude Stabilization
R1e R2
C1e C2
f e
1
2q R1C1TL H 7057–34
7
Low Power Supply for Integrated Circuit Testing
TL H 7057–35 V OUT e1V k X
TL H 7057–91
Positive Voltage Reference
TL H 7057–36
Positive Voltage Reference
TL H 7057–37 8
Negative Voltage Reference TL H 7057–38
Negative Voltage Reference
TL H 7057–39
Precision Current Sink I O e
V IN R1V IN t 0V
TL H 7057–40
Precision Current Source
TL H 7057–41
SECTION 3 SIGNAL PROCESSING
Differential-Input Instrumentation Amplifier
R4R2e R5
R3A V e
R4
R2
TL H 7057–42
9
信号处理
Variable Gain Differential-Input Instrumentation Amplifier
Gain adjust
A V e10b4R6
TL H 7057–43 Instrumentation Amplifier with g100Volt Common Mode Range
R3e R4
R1e R6e10R3
A V e R7 R6
Matching determines common R1e R5e10R2
mode rejection
R2e R3
TL H 7057–44
10
Instrumentation Amplifier with g10Volt Common Mode Range
R1e R4
R2e R5
R6e R7
Matching Determines CMRR
A V e R6
R2 1a
2R1
R3J
TL H 7057–45
High Input Impedance Instrumentation Amplifier
R1e R4 R2e R3
A V e1a R1 R2
Matching determines CMRR
May be deleted to maximize bandwidth TL H 7057–46
Bridge Amplifier with Low Noise Compensation
Reduces feed through of
power supply noise by20dB
and makes supply bypassing
unnecessary
Trim for best common
mode rejection
Gain adjust
TL H 7057–47
11
Bridge Amplifier R1R S1e R2
R S2V OUT e V a
1
b
R1
R S1
J
TL H 7057–48
Precision Diode
TL H 7057–49
Precision Clamp E REF must have a source im-pedance of less than 200X if D2is used
TL H 7057–50
Fast Half Wave Rectifier
TL H 7057–51
Precision AC to DC Converter
Feedforward compensation can be used to make a fast full wave rectifier without a filter TL H 7057–52
Low Drift Peak Detector
TL H 7057–53
12
Absolute Value Amplifier with Polarity Detector V OUT e b l V IN l c R2R1
R2 R1e
R4a R3
R3
TL H 7057–54
Sample and Hold
Polycarbonate-dielectric capacitor
TL H 7057–55
Sample and Hold
Worst case drift less than2 5mV sec
Teflon Polyethylene or Polycarbonate
Dielectric Capacitor
TL H 7057–56
13
Low Drift Integrator
TL H 7057–57
Q1and Q3should not have internal gate-protection diodes Worst case drift less than 500m V sec over b 55 C to a 125 C
Fast Summing Amplifier with Low Input Current
TL H 7057–58
In addition to increasing speed the LM101A raises high and low frequency gain increases output drive capability and eliminates thermal feedback
Power Bandwidth 250kHz
Small Signal Bandwidth 3 5MHz Slew Rate 10V m s
C5e
6c 10b 8
R f
14
Fast Integrator with Low Input Current
TL H 7057–59
Adjustable Q Notch Filter
f O e
12q R1C1
e 60Hz
R1e R2e R3C1e C2e C23
TL H 7057–60
15
Easily Tuned Notch Filter R4e R5
R1e R3
R4e R1
f O e
1
2q R40C1C2
TL H 7057–61
Tuned Circuit
f O e
1
2q0R1R2C1C2
TL H 7057–62
Two-Stage Tuned Circuit
f O e
1
2q0R1R2C1C2
TL H 7057–63
16
Negative Capacitance Multiplier
C e R2
R3
C1
I L e V OS a R2I OS
R3
R S e R3(R1a R IN) R IN A VO
TL H 7057–65
Variable Capacitance Multiplier
C e 1a R b R a J C1
TL H 7057–66
Simulated Inductor
L t R1R2C1
R S e R2
R P e R1
TL H 7057–67
Capacitance Multiplier
C e
R1
R3
C1
I L e
V OS a I OS R1
R3
R S e R3
TL H 7057–68 17
High Pass Active Filter
TL H 7057–71
Values are for100Hz cutoff Use metalized polycarbonate capacitors for good temperature stability
Low Pass Active Filter
TL H 7057–72 Values are for10kHz cutoff Use silvered mica capacitors for good temperature stability
Nonlinear Operational Amplifier with Temperature Compensated Breakpoints
TL H 7057–73
18
Current Monitor
V OUT e R1R3 R2
I L
TL H 7057–74
Saturating Servo Preamplifier with
Rate Feedback
TL H 7057–75 Power Booster
TL H 7057–76
19
Analog Multiplier
R5e R1 V b10J
V1t0
V OUT e V1V2
10
TL H 7057–77
Long Interval Timer
Low leakage b0 017m F per second delay
TL H 7057–78
Fast Zero Crossing Detector
TL H 7057–79 Propagation delay approximately200ns
DTL or TTL fanout of three
Minimize stray capacitance
Pin8
Amplifier for Piezoelectric Transducer
Low frequency cutoff e R1C1
TL H 7057–80
Temperature Probe
Set for0V at0 C
Adjust for100mV C
TL H 7057–81 20
数字集成电路的分类 数字集成电路有多种分类方法，以下是几种常用的分类方法。 1.按结构工艺分 按结构工艺分类，数字集成电路可以分为厚膜集成电路、薄膜集成电路、混合集成电路、半导体集成电路四大类。图如下所示。 世界上生产最多、使用最多的为半导体集成电路。半导体数字集成电路（以下简称数字集成电路）主要分为TTL、CMOS、ECL三大类。 ECL、TTL为双极型集成电路，构成的基本元器件为双极型半导体器件，其主要特点是速度快、负载能力强，但功耗较大、集成度较低。双极型集成电路主要有 TTL(Transistor-Transistor Logic)电路、ECL(Emitter Coupled Logic)电路和I２L(Integrated Injection Logic)电路等类型。其中TTL电路的性能价格比最佳，故应用最广泛。
ECL，即发射极耦合逻辑电路，也称电流开关型逻辑电路。它是利用运放原理通过晶体管射极耦合实现的门电路。在所有数字电路中，它工作速度最高，其平均延迟时间tpd可小至1ns。这种门电路输出阻抗低，负载能力强。它的主要缺点是抗干扰能力差，电路功耗大。 MOS电路为单极型集成电路，又称为MOS集成电路，它采用金属－氧化物半导体场效应管(Metal Oxide Semi-conductor Field Effect Transistor,缩写为MOSFET)制造，其主要特点是结构简单、制造方便、集成度高、功耗低，但速度较慢。 MOS集成电路又分为PMOS(P-channel Metal Oxide Semiconductor，P沟道金属氧化物半导体)、NMOS(N-channel Metal Oxide Semiconductor，N沟道金属氧化物半导体)和CMOS(Complement Metal Oxide Semiconductor，复合互补金属氧化物半导体)等类型。 MOS电路中应用最广泛的为CMOS电路，CMOS数字电路中，应用最广泛的为4000、4500系列，它不但适用于通用逻辑电路的设计，而且综合性能也很好，它与TTL电路一起成为数字集成电路中两大主流产品。CMOS数字集成电路电路主要分为4000（4500系列）系列、54HC/74HC系列、54HCT/74HCT系列等，实际上这三大系列之间的引脚功能、排列顺序是相同的，只是某些参数不同而已。例如，74HC4017与CD4017为功能相同、引脚排列相同的电路，前者的工作速度高，工作电源电压低。4000系列中目前最常用的是B系列，它采用了硅栅工艺和双缓冲输出结构。 Bi-CMOS是双极型CMOS（Bipolar-CMOS）电路的简称，这种门电路的特点是逻辑部分采用CMOS结构，输出级采用双极型三极管，因此兼有CMOS电路的低功耗和双极型电路输出阻抗低的优点。 （1）TTL类型 这类集成电路是以双极型晶体管（即通常所说的晶体管）为开关元件，输入级采用多发射极晶体管形式，开关放大电路也都是由晶体管构成，所以称为晶体管-晶体管-逻辑，即Transistor-Transistor-Logic，缩写为TTL。TTL电路在速度和功耗方面，都处于现代数字集成电路的中等水平。它的品种丰富、互换性强，一般均以74（民用）或54（军用）为型号前缀。 ① 74LS系列（简称LS，LSTTL等）。这是现代TTL类型的主要应用产品系列，也是逻辑集成电路的重要产品之一。其主要特点是功耗低、品种多、价格便宜。 ② 74S系列（简称S，STTL等）。这是TTL的高速型，也是目前应用较多的产品之一。其特点是速度较高，但功耗比LSTTL大得多。
芯片大全 -- 74系列芯片资料（还算可以）！ 74系列芯片资料 反相器驱动器 LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门 LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门 LS02 LS32 LS51 LS64 LS65 异或门比较器 LS86 译码器 LS138 LS139 寄存器 LS74 LS175 LS373 反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门74LS04 ┌┴─┴─┴─┴─┴─┴─┴┐六非门(OC门) 74LS05 _ │1413 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴─┴─┴─┴─┴─┴─┴┐ │1413 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ 1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴─┴─┴─┴─┴─┴─┴┐ _ │1413 12 11 10 9 8│
Y =A+C ）│四总线三态门 74LS125 │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ -1C 1A 1Y -2C 2A 2Y GND Vcc -G B1 B2 B3 B4 B8 B6 B7 B8 ┌┴─┴─┴─┴─┴─┴─┴─┴─┴─┴┐8位总线驱动器 74LS245 │20 19 18 17 16 15 14 13 12 11│ ）│DIR =1 A=>B │ 1 2 3 4 5 6 7 8 9 10│DIR=0 B=>A └┬─┬─┬─┬─┬─┬─┬─┬─┬─┬┘ DIR A1 A2 A3 A4 A5 A6 A7 A8 GND 页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器 正逻辑与门,与非门: Vcc 4B 4A 4Y 3B 3A 3Y ┌┴─┴─┴─┴─┴─┴─┴┐ │1413 12 11 10 9 8│ Y = AB ）│2输入四正与门 74LS08 │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 4B 4A 4Y 3B 3A 3Y ┌┴─┴─┴─┴─┴─┴─┴┐ __ │1413 12 11 10 9 8│ Y = AB ）│2输入四正与非门 74LS00 │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 1C 1Y 3C 3B 3A 3Y ┌┴─┴─┴─┴─┴─┴─┴┐ ___ │1413 12 11 10 9 8│ Y = ABC ）│3输入三正与非门 74LS10 │ 1 2 3 4 5 6 7│ └┬─┬─┬─┬─┬─┬─┬┘ 1A 1B 2A 2B 2C 2Y GND Vcc H G Y
常用运放电路及其各类比较器电路
————————————————————————————————作者：————————————————————————————————日期：
彭发喜，制作 同相放大电路： 运算放大器的同相输入端加输入信号，反向输入端加来自输出的负反馈信号，则为同相放大器。 图是同相放大器电路图。 因为e1=e2，所以输入电流极小，输入阻抗极高。 如果运算放大器的输入偏置电流，则 e1=e2 放大倍数： 原理图：
反相比例运算放大电路图: 1号图： 2号图： 反相输入放大电路如图1所示，信号电压通过电阻R1加至运放的反相输入端，输出电压vo通过反馈电阻Rf反馈到运放的反相输入端，构成电压并联负反馈放大电路。R ￠为平衡电阻应满足R ￠= R1//Rf。 利用虚短和虚断的概念进行分析，vI=0，vN=0，iI=0，则 即
∴ 该电路实现反相比例运算。 反相放大电路有如下特点 1．运放两个输入端电压相等并等于0，故没有共模输入信号，这样对运放的共模抑制比没有特殊要求。 2．vN= vP，而vP=0，反相端N没有真正接地，故称虚地点。 3．电路在深度负反馈条件下，电路的输入电阻为R1，输出电阻近似为零。 运算放大器减法电路原理： 图为运放减法电路 由e1输入的信号，放大倍数为R3/R1，并与输出端e0相位相反，所以 由e2输入的信号，放大倍数为 与输出端e0相位相，所以
当R1=R2=R3=R4时e0=e2-e1 加法运算放大器电路： 加法运算放大器电路包含有反相加法电路和同相加法电路. 同相加法电路:由LF155组成。 三个输入信号同时加到运放同相端，其输入输出电压关系式：
常用数字芯片型号解读 逻辑电平有：TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVDS、GTL、BTL、ETL、GTLP；RS232、RS422、RS485等。 图1－1：常用逻辑系列器件 TTL：Transistor-Transistor Logic CMOS：Complementary Metal Oxide Semicondutor LVTTL：Low Voltage TTL LVCMOS：Low Voltage CMOS ECL：Emitter Coupled Logic， PECL：Pseudo/Positive Emitter Coupled Logic LVDS：Low Voltage Differential Signaling GTL：Gunning Transceiver Logic BTL：Backplane Transceiver Logic ETL：enhanced transceiver logic GTLP：Gunning Transceiver Logic Plus TI的逻辑器件系列有：74、74HC、74AC、74LVC、74LVT等 S - Schottky Logic LS - Low-Power Schottky Logic CD4000 - CMOS Logic 4000 AS - Advanced Schottky Logic 74F - Fast Logic ALS - Advanced Low-Power Schottky Logic HC/HCT - High-Speed CMOS Logic BCT - BiCMOS Technology AC/ACT - Advanced CMOS Logic FCT - Fast CMOS Technology ABT - Advanced BiCMOS Technology LVT - Low-Voltage BiCMOS Technology LVC - Low Voltage CMOS Technology LV - Low-Voltage CBT - Crossbar Technology ALVC - Advanced Low-Voltage CMOS Technology AHC/AHCT - Advanced High-Speed CMOS CBTLV - Low-Voltage Crossbar Technology ALVT - Advanced Low-Voltage BiCMOS Technology AVC - Advanced Very-Low-Voltage CMOS Logic TTL器件和CMOS器件的逻辑电平 ：逻辑电平的一些概念 要了解逻辑电平的内容，首先要知道以下几个概念的含义： 1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的
1. 集成电路是指通过一系列特定的加工工艺，将晶体管、二极管、MOS管等有源器件和阻、电容、电感等无源器件，按一定电路互连，“集成”在一块半导体晶片（硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。 2.集成电路的规模大小是以它所包含的晶体管数目或等效的逻辑门数目来衡量。等效逻辑门通常是指两输入与非门，对于CMOS集成电路来说，一个两输入与非门由四个晶体管组成，因此一个CMOS电路的晶体管数除以四，就可以得到该电路的等效逻辑门的数目，以此确定一个集成电路的集成度。 3.摩尔定律”其主要内容如下： 集成电路的集成度每18个月翻一番/每三年翻两番。 摩尔分析了集成电路迅速发展的原因， 他指出集成度的提高主要是三方面的贡献: （1）特征尺寸不断缩小，大约每3年缩小1.41倍； （2）芯片面积不断增大，大约每3年增大1.5倍； （3）器件和电路结构的改进。 4.反标注是指将版图参数提取得到的分布电阻和分布电容迭加到相对应节点的参数上去，实际上是修改了对应节点的参数值。 5.CMOS反相器的直流噪声容限:为了反映逻辑电路的抗干扰能力，引入了直流噪声容限作为电路性能参数。直流噪声容限反映了电流能承受的实际输入电平与理想逻辑电平的偏离范围。 6. 根据实际工作确定所允许的最低输出高电平，它所对应的输入电平定义为关门电平；给定允许的最高输出低电平，它所对应的输入电平为开门电平 7. 单位增益点. 在增益为0和增益很大的输入电平的区域之间必然存在单位增益点，即dV out/dVin=1的点 8. “闩锁”现象 在正常工作状态下，PNPN四层结构之间的电压不会超过Vtg，因 此它处于截止状态。但在一定的外界因素触发下，例如由电源或 输出端引入一个大的脉冲干扰，或受r射线的瞬态辐照，使 PNPN四层结构之间的电压瞬间超过Vtg，这时，该寄生结构中就 会出现很大的导通电流。只要外部信号源或者Vdd和Vss能够提供 大于维持电流Ih的输出，即使外界干扰信号已经消失，在PNPN四 层结构之间的导通电流仍然会维持，这就是所谓的“闩锁”现象 9. 延迟时间： T pdo ——晶体管本征延迟时间； UL ——最大逻辑摆幅，即最大电源电压； Cg ——扇出栅电容(负载电容)； Cw ——内连线电容； Ip ——晶体管峰值电流。
滤波电路 这节非常深入地介绍了用运放组成的有源。在很多情况中，为了阻挡由于虚地引起的直流电平，在运放的输入端串入了电容。这个电容实际上是一个高通滤波器，在某种意义上说，像这样的运放电路都有这样的电容。设计者必须确定这个电容的容量必须要比电路中的其他电容器的容量大100 倍以上。这样才可以保证电路的幅频特性不会受到这个输入电容的影响。如果这个滤波器同时还有放大作用，这个电容的容量最好是电路中其他电容容量的1000 倍以上。如果输入的信号早就包含了VCC/2 的直流偏置，这个电容就可以省略。 这些电路的输出都包含了VCC/2 的直流偏置，如果电路是最后一级，那么就必须串入输出电容。 这里有一个有关滤波器设计的协定，这里的滤波器均采用单电源供电的运放组成。滤波器的实现很简单，但是以下几点设计者必须注意： 1. 滤波器的拐点(中心)频率 2. 滤波器电路的增益 3. 带通滤波器和带阻滤波器的的Q值 4. 低通和高通滤波器的类型(Butterworth 、Chebyshev、Bessell) 不幸的是要得到一个完全理想的滤波器是无法用一个运放组成的。即使可能，由于各个元件之间的负杂互感而导致设计者要用非常复杂的计算才能完成滤波器的设计。通常对波形的控制要求越复杂就意味者需要更多的运放，这将根据设计者可以接受的最大畸变来决定。或者可以通过几次实验而最终确定下来。如果设计者希望用最少的元件来实现滤波器，那么就别无选择，只能使用传统的滤波器，通过计算就可以得到了。 3．1 一阶滤波器 一阶滤波器是最简单的电路，他们有20dB 每倍频的幅频特性 3．1．1 低通滤波器 典型的低通滤波器如图十三所示。
741 运算放大器 2063A JRC杜比降噪 20730 双功放 24C01AIPB21 存储器 27256 256K-EPROM 27512 512K-EPROM 2SK212 显示屏照明 3132V 32V三端稳压 3415D 双运放 3782M 音频功放 4013 双D触发器 4017 十进制计数器/脉冲分配器4021 游戏机手柄 4046 锁相环电路 4067 16通道模拟多路开关 4069 游戏机手柄 4093 四2输入施密特触发器 4098 41256 动态存储器 52432-01 可编程延时电路 56A245 开关电源 5G0401 声控IC 5G673 八位触摸互锁开关 5G673 触摸调光 5G673 电子开关 6116 静态RAM 6164 静态RAM 65840 单片数码卡拉OK变调处理器7107 数字万用表A/D转换器74123 单稳多谐振荡器 74164 移位寄存器 7474 双D触发器 7493 16分频计数器 74HC04 六反相器 74HC157 微机接口 74HC4053 74HCU04 六反相器 74LS00 与门 74LS00 4*2与非门 74LS00 四2与非门 74LS00 与门 74LS04 6*1非门 74LS08 4*2与门 74LS11 三与门 74LS123 双单稳多谐振荡器 74LS123 双单稳多谐振荡器 74LS138 三~八译码器 74LS142 十进制计数器/脉冲分配器74LS154 4-16线译码器 74LS157 四与或门74LS161 四2计数器 74LS161 十六进制同步计数器 74LS161 四~二计数器 74LS164 数码管驱动 74LS18 射频调制器 74LS193 加/减计数器 74LS193 四2进制计数器 74LS194 双向移位寄存器 74LS27 4*2或非门 74LS32 四或门 74LS32 4*2或门 74LS374 八位D触发器 74LS374 三态同相八D触发器 74LS377 74LS48 7位LED驱动 74LS73 双J-K触发器 74LS74 双D触发器 74LS85 四位比较器 74LS90 计数器 75140 线路接收器 75141 线路接收器 75142A 线路接收器 75143A 线路接收器 7555 时钟发生器 79MG 四端负稳压器 8051 空调单片机 8338 六反相器 A1011 降噪 ACVP2205-26 梳状滤波视频处理 AD536 专用运放 AD558 双极型8位D-A（含基准电压）变换器AD558 双极型8位D-A（含基准电压）变换器AD574A 12比特A/D变换器 AD650 AD670 8比特A/D变换器（单电源）1995s-2、15 AD7523 D-A变换器1994x-125 AD7524 D-A变换器1994x-126 AD7533 模数转换器1994x-141 AD7533 模数转换器1995s-184 ADC0804 8比特A/D变换器1995s-2、20 ADC0809 8CH8比特A/D 1995s-2、23 ADC0833 A/D变换4路转换器1995s-2 ADC80 12比特A/D变换器1995s-2、8 ADC84/85 高速12比特A/D变换器1995s-2 AG101 手掌游戏机1993x-155 AM6081 双极型8位D-A变换器1994x-127 AMP1200 音频功放皇后1993s-104 AN115 立体声解码1991-135 AN2510S 摄象机寻象器1994x-109 AN2661NK 影碟机视频1995s-45
数字集成电路基础学习总结
第一章数字电子技术概念 1.1 数字电子技术和模拟电子技术的区别 模拟信号：在时间上和数值上均作连续变化的电路信号。 数字信号：表示数字量的信号，一般来说数字信号是在两个稳定状态之间作阶跃式变化的信号，它有电位型和脉冲型两种表达形式：用高低不同的电位信号表示数字“1”和“0”是电位型表示法；拥有无脉冲表示数字“1”和“0”是脉冲型表示法。 数字电路包括：脉冲电路、数字逻辑电路。数字电路的特点：1）小、轻、功耗低2）抗干扰力强3）精度高 按电路组成的结构可分立元件电路 集成电路 数数字电路分类 小规模 按集成度的大小来分中规模 大规模 超大规模 双极型电路 按构成电路的半导体器件来分 单极型电路 组合逻辑电路 按电路有记忆功能来分 1.2 1.3 三极管：是一种三极（发射极E、基极B(发射结、集电结)半导体器件，他有NPN和PNP两种，可工作在截止、放大、饱和三种工作状态。 电流公式：I(E)=I(B)+I(C) 放大状态：I(C)=βI(B) 饱和状态：I(C)< βI(B) 1.4 数制，两要素基数 权 二进制，十进制，十六进制之间的转换： 二进制转换成十进制：二进制可按权相加法转化成十进制。 十进制转换成二进制：任何十进制数正数的整数部分均可用除2取余法转换成二进制数。 二进制转化成八进制：三位一组分组转换。 二进制转换成十六进制：四位一组分组转换。 八进制转换成十六进制：以二进制为桥梁进行转换。 1.5 码制 十进制数的代码表示法常用以下几种：8421BCD码、5421BCD码、余3BCD码。 8421BCD码+0011=5421BCD码 第二章逻辑代数基础及基本逻辑门电路
《数字集成电路》课程教学大纲 课程代码：060341001 课程英文名称：digital integrated circuits 课程总学时：48 讲课：44 实验：4 上机：0 适用专业：电子科学与技术 大纲编写（修订）时间：2017.05 一、大纲使用说明 （一）课程的地位及教学目标 数字集成电路是为电子科学与技术专业开设的学位课，该课程为必修专业课。课程主要讲授CMOS数字集成电路基本单元的结构、电气特性、时序和功耗特性，以及数字集成电路的设计与验证方法、EDA前端流程等。在讲授基本理论的同时，重在培养学生的设计思维以及解决实际问题的能力。通过本课程的学习，学生将达到以下要求： 1．掌握CMOS工艺下数字集成电路基本单元的功能、结构、特性； 2．掌握基于HDL设计建模与仿真、逻辑综合、时序分析；熟悉Spice模型； 3．具备将自然语言描述的问题转换为逻辑描述的能力； 4. 具有解决实际应用问题的能力。 （二）知识、能力及技能方面的基本要求 1.基本知识：CMOS数字集成电路设计方法与流程；CMOS逻辑器件的静态、动态特性和Spice 模型；数字集成电路的时序以及互连线问题；半导体存储器的种类与性能；数字集成电路低功耗解决方法以及输入输出电路；数字集成电路的仿真与逻辑综合。 2.基本理论和方法：在掌握静态和动态CMOS逻辑器件特性基础上，理解CMOS数字集成电路的特性和工作原理；掌握真值表、流程图/状态机、时序图的分析方法和逻辑设计的基本思想。 3.基本技能:掌握器件与系统的建模仿真方法；具备逻辑描述、逻辑与时序电路设计能力；熟悉电路验证与综合软件工具。 （三）实施说明 1．教学方法：课堂讲授中要重点对基础概念、基本方法和设计思路的讲解；采用启发式教学，培养学生思考问题、分析问题和解决问题的能力；引导和鼓励学生通过实践和自学获取知识，培养学生的自学能力；增加习题和讨论课，并在一定范围内学生讲解，调动学生学习的主观能动性；注意培养学生提高利用网络资源、参照设计规范及芯片手册等技术资料的能力。讲课要联系实际并注重培养学生的创新能力。 2．教学手段：本课程属于技术基础课，在教学中采用电子教案、CAI课件及多媒体教学系统等先进教学手段，以确保在有限的学时内，全面、高质量地完成课程教学任务。 3．计算机辅助设计：要求学生采用电路建模语言（SPICE/HDL）和仿真模拟工具软件进行电路分析与设计验证；采用逻辑综合工具软件进行电路综合；采用时序分析工具进行时序验证。（四）对先修课的要求 本课程主要的先修课程有：大学物理、电路、线性电子线路、脉冲与逻辑电路、EDA技术与FPGA应用、微机原理及应用，以及相关的课程实验、课程设计。 （五）对习题课、实践环节的要求 1．对重点、难点章节（如：MOS反相器静态特性/开关特性和体效应、组合与时序MOS电路、动态逻辑电路、数字集成电路建模与仿真验证、数字集成电路逻辑综合）应安排习题课，例题的选择以培养学生消化和巩固所学知识，用以解决实际问题为目的。 2．课后作业要少而精，内容要多样化，作业题内容必须包括基本概念、基本理论及分析设
常用数字集成电路管脚排列及逻辑符号
图 D-1 74LS00 四 2 输入与非门
图 D-2 74LS01 四 2 输入与非门（OC）
图 D-3 74LS02 四 2 输入或非门
图 D-4 74LS04 六反相器
图 D-5 74LS08 四 2 输入与门
图 D-6 74LS10 三 3 输入与非门
图 D-7 74LS20 双 4 输入与非门
图 D-8
R
74LS32 四 2 输入或门
S
Q
S R Q
R Q S
R
S
Q
图 D-9 74LS54 4 路 2-2-2-2 输入与或非门
图 D-10 74LS74 双上升沿 D 型触发器
图 D-11 74LS86 四 2 输入异或门
图 D-12
74LS112 双下降沿 J-K 触发器
图 D-13 74LS126 四总线缓冲器
图 D-14
74LS138 3 线-8 线译码器
图 D-15 74LS148 8 线-3 线优先编码器
图 D-16 74LS151 8 选 1 数据选择器
图 D-17 74LS153 双 4 选 1 数据选择器
图 D-18 74LS161 4 位二进制同步计数器
图 D-19 74LS194 4 位双向移位寄存器
图 D-20 74LS196 二-五-十进制计数器
图 D-21 74LS283 4 位二进制超前进位全加器
图 D-22
74LS290 二-五-十进制计数器
图 D-23
CD4011B 四 2 输入与非门
图 D-24 CD4081 四 2 输入与门
74ls138 摘要： 74LS138 为3 －8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其中LS是指采用低功耗肖特基电路. 引脚图： 工作原理： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。 内部电路结构：
功能表真值表： 简单应用：
74ls139： 74LS139功能: 54/74LS139为2 线－4 线译码器,也可作数据分配器。其主要电特性的典型值如下：型号54LS139/74LS139 传递延迟时间22ns 功耗34mW 当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。若将选通端（G1）作为数据输入端时，139 还可作数据分配器。 74ls139引脚图：
引出端符号： A、B：译码地址输入端 G1、G2 ：选通端（低电平有效） Y0～Y3：译码输出端（低电平有效74LS139内部逻辑图:
74LS139真值表： 74ls164: 164 为8 位移位寄存器,其主要电特性的典型值如下：54/74164 185mW 54/74LS164 80mW当清除端（CLEAR）为低电平时，输出端（QA －QH）均为低电平。串行数据输入端（A，B）可控制数据。当A、B任意一个为低电平，则禁止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平。当A、B 有一个为高电平，则另一个就允许输入数据，并在CLOCK 上升沿作用下决定Q0 的状态。 引脚功能： CLOCK ：时钟输入端CLEAR：同步清除输入端（低电平有效）A，B ：串行数据输入端QA－QH：输出端 (图1 74LS164封装图)
常用运算放大器电路(全集) 下面是[常用运算放大器电路(全集)]的电路图 常用OP电路类型如下: 1. Inverter Amp. 反相位放大电路: 放大倍数为Av = R2 / R1但是需考虑规格之Gain-Bandwidth数值。R3 = R4 提供1 / 2 电源偏压 C3 为电源去耦合滤波 C1, C2 输入及输出端隔直流 此时输出端信号相位与输入端相反 2. Non-inverter Amp. 同相位放大电路: 放大倍数为Av=R2 / R1 R3 = R4提供1 / 2电源偏压 C1, C2, C3 为隔直流
此时输出端信号相位与输入端相同 3. Voltage follower 缓冲放大电路: O/P输出端电位与I/P输入端电位相同 单双电源皆可工作 4. Comparator比较器电路: I/P 电压高于Ref时O/P输出端为Logic低电位 I/P 电压低于Ref时O/P输出端为Logic高电位 R2 = 100 * R1 用以消除Hysteresis状态, 即为强化O/P输出端, Logic高低电位差距，以提高比较器的灵敏度. (R1=10 K, R2=1 M) 单双电源皆可工作 5. Square-wave oscillator 方块波震荡电路: R2 = R3 = R4 = 100 K R1 = 100 K, C1 = 0.01 uF
Freq = 1 /（2π* R1 * C1） 6. Pulse generator脉波产生器电路: R2 = R3 = R4 = 100 K R1 = 30 K, C1 = 0.01 uF, R5 = 150 K O/P输出端On Cycle = 1 /（2π* R5 * C1） O/P输出端Off Cycle =1 /（2π* R1 * C1） 7. Active low-pass filter 主动低通滤波器电路: R1 = R2 = 16 K R3 = R4 = 100 K C1 = C2 = 0.01 uF 放大倍数Av = R4 / (R3+R4) Freq = 1 KHz 8. Active band-pass filter 主动带通滤波器电路:
第一节三端稳压IC 电子产品中常见到的三端稳压集成电路有正电压输出的78××系列和负电压输出的79××系列。故名思义，三端IC是指这种稳压用的集成电路只有三条引脚输出，分别是输入端、接地端和输出端。它的样子象是普通的三极管，TO-220的标准封装，也有9013样子的TO-92封装。 用78/79系列三端稳压IC来组成稳压电源所需的外围元件极少，电路内部还有过流、过热及调整管的保护电路，使用起来可靠、方便，而且价格便宜。该系列集成稳压IC型号中的78或79后面的数字代表该三端集成稳压电路的输出电压，如7806表示输出电压为正6V，7909表示输出电压为负9V。 78/79系列三端稳压IC有很多电子厂家生产，80年代就有了，通常前缀为生产厂家的代号，如TA7805是东芝的产品，AN7909是松下的产品。（点击这里，查看有关看前缀识别集成电路的知识） 有时在数字78或79后面还有一个M或L，如78M12或79L24，用来区别输出电流和封装形式等，其中78L调系列的最大输出电流为100mA，78M系列最大输出电流为1A，78系列最大输出电流为1．5A。它的封装也有多种，详见图。塑料封装的稳压电路具有安装容易、价格低廉等优点，因此用得比较多。79系列除了输出电压为负。引出脚排列不同以外，命名方法、外形等均与78系列的相同。 因为三端固定集成稳压电路的使用方便，电子制作中经常采用，可以用来改装分立元件的稳压电源，也经常用作电子设备的工作电源。电路图如图所示。 注意三端集成稳压电路的输入、输出和接地端绝不能接错，不然容易烧坏。一般三端集成稳压电路的最小输入、输出电压差约为2V，否则不能输出稳定的电压，一般应使电压差保持在4-5V，即经变压器变压，二极管整流，电容器滤波后的电压应比稳压值高一些。 在实际应用中，应在三端集成稳压电路上安装足够大的散热器（当然小功率的条件下不用）。当稳压管温度过高时，稳压性能将变差，甚至损坏。 当制作中需要一个能输出1．5A以上电流的稳压电源，通常采用几块三端稳压电路并联起来，使其最大输出电流为N个1．5A，但应用时需注意：并联使用的集成稳压电路应采用同一厂家、同一批号的产品，以保证参数的一致。另外在输出电流上留有一定的余量，以避免个别集成稳压电路失效时导致其他电路的连锁烧毁。 第二节语音集成电路 电子制作中经常用到音乐集成电路和语言集成电路，一般称为语言片和音乐片。它们一般都是软包封，即芯片直接用黑胶封装在一小块电路板上。语音IC一般还需要少量外围元件才能工作，它们可直接焊到这块电路板上。
运算放大器组成的电路五花八门，令人眼花瞭乱，是模拟电路中学习的重点。在分析它的工作原理时倘没有抓住核心，往往令人头大。特搜罗天下运放电路之应用，来个“庖丁解牛”，希望各位从事电路板维修的同行，看完后有所收获。 遍观所有模拟电子技朮的书籍和课程，在介绍运算放大器电路的时候，无非是先给电路来个定性，比如这是一个同向放大器，然后去推导它的输出与输入的关系，然后得出Vo=(1+Rf)Vi，那是一个反向放大器，然后得出Vo=-Rf*Vi……最后学生往往得出这样一个印象：记住公式就可以了！如果我们将电路稍稍变换一下，他们就找不着北了！偶曾经面试过至少100个以上的大专以上学历的电子专业应聘者，结果能将我给出的运算放大器电路分析得一点不错的没有超过10个人！其它专业毕业的更是可想而知了。今天，芯片级维修教各位战无不胜的两招，这两招在所有运放电路的教材里都写得明白，就是“虚短”和“虚断”，不过要把它运用得出神入化，就要有较深厚的功底了。 虚短和虚断的概念 由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80dB 以上。而运放的输出电压是有限的，一般在10V～14V。因此运放的差模输入电压不足1mV，两输入端近似等电位，相当于“短路”。开环电压放大倍数越大，两输入端的电位越接近相等。 “虚短”是指在分析运算放大器处于线性状态时，可把两输入端视为等电位，这一特性称为虚假短路，简称虚短。显然不能将两输入端真正短路。 由于运放的差模输入电阻很大，一般通用型运算放大器的输入电阻都在1MΩ以上。因此流入运放输入端的电流往往不足1uA，远小于输入端外电路的电流。故通常可把运放的两输入端视为开路，且输入电阻越大，两输入端越接近开路。“虚断”是指在分析运放处于线性状态时，可以把两输入端视为等效开路，这一特性称为虚假开路，简称虚断。显然不能将两输入端真正断路。 在分析运放电路工作原理时，首先请各位暂时忘掉什么同向放大、反向放大，什么加法器、减法器，什么差动输入……暂时忘掉那些输入输出关系的公式……这些东东只会干扰你，让你更糊涂﹔也请各位暂时不要理会输入偏置电流、共模抑制比、失调电压等电路参数，这是设计者要考虑的事情。我们理解的就是理想放大器（其实在维修中和大多数设计过程中，把实际放大器当做理想放大器来分析也不会有问题）。 好了，让我们抓过两把“板斧”------“虚短”和“虚断”，开始“庖丁解牛”了。
模拟电路网络课件第三十七节:基本运算电路 8.1 基本运算电路 一、反相比例运算放大电路 图 1 反相比例运算电路 反相输入放大电路如图1所示，信号电压通过电阻R1加至运放的反相输入端，输出电压vo通过反馈电阻Rf反馈到运放的反相输入端，构成电压并联负反馈放大电路。R ￠为平衡电阻应满足R ￠= R1//Rf。 利用虚短和虚断的概念进行分析，vI=0，vN=0，iI=0，则 即 ∴ 该电路实现反相比例运算。 反相放大电路有如下特点 1．运放两个输入端电压相等并等于0，故没有共模输入信号，这样对运放的共模抑制比没有特殊要 求。 2．vN= vP，而vP=0，反相端N没有真正接地，故称虚地点。 3．电路在深度负反馈条件下，电路的输入电阻为R1，输出电阻近似为零。 二、同相比例运算电路
图 1 同相比例运算电路 同相输入放大电路如图1所示，信号电压通过电阻RS加到运放的同相输入端，输出电压vo通过电阻R1和Rf反馈到运放的反相输入端，构成电压串联负反馈放大电路。 根据虚短、虚断的概念有vN= vP= vS，i1= if 于是求得 所以该电路实现同相比例运算。 同相比例运算电路的特点如下 1．输入电阻很高，输出电阻很低。 2．由于vN= vP= vS，电路不存在虚地，且运放存在共模输入信号，因此要求运放有较高的共模抑 制比。 三、加法运算电路 图 1 加法运算电路
图1所示为实现两个输入电压vS1、vS2的反相加法电路，该电路属于多输入的电压并联负反馈电路。由于电路存在虚短，运放的净输入电压vI=0，反相端为虚地。利用vI=0，vN=0和反相端输入电流iI=0的 概念，则有 或 由此得出 若R1= R2= Rf，则上式变为–vO= vS1+ vS2 式中负号为反相输入所致，若再接一级反相电路，可消去负号，实现符合常规的算术加法。该加 法电路可以推广到对多个信号求和。 从运放两端直流电阻平衡的要求出发，应取R′=R1//R2//Rf。 四、减法运算电路 1、反相求和式运算电路 图1所示是用加法电路构成的减法电路，第一级为反相比例放大电路，若Rf1=R1，则vO1= –vS1； 第二级为反相加法电路，可以推导出
CD4000 双3输入端或非门+单非门TI CD4001 四2输入端或非门 HIT/NSC/TI/GOL CD4002 双4输入端或非门NSC CD4006 18位串入/串出移位寄存 器NSC CD4007 双互补对加反相器NSC CD4008 4位超前进位全加器NSC CD4009 六反相缓冲/变换器NSC CD4010 六同相缓冲/变换器NSC CD4011 四2输入端与非 门HIT/TI CD4012双4输入端与非门NSC CD4013双主-从D型触发器 FSC/NSC/TOS CD4014 8位串入/并入-串出移位寄存器NSC CD4015 双4位串入/并 出移位寄存器TI CD4016 四传输门FSC/TI CD4017 十进制计数/分配器 FSC/TI/MOT CD4018可预希9 1/N计数器NSC/MOT CD4019四与或选择器PHI CD4020 1 4级串行二进制计数/分频器FSC CD4021 08位串入/并入-串出移位寄存器 PHI/NSC CD4022 八进9计数/分配器NSC/MOT 型号器件名称厂牌备注CD4023 三3输入端与非门NSC/MOT/TI CD4024 7级二进制串行计数/分频器NSC/MOT/TI CD4025 三3输入端或非门NSC/MOT/TI CD4026 十进9计数/7段译码器 NSC/MOT/TI CD4027 双J-K 触发器NSC/MOT/TI CD4028 BCD 码十进制译码器 NSC/MOT/TI CD4029 可预置可逆计数器NSC/MOT/TI CD4030 四异或门 NSC/MOT/TI/GOL CD4031 64 位串入/串出移位存储器NSC/MOT/TI CD4032 三串行加法器NSC/TI CD4033 十进制计数/7段译码器NSC/TI CD4034 8位通用总线寄 存器NSC/MOT/TI CD4035 4 位并入/串入-并出/串出移位寄存NSC/MOT/TI CD4038 三串行加法器NSC/TI CD4040 12级二进制串行计数/分频器NSC/MOT/TI CD4041 四同相/反相缓冲器NSC/MOT/TI CD4042四锁存D型触发器NSC/MOT/TI CD4043 4三态R-S锁存触发器（"1"触发NSC/MOT/TI CD4044四三态R-S锁存触发器（"0"触 发NSC/MOT/TI CD4046 锁相环NSC/MOT/TI/PHI CD4047 无稳态/单稳态多谐振荡器NSC/MOT/TI 型号器件名称厂牌备注CD4048 4输入端可扩展多功能门 NSC/HIT/TI CD4049 六反相缓冲/变换器NSC/HIT/TI CD4050 六同相缓冲/变换器 NSC/MOT/TI CD4051 八选一模拟开关NSC/MOT/TI CD4052 双4选1模拟开关 NSC/MOT/TI CD4053 三组二路模拟开关NSC/MOT/TI CD4054 液晶显示驱动器 NSC/HIT/TI CD4055 BCD-7 段译码/液晶驱动器NSC/HIT/TI CD4056 液晶显示驱动器NSC/HIT/TI CD4059 “N分频计数器NSC/TI CD4060 14级二进制串行计数/分频 器NSC/TI/MOT CD4063 四位数字比较器NSC/HIT/TI CD4066 四传输门 NSC/TI/MOT CD4067 16 选1模拟开关NSC/TI CD4068 八输入端与非门/与门
产品 型号规格性能说明型号规格性能说明 名称 74LS SN74LSOO四2输入与非门SN74LSO1四2输入与非门 SN74LSO2四2输入与非门SN74LS03四2输入与非门 SN74LS04六反相器SN74LS05六反相器 SN74LS06六反相缓冲器/驱动器SN74LS07六缓冲器/驱动器 SN74LS08四2输入与非门SN74LS09四2输入与非门 SN74LS10三3输入与非门SN74LS11三3输入与非门 SN74LS12三3输入与非门SN74LS13三3输入与非门 SN74LS14六反相器.斯密特触发SN74LS15三3输入与非门 SN74LS16六反相缓冲器/驱动器SN74LS17六反相缓冲器/驱动器 SN74LS20双4输入与门SN74LS21双4输入与门 SN74LS22双4输入与门SN74LS25双4输入与门 SN74LS26四2输入与非门SN74LS27三3输入与非门 SN74LS28四输入端或非缓冲器SN74LS30八输入端与非门 SN74LS32四2输入或门SN74LS33四2输入或门 SN74LS37四输入端与非缓冲器SN74LS38双2输入与非缓冲器 SN74LS40四输入端与非缓冲器SN74LS42BCD－十进制译码器 SN74LS47BCD－七段译码驱动器SN74LS48BCD－七段译码驱动器SN74LS49BCD－七段译码驱动器SN74LS51三3输入双与或非门 SN74LS54四输入与或非门SN74LS55四4输入与或非门 SN74LS63六电流读出接口门SN74LS73双J－K触发器 SN74LS74双D触发器SN74LS754位双稳锁存器 SN74LS76双J－K触发器SN74LS78双J－K触发器 SN74LS83双J－K触发器SN74LS854位幅度比较器 SN74LS86四2输入异或门SN74LS884位全加器 SN74LS904位十进制波动计数器SN74LS918位移位寄存器 SN74LS9212分频计数器SN74LS93二进制计数器 SN74LS965位移位寄存器SN74LS954位并入并出寄存器 SN74LS109正沿触发双J－K触发器SN74LS107双J－K触发器 SN74LS113双J－K负沿触发器SN74LS112双J－K负沿触发器 SN74LS121单稳态多谐振荡器SN74LS114双J－K负沿触发器 SN74LS123双稳态多谐振荡器SN74LS122单稳态多谐振荡器 SN74LS125三态缓冲器SN74LS124双压控振荡器 SN74LS1313－8线译码器SN74LS126四3态总线缓冲器 SN74LS13313输入与非门SN74LS132二输入与非触发器 SN74LS137地址锁存3－8线译码器SN74LS136四异或门 SN74LS139双2－4线译码－转换器SN74LS1383－8线译码/转换器 SN74LS14710－4线优先编码器SN74LS145BCD十进制译码/驱动器SN74LS153双4选1数据选择器SN74LS1488－3线优先编码器 SN74LS155双2－4线多路分配器SN74LS1518选1数据选择器 SN74LS157四2选1数据选择器SN74LS1544－16线多路分配器 SN74LS160同步BDC十进制计数器SN74LS156双2－4线多路分配器