同济大学机械工程学院课程设计
指导老师：易延赵亚辉
姓名:
学号：
班级:机械
目录
1、设计目的 (3)
2、设计任务与要求 (3)
2.1、设计任务 (3)
2.2、基本要求 (3)
3、设计任务分析 (4)
3.1、设计要点 (4)
3.2、工作原理 (4)
4、电路设计部分 (5)
4.1、秒脉冲发生器 (5)
4.1.1振荡器设计 (5)
4.1.2 振荡器参数确定 (6)
4.1.3分频器设计 (7)
4.2、秒分时计数器电路设计 (7)
4.2.1秒分计数器 (7)
4.2.2时计数器 (8)
4.3、译码显示电路设计 (9)
4.4、校时电路设计 (10)
4.5、上电复位电路 (11)
4.6、总体设计电路图 (12)
5、元器件使用说明 (14)
5.1、振荡器（555定时器） (14)
5.1.1 NE555的特点 (14)
5.1.2 NE555引脚位配置说明 (14)
5.2、计数器74LS160D (15)
5.3、译码器74LS48N (16)
6、电路仿真 (17)
6.1、振荡器部分的仿真 (18)
6.2、分频器部分仿真 (19)
7、元器件清单 (19)
8、设计总结 (21)
9、参考资料 (21)
课程设计：数字钟
1、设计目的
●进一步掌握电子电路设计方法及相关设计软件使用；
●学会选择和使用集成芯片和各种元器件，熟悉各类器件的引脚安排，掌握各芯片的逻辑功能及使用方法。
●掌握电子电路的设计制作和调试方法。
2、设计任务与要求
2.1设计任务
采用集成电路设计一台可以显示时、分、秒的数字钟。
2.2基本要求
●能直接显示时、分、秒的数字钟，要求二十四为一计数周期。
●当电路发生走时误差时，要求电路具有校时功能。
●要求电路具有整点报时功能，几点响几声。
●要求电路主要采用中规模集成电路。
●要求电源电压+5伏— +10伏。
3、设计任务分析
3.1设计要点
●设计一个标准秒脉冲信号发生电路
●设计60进制、24进制计数器（时分秒计数电路）
●设计译码显示电路
●设计操作方面的校时电路
●设计整点报时电路
●设计上电复位电路
3.2工作原理
数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，本设计用由集成定时器555与RC组成的多谐振荡器作为时间标准信号源，发出频率为1KHZ，再经过3级十分频（3个十进制计数器）后得到1HZ。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24 h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字钟系统组成框图如下:
图1 数字钟电路系统的组成框图4、电路设计部分
4.1秒脉冲信号发生器
秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 4.1.1振荡器设计
一般说来，振荡器的频率越高，计时精度越高。本设计中采用由集成定时器555与RC 组成的多谐振荡器，经过调整输出1000Hz 脉冲。电路图如下图所示：
图2 555定时器振荡电路
4.1.2 振荡器参数确定
555定时器的脉冲时间是由于RC 充放电确定的。根据三要素公式：
[]1
)(1)0(1)(1)(1RC t
e
Vc Vc Vc t Vc -∞-++∞= （1）
充电过程的方程式：
11
)3
1
(32RC t e Vcc Vcc Vcc Vcc --+= (2) 充电时间为：
1)21(7.02ln )21(11C R R C R R t +=+= (3)
放电过程的方程式：
12
)03
2
(031RC t e Vcc Vcc --+= （4） 放电时间为：
127.02ln 221C R C R t == (5)
总时间为：
f
t t t 1
21=
+= （6） 频率为：
1
21121)2(43.1)2(7.011C R R C R R t f +=+==
（7） 首先确定C1=0.1uf ，R2=5.1K ?，需要输出频率f=1KHZ ，将充放电时间算出，确定电阻R1。通过确定R1=4.1K ?。 4.1.3分频器设计
分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS90进行级联，74LS90是二—五—十进制计数器。因为555定时器产生1KHZ 的信号，第一片的Q3输出100HZ ，第二片的Q3输出10HZ ，第三片输出1HZ 。经过3次1/10分频后正好是1HZ ，为标准的秒输入脉冲。电路图如下图所示：
图3 分频器电路
4.2秒、分、时计时器电路设计
秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS160D构成。
4.2.1秒、分计数部分设计
分和秒一样，都采用60进制计数，本设计选74LS160D作为计数器，将一片74LS160D设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS160D按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。当分（秒）计数部分的个位接受秒计数部分的信号（秒计数接受的信号为振荡器经分频后输出的1HZ的标准脉冲），计数满60后向时计数部分的十位给出一个进位信号。分（秒）十位计数部分接受个位的进位信号并进行计数，计满6就想前一级给出进位信号。当十位和个位计满60个数后计数器清零。计数规律是从00——59——00。设计电路图如图4。
4.2.2时计数部分设计
时间计数设计为24进制计数，本设计选74LS160D作为计数器，将一片74LS160D设计成十进制加法计数器，另一片设置2进制加法计数器。既个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器，计数规律是从00——23——00。设计电路图如图5。
图4 秒、分计数部分电路
图5 时计数部分电路
4.3译码显示电路设计
译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字，由数码管和译码器74LS47D组成。74LS47D是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阳极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译码管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R=510?作为限流电阻。
图6 译码显示电路
4.4校时电路设计
校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。当数字钟接通电源或者计时出现错误是，需要校正时间，校时是数字钟应具备的基本功能。为了电路简单，只对时和分进行校时。校时电路要求在小时校正时不影响分和秒的正常计数，在分校时时不影响秒和小时的计数。时校时电路和分校时电路都是一致的，校时脉冲信号为10HZ脉冲，这样速度正好适中，适合校时。
方法是控制六十进制的时钟输入端CP，使用两个三态门或者把秒进位信号（V2信号源仿真）加入，或者把校分的按键信号J1加入，J2用来控制校分和计分切换，由于两个三态门U10A和U11A的使能端有效电平刚好相反，J2接地时为校分功能，J2不接地时为计分功能。
图7 校时电路
4.5上电复位电路
在计数器清零端处接一个或门即可。
4.6总体设计电路图
5、元器件使用说明
5.1振荡器（555定时器）
5.1.1 NE555的特点
●只需简单的电阻器、电容器，即可完成特定的振荡延时作用。其延时范围极广，可由几微秒至几小时之久。
●它的操作电源范围极大，可与TTL，CMOS等逻辑闸配合，也就是它的输出准位及输入触发准位，均能与这些逻辑系列的高、低态组合。
●其输出端的供给电流大，可直接推动多种自动控制的负载。
●它的计时精确度高、温度稳定度佳，且价格便宜。
5.1.2 NE555引脚位配置说明
如右图 NE555接脚图
Pin 1 (接地) -地线(或共同接地) ，通常被连接到电路共同接地。
Pin 2 (触发点) -这个脚位是触发NE555使其启动它的时间周期。触发信号上缘电压须大于2/3 VCC，下缘须低于1/3 VCC 。
Pin 3 (输出) -当时间周期开始555的输出输出脚位，移至比电源电压少1.7伏的高电位。周期的结束输出回到O伏左右的低电位。于高电位时的最大输出电流大约200 mA 。
Pin 4 (重置) -一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。它通常被接到正电源或忽略不用。
Pin 5 (控制) -这个接脚准许由外部电压改变触发和闸限电压。当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或调整输出频率。
Pin 6 (重置锁定) - Pin 6重置锁定并使输出呈低态。当这个接脚的电压从1/3 VCC电压以下移至2/3 VCC以上时启动这个动作。
Pin 7 (放电) -这个接脚和主要的输出接脚有相同的电流输出能力，当输出为ON时为LOW，对地为低阻抗，当输出为OFF时为HIGH，对地为高阻抗。
Pin 8 (V +) -这是555个计时器IC的正电源电压端。供应电压的范围是+4.5伏特(最小值)至+16伏特(最大值)。
参数功能特性：
?供应电压4.5-18V
?供应电流3-6 mA
?输出电流225mA (max)
?上升/下降时间100 ns
NE555的相关应用:
NE555的作用范围很广，但一般多应用于单稳态多谐振荡器（Monostable Mutlivibrator）及无稳态多谐振荡器(Astable Multivibrator)。
5.2计数器74LS160D
74LS160D计数器是一种中规模二一五-十进制计数器，下降沿触发，R0(1),R0(2)是清零端，R9（1），R9(2)是置9端，CPA和QA可组成一个二进制计数器，CPB和QBQCQD组成五进制计数器；若把QA和CPB相连，脉冲从CPA输入，则构成8421BCD码十进制计数器。由74LS160D的truth table可以看出，选择74LS160D可以在数字钟进位和清零上有极大的方便，不需要其他门电路辅助就能自己完成进位和清零。
表1 74LS160D计数/复位真值表
表2 74LS160D BCD数码顺序
5.3译码器74LS48
74LS48芯片是一种常用的七段数码管译码器驱动器，下面是74LS48的引脚图和功能表。
图9 74LS48引脚图
表3 74LS48功能表
6、电路仿真
随着科技的发展，“计算机仿真技术”已成为许多设计部门重要的前期设计手段。它具有设计灵活，结果、过程的统一的特点。可使设计时间大为缩短、耗资大为减少，也可降低工程制造的风险。仿真软件有很多，multisim、protues 等都可以电路仿真。本设计仿真过程是在multisim平台上完成的。课程设计、毕业设计是学生走向就业的重要实践环节。由于MULTISIM提供了实验室无法相比的大量的元器件库，提供了修改电路设计的灵活性、提供了实验室在数量、质量上难以相比的虚拟仪器、仪表，因而也提供了培养学生实践精神、创造精神的平台。
6.1 振荡器部分的仿真
6.2分频器部分仿真
7、元器件清单
电子技术课程设计多功能数字时钟
电子技术课程设计 数字钟的设计 一、设计任务与要求 1.能直接显示“时”、“分”、“秒”十进制数字的石英数字 钟。 2.能够24小时制或12小时制。 3.具有校时功能。能够对小时和分单独校时，对分校时的时候， 停止分向小时进位。校时时钟源能够手动输入或借用电路中的时钟。 4.整点能自动报时，要求报时声响四低一高，最后一响为整点。 5.走时精度高于普通机械时钟（误差不超过1s/d）。 二、方案设计与认证 1、课题分析 数字时钟一般由6个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器，译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器构成。其原理框图如图1所示。
2、方案认证 （1）振荡器 振荡器是计时器的核心，主要用来产生时间标准信号，也叫时基信号。数字钟的精度，主要取决于时间标准信号的频率及稳定度。振荡器的频率越高，计时的精度就越高，但耗电量将增大。一般采用石英晶体振荡器经过分频后得到这一信号，也可采用由555定时器构成的多谐振荡器作为时间标准信号。 （2）分频器 振荡器产生的时基信号一般频率都很高，要使它变成能用来计时的“秒”信号，需由分频器来完成。分频器的级数和每级的分频次数要根据时基频率来定。例如，当前石英电子钟多采用32768 Hz的标准信号，将此信号经过15级二分频即可得到周期为1s的
“秒”信号。也可选用其它频率的时基信号，确定好分频次数后再选择合适的集成电路。 （3）计数器 数字钟的“秒”、“分”信号产生电路都由六十进制计数器构成，“时”信号产生电路由二十四进制计数器构成。“秒”和“分”计数器用两块十进制计数器来实现是很容易的，它们的个位为十进制，十位为六进制，这样，符合人们一般计数习惯。“时”计数也能够用两块十进制计数器实现，只是做成二十四进制。上述计数器均可用反馈清零法来实现。 （4）译码显示电路 因本设计选用的计数器全部采用二－十进制集成块，因而计数器的译码显示均采用BCD－七段显示译码器，显示器采用共阴极或共阳极的七段显示数码管。 （5）校时电路 在刚开机接通电源或计时出现误差时，都需要对时间进行校正。校“时”电路的基本原理是将周期为0.5s的脉冲信号直接引进“时”计数器，同时将“分”计数器置零，让“时”计数器快速计数，在“时”的指示达到需要的数字后，切断0.5s的脉冲信号。 （6）整点报时电路 数字钟整点报时是最基本的功能之一。此电路要求每当“分”和
摘要 本次课程设计的主题是数字电子钟。干电路系统由秒信号发生器、“时、分、秒”计数器、显示器、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，这里用多谐振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发蜂鸣器实现报时。 数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用控制电路和调节开关对LED显示的时间进行调节，以上两部分组成主体电路。通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等，构成扩展电路。本次设计由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路，可以实现：计时、显示，时、分校时，整点报时等功能。 关键字：数字时钟，振荡器，计数器，报时电路 目录 1 绪论错误!未定义书签。 课题描述错误!未定义书签。 设计任务与要求错误!未定义书签。 基本工作原理及框图错误!未定义书签。 2 相关元器件及各部分电路设计错误!未定义书签。 相关主要元器件清单错误!未定义书签。 六十进制“秒”计数器设计错误!未定义书签。 六十进制“分”计数器设计错误!未定义书签。 二十四进制计数器设计错误!未定义书签。 秒脉冲电路设计错误!未定义书签。 整点报时电路设计错误!未定义书签。 3 总体电路图错误!未定义书签。
哈尔滨工业大学(威海) 电子学课程设计报告带有整点报时的数字钟设计与制作 姓名: 蒋栋栋 班级: 0802503 学号: 080250331 指导教师: 井岩
目录 一、课程设计的性质、目的和任务 (3) 二、课程设计基本要求 (3) 三、设计课题要求 (3) 四、课程设计所需要仪器 (4) 五、设计步骤 (4) 1、整体设计框图 (4) 2、各个模块的设计与仿真 (4) 2.1分频模块 (4) 2.2计数器模块 (6) 2.3控制模块 (10) 2.4数码管分配 (13) 2.5显示模块 (14) 2.6报时模块 (16) 六、调试中遇到的问题及解决的方法 (18) 七、心得体会 (18)
一、课程设计的性质、目的和任务 创新精神和实践能力二者之中，实践能力是基础和根本。这是由于创新基于实践、源于实践，实践出真知，实践检验真理。实践活动是创新的源泉，也是人才成长的必由之路。 通过课程设计的锻炼，要求学生掌握电路的一般设计方法，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，培养学生的创新精神。 二、课程设计基本要求 掌握现代大规模集成数字逻辑电路的应用设计方法，进一步掌握电子仪器的正确使用方法，以及掌握利用计算机进行电子设计自动化(EDA)的基本方法。 三、设计课题要求 （1）构造一个24小时制的数字钟。要求能显示时、分、秒。 （2）要求时、分、秒能各自独立的进行调整。 （3）能利用喇叭作整点报时。从59分50秒时开始报时，每隔一秒报时一秒，到达00分00秒时，整点报时。整点报时声的频率应与其它的报时声频有明显区别。 #设计提示（仅供参考）： （1）对频率输入的考虑 数字钟内所需的时钟频率有：基准时钟应为周期一秒的标准信号。报时频率可选用1KHz和2KHz左右(两种频率相差八度音，即频率相差一倍)。另外，为防止按键反跳、抖动，微动开关输入应采用寄存器输入形式，其时钟应为几十赫兹。 （2）计时部分计数器设计的考虑 分、秒计数器均为模60计数器。 小时计数为模24计数器，同理可建一个24进制计数器的模块。 （3）校时设计的考虑 数字钟校准有3个控制键：时校准、分校准和秒校准。 微动开关不工作，计数器正常工作。按下微动开关后，计数器以8Hz频率连续计数(若只按一下，则计数器增加一位)，可调用元件库中的逻辑门建一个控制按键的模块，即建立开关去抖动电路(见书70页)。 （4）报时设计的考虑
《中外建筑史》 课程大纲 课程名称：中外建筑史（51学时，3学分） 一、课程性质、目的与任务： 公共基础课。培养专业基本素质，提高专业知识水平和文化素养，为其它专业课程的学习打好基础。 通过对中外各个历史时期建筑发展过程及其自然、社会背景的介绍，使学生对建筑发展的历史有一个初步的、总体的认识。 二、课程基本要求： 要求学生具备建筑学基本知识。 三、课程教学基本内容： 简述中国各个历史时期的建筑活动状况及其社会文化背景，详说有关古代和近代的建筑思想、理论与技术，详析各个历史时期的建筑型制、特征、风格、结构特点简述以西方为主体的各个历史时期的建筑状况、演变过程及其相关的历史文化背景，着重分析各个历史时期建筑的类型、形式、技术及艺术特征。 四、实验或课程设计的内容： 以幻灯、投影或计算机多媒体的形式，采用大量图像资料配合讲课。 五、与各课程的关系： 以“建筑概论”、“建筑设计初步”等课程为必要的先修课程。 六、学时分配： 七、教材与主要参考书： 《中国建筑史》（第三版）中国建筑工业出版社 《中国古代建筑史》（第二版）中国建筑工业出版社刘敦桢主编
《外国建筑史》（19世纪以前）中国建筑工业出版社 《外国近现代建筑史》中国建筑工业出版社 《外国建筑史图说》同济大学出版社 《建筑物理（光）》 课程大纲 课程名称：建筑物理（光）（36学时，2学分） 一、课程性质、目的与任务： 公共基础课。通过课堂讲授、一到两次课外实验和演示使学生掌握建筑光学的基本知识，为结合专业继续学习奠定基础，并使学生能适应今后工作中对建筑光学知二、课程基本要求： 通过课堂教学，使学生了解建筑光学的基本概念，掌握天然采光的基本知识和计算方法、了解建筑照明的基本知识，掌握一般照明计算方法等。 三、课程教学基本内容： 建筑光学分三大部分：第一部分为建筑光学基本知识，着重介绍与建筑有关的光学基本概况、单位和计算公式，并对建筑布局的光学特性作基本介绍。第二部分为授我国光气候概论，各种采光窗的特性以及运用这些知识进行采光设计和采光计算。第三步分为建筑照明，介绍灯具合光源的光学特性以及基本的照明设计和计算明和环境照明做初步的分析和介绍，掌握一些主要空间室内照明的设计原则和方法。 四、实验或课程设计的内容： 课程分为实验操作和实验演示两部分：采光系数测定和灯光照明演示，操作实验安排在总学时中，演示试验安排在课余时间。 五、与各课程的关系： 按同济大学建筑学五年制学生的教学计划的安排，建筑光学安排在第三学期。课程以高中数学、物理为基础，并需要初步的建筑学与建筑技术知识。 六、学时分配： 七、教材与主要参考书： 《建筑物理》第一版“中国建筑工业出版社”1991年7月东南大学柳孝图 《建筑物理》第二版“中国建筑工业出版社”2000年6月东南大学柳孝图 《建筑物理》第二版“中国建筑工业出版社”1987年7月西安冶金建筑学院、华南工学院、重庆建筑工程学院、清华大学等四校主编 《建筑物理（热）》
武汉理工大学《数字电子技术》课程设计说明书 目录 1绪论-----------------------------------------------------------------------------------------1 2设计方案概述-------------------------------------------------------------------------2 2.1系统设计思路与总体方案---------------------------------------------------------------2 2.2总体工作过程------------------------------------------------------------------------------2 2.3各功能块的划分和组成------------------------------------------------------------------3 3单元电路设计与分析--------------------------------------------------------------3 3.1秒信号的发生电路------------------------------------------------------------------------3 3.2时、分、秒计数电路---------------------------------------------------------------------4 3.2.1秒部分-----------------------------------------------------------------------------------5 3.2.2分部分-----------------------------------------------------------------------------------5 3.2.3时部分-----------------------------------------------------------------------------------6 3.3校正时、分电路---------------------------------------------------------------------------7 3.3.1校分电路--------------------------------------------------------------------------------7 3.3.2校时电路--------------------------------------------------------------------------------8 3.4整点报时电路------------------------------------------------------------------------------8 3.5闹钟功能电路------------------------------------------------------------------------------9 5电路的调试与仿真-----------------------------------------------------------------9 4总体电路原理图---------------------------------------------------------------------11 6元器件清单-----------------------------------------------------------------------------12 7设计体会及心得---------------------------------------------------------------------12 参考文献------------------------------------------------------------------------------------14
《电子技术课程设计报告》 教学院：电气与电子信息工程学院 专业班级： xx级电子信息工程（x）班 学号： xxxxxxxxxxxx 学生：坏水 指导教师： xxxxxxxxxxxx 时间： 2011.10.10~10.23 地点：电子技术实验室
课程设计成绩评定表
电子技术课程设计任务书 2011～2012学年第一学期 学生：坏水专业班级： xx电信本x班 指导教师： xxxxxxxxx 工作部门：电气与电子信息工程学院 一、课程设计题目：多功能数字钟电路的设计/直流稳压电源的设计 二、课程设计容（含技术指标）： ①拟定多功能数字钟和直流稳压电源的组成框图，要求实现电路的基本功能， 使用的器件少，成本低； ②画出数字钟和直流稳压电源的主体电路逻辑图； ③测试多功能数字钟的逻辑功能，同时满足基本功能与扩展功能的要求； ④设计并安装各单元电路，要求布线整齐、美观，便于级联与调试； 三、进度安排 四、基本要求 1.基本功能：要求设计出+5V的直流稳压电源。数字钟要求以数字形式显示时、分、秒的时间。小时计数器的计时要求为“12翻1”，要求具有手动校时功能。
2.扩展功能：定时控制，其时间自定；仿广播电台正点报时，自动报整点时数或触摸报整点时数（主要体现在理论知识上进行电路设计）。 (一）实训题目:直流稳压电源和多功能数字钟。 (二）实训目的: 1、巩固和加深学生对模拟电子技术，数字逻辑电路等课程基本知识的理解，综 合运用课程中所学到的理论知识去独立完成一个实际课题。 2、根据课程需要，通过查阅手册和文献资料，培养学生独立分析和解决实际问 题的能力。 3、通过电路方案的分析、论证和比较，设计计算和选用元气件，通过电路组装， 调试和检测环节，掌握电路的分析方法和设计方法。 4、熟用常用电子元气件的类型和特性，并掌握合理选用原则。 5、掌握电路图、PCB图的设计方法，学会电路的安装与调试。 6、掌握常用仪器、仪表的正确使用方法，学会电路整机指标的测试方法。（三）实训要求 1、数字钟的功能要求：准确计时，以数字形式显示时、分、秒的时间，小时时 要求为“12翻1”，分和秒的计时要求为60进位，要有校正时间电路。 2、直流稳压电源的功能要求：输入220V交流电压，输出+5V直流电压。 一、整体方案原理框图 1、直流稳压电源 直流稳压电源主要包括4个部分，电源变压器，整流电路，滤波器，稳压电路。 2、数字钟 设计框图
同济大学机械工程学院课程设计 指导老师：易延赵亚辉 姓名: 学号： 班级:机械
目录 1、设计目的 (3) 2、设计任务与要求 (3) 2.1、设计任务 (3) 2.2、基本要求 (3) 3、设计任务分析 (4) 3.1、设计要点 (4) 3.2、工作原理 (4) 4、电路设计部分 (5) 4.1、秒脉冲发生器 (5) 4.1.1振荡器设计 (5) 4.1.2 振荡器参数确定 (6) 4.1.3分频器设计 (7) 4.2、秒分时计数器电路设计 (7) 4.2.1秒分计数器 (7) 4.2.2时计数器 (8) 4.3、译码显示电路设计 (9) 4.4、校时电路设计 (10) 4.5、上电复位电路 (11) 4.6、总体设计电路图 (12) 5、元器件使用说明 (14) 5.1、振荡器（555定时器） (14)
5.1.1 NE555的特点 (14) 5.1.2 NE555引脚位配置说明 (14) 5.2、计数器74LS160D (15) 5.3、译码器74LS48N (16) 6、电路仿真 (17) 6.1、振荡器部分的仿真 (18) 6.2、分频器部分仿真 (19) 7、元器件清单 (19) 8、设计总结 (21) 9、参考资料 (21) 课程设计：数字钟 1、设计目的 ●进一步掌握电子电路设计方法及相关设计软件使用； ●学会选择和使用集成芯片和各种元器件，熟悉各类器件的引脚安排，掌握各芯片的逻辑功能及使用方法。 ●掌握电子电路的设计制作和调试方法。 2、设计任务与要求 2.1设计任务 采用集成电路设计一台可以显示时、分、秒的数字钟。 2.2基本要求
目录 一．设计目的 (1) 二．实现功能 (1) 三．制作过程 (1) 四．原理框图 (3) 4.1 数字钟构成 (3) 4 .2设计脉冲源 (4) 4.3 设计整形电路 (5) 4.4 设计分频器 (5) 4.5 实际计数器 (6) 4.6 译码/驱动器电路的设计 (7) 4.7 校时电路 (8) 4.8 整点报时电路 (9) 4.9 绘制总体电路图 (10) 五．具体实现 (10) 5.1电路的选择 (10) 5.2集成电路的基本功能 (10) 5.3 电路原理 (11) 六．感想与收获 (12) 七．附录 (14)
数字电子技术课程设计报告 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 石英数字钟，具有电路简洁，代表性好，实用性强等优点，在数字钟的制作中，我们采用了传统的PCMS大规模集成电路为核心，配上LED发光显示屏，用石英晶体做稳频元件，准确又方便。 二、实现功能 ①时间以12小时为一个周期； ②显示时、分、秒； ③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； ⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 三、制作过程 1.确立电子数字计时器的制作思路 要想构成数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路，即频率为1HZ的“秒脉冲”信号。经过分频器输出的秒脉冲信号到计数器
一．课程设计计划说明书 1)．设计内容 1. 电动机的选择与运动参数计算（计算电动机所需功率，选择电动机，分配各级传动比，计算各轴转速，功率和转矩）； 2. 齿轮传动设计计算; 3. 轴的设计; 4. 滚动轴承的选择和计算； 5. 键联结的选择与计算； 6. 联轴器的选择； 7. 润滑与密封的选择，润滑剂牌号和装油量； 8. 装配图、零件图的绘制 9. 设计计算说明书的编写 2).设计任务 2． 减速器总装配图一张 3． 齿轮、轴零件图各一张 4． 设计说明书一份 3).设计进度 1、 第一阶段：总体计算和传动件参数计算 2、 第二阶段：轴与齿轮等零件的设计 3、 第三阶段：轴、轴承、联轴器、键的校核及草图绘制 4、 第四阶段：装配图、零件图的绘制及计算说明书的编写 二．电动机的选择 1．电动机类型和结构的选择 本传动的工作状况是：载荷轻微振动、双向旋转。 电动机容量的选择：（公式见课程设计课本11-13页） 0.990.970.950.9150.98=====联齿开齿链轴承 η，η，η，η，η 1） 工作机所需功率P w =Fv/1000 P w ＝1.8kW 2） 电动机的输出功率 Pd ＝Pw/η η＝5 2 2 联齿开齿链 轴承ηηηηη＝0.725 Pd ＝2.48kW 2．电动机转速的选择 nd ＝（i1’·i2’…in ’）n i 3--6i 3--6==开齿齿，
nd=( 2 i *i 齿开齿)n v=n*z*p/(60 *1000) n=17.14r/min 462.78 题目: 多功能数字钟电路设计 器材：74LS390，74LS48，数码显示器BS202， 74LS00 3片，74LS04，74LS08，电容，开关，蜂鸣器，电阻,导线 要求完成的主要任务: 用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。 时间安排： 指导教师签名：年月日 系主任（或责任教师）签名：年月日 索引 摘要 (4) Abstract (4) 1系统原理框图 (6) 2方案设计与论证 (7) 2.1时间脉冲产生电路 (7) 2.2分频器电路 (10) 2.3时间计数器电路 (11) 2.4译码驱动及显示单元电路 (12) 2.5校时电路 (13) 2.6报时电路 (14) 3单元电路的设计 (15) 3.1时间脉冲产生电路的设计 (15) 3.2计数电路的设计 (16) 3.2.1 60进制计数器的设计 (16) 3.2.2 24进制计数器的设计 (16) 3.3 译码及驱动显示电路 (17) 3.4 校时电路的设计 (18) 3.5 报时电路 (19) 3.6电路总图 (21) 4仿真结果及分析 (22) 4.1时钟结果仿真 (22) 4.2 秒钟个位时序图 (22) 4.3报时电路时序图 (23) 4.4测试结果分析 (23) 5心得与体会 (24) 6参考文献 (24) 附录1原件清单 (26) 附录2部分芯片引脚图与功能表 (27) 数字逻辑电路课程设计 课题：数字钟 姓名：刘亮 班级：通信2班 学号：21 成绩： 指导教师：查根龙 开课时间: 2014-2015学年第2学期 摘要 (1) ABSTRACT (2) 第1章设计背景 (3) 1.1设计任务 (3) 1.2设计要求 (3) 1.3 设计目的 (3) 第2章课程设计方案 (4) 2.1 数字钟的基本组成和工作原理 (4) 2.2 振荡电路 (5) 2.3 分频电路 (6) 2.4时分秒计数电路 (7) 2.5 校时校分功能 (10) 2.6整点报时电路 (10) 2.7上下午显示电路 (11) 第三章课程总结 (12) 第四章参考文献 (13) 第五章附件 (14) 5.1 电路原理图 (14) 5.2 元器件清单 (14) 摘要 电子钟在现代社会已经使用的非常广泛，伴随着数字电路技术的发展，数字钟的出现，更加方便了大家的生活，同时也大大地促进了社会的进步。数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。 数字钟就是由电子电路构成的计时器。是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和、报时、上下午显示等附加功能。主电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，上下午显示，整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24和12小时的累计。计数器用的是74160。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的 关键词：计时器；计数；译码；报时；校时校分 机械原理课程设计 --步进输送机 机械工程学院 机械设计制造及其自动化专业 指导老师：虞红根 姓名：施志祥学号：101816 设计人：徐青、施志祥、高瑜刚、李浩伦 完成日期：2012年5月11日 设计题目及要求 题目：步进输送机设计（题二） 工作原理： 步进输送机是一种间歇输送工件的传送机械。工件由料仓卸落到轨道上。滑架作往复运动，滑架正行程时，使工件向前运动；滑架返回时，工件不动。当滑架又向前运动时，使下一个工件向前运动，可使工件保持一定的时间间隔卸落到轨道上。 原始数据及设计要求： 1）输送工件的形状和尺寸，如下图所示。 单位：mm 输送步长为H=840mm。 2）滑架工作行程平均速度为s。要求保证输送速度尽可能的均匀，行程速比系数K值为左右。 3）滑架导轨水平线至安装平面的高度在1100mm以下。 4 ）电动机功率可选用, 1400r/min左右（如Y90S-4）。 注意事项及难点提示： 1）机构的协调设计； 2）步进输送机构与插断机构的主要审计参数有些已给定，有些需要计算或自行确定。比如，可按已知行程，平均速度和行程速比系数确定曲柄转速。 3）步进输送机运动简图应进行多方案比较。工件的运送要求平稳和有较高的定位精度。进行方案评价是，侧重点应放在运动和动力功能质量方面（比如，工件停放在工位上之前的速度变化应尽量平缓）。 工艺动作分解 机构选型 加料：由工件做自由落体运动完成 插断：插断机构 方案一： 工作原理： 运用凸轮加弹簧，使工件往下掉的开关始终与凸轮表面接触，从而与凸轮表面运行轨迹一致，实现开关一开一闭。 优点： 1. 只要适当地设计出凸轮的轮廓曲线，就可以使推杆得到想要的 运动规律，易实现插断； 2. 结构紧凑，计算简单。 缺点： 1.加工两个凸轮，成本较高； 2．凸轮与推杆之间的点、线接触，是使得凸轮轮廓易磨损； 3．较难实现同步传递动力给两个凸轮。 方案二： 工作原理： 利用双摆杆机构带动插板运动实现插断。 优点： 课程设计任务书 学生姓名： XXX 专业班级： 指导教师：工作单位： 题目: 多功能数字钟电路设计 初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。 要求完成的主要任务: 用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。 时间安排： 第20周理论设计、实验室安装调试，地点：鉴主15楼通信实验室一 指导教师签名：年月日 系主任（或责任教师）签名：年月日 多功能数字钟电路设计 摘要 (1) Abstract (2) 1系统原理框图 (3) 2方案设计与论证 (4) 2.1时间脉冲产生电路 (4) 2.2分频器电路 (6) 2.3时间计数器电路 (7) 2.4译码驱动及显示单元电路 (8) 2.5校时电路 (8) 2.6报时电路 (10) 3单元电路的设计 (12) 3.1时间脉冲产生电路的设计 (12) 3.2计数电路的设计 (12) 3.2.1 60进制计数器的设计 (12) 3.2.2 24进制计数器的设计 (13) 3.3译码及驱动显示电路 (14) 3.4 校时电路的设计 (14) 3.5 报时电路 (16) 3.6电路总图 (17) 4仿真结果及分析 (18) 4.1时钟结果仿真 (18) 4.2 秒钟个位时序图 (18) 4.3报时电路时序图 (19) 4.4测试结果分析 (19) 5心得与体会 (20) 6参考文献 (21) 附录1原件清单 (22) 附录2部分芯片引脚图与功能表 (23) 74HC390引脚图与功能表 (23) 数字钟课程设计报告 40979 课程设计报告 题目：数字钟的设计及制造 学校:安庆师范学院 班级:电信一班 姓名:赵润平 学号:080213037 姓名:杨刘节 学号:080213019 姓名:金轶群 学号:080213029 摘要 本次电子技术基础课程设计选题是数字钟的设计。主要原理是由晶体振荡电路产生多谐振荡，经过分频器分频后输出稳定的秒脉冲，作为时间基准。秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器以24为一个周期，并实现小时高位具有零熄灭的功能。计数器的输出经译码器送到显示器，可在相应位置正确显示时、分、秒。计时出现误差或者调整时间可以用校时电路进行时、分的调整。 随着科学技术的不断发展，人们对时间计量的精度要求越来越高。高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟石晶表石英钟都采用了石英技术，因此走时精度高，稳定性好，使用方便；另一方面《数字电子技术》是一门实践性很强的的课程，只靠短短的课堂教学，学生只能略懂一些肤浅的表面知识，通过课程设计，学生亲自动手去做，在发现问题和解决问题中，才能够更好的理解《数字电子技术》的理论知识，提干我们的知识运用能力和实验技术，增强实践能力，为我们将来在技术领域的发展奠定了一定的实践基础。 目录 摘要 (2) 1设计的任务与要求 (4) 1.1数字钟的设计目的 (4) 1.2数字钟的设计要求 (4) 1.3数字钟的基本原理 (4) 2实验元器件 (4) 3单元模块设计 (6) 3.1电源部分 (6) 3.2震荡时钟 (6) 3.3数码管驱动 (6) 3.4CC4581功能介绍 (7) 3.5分频电路 (7) 3.6时间计数电路 (8) 3.7校时电路 (8) 4综合框图 (9) 5电路总图 (10) 6课程设计心得体会 (10) 7参考资料 (11) EDA技术课程设计 多功能数字钟 学院：城市学院 专业、班级： 姓名： 指导老师： 20XX年12月 目录 1、设计任务与要求 (2) 2、总体框图 (2) 3、选择器件 (2) 4、功能模块 (3) （1）时钟记数模块 (3) （2）整点报时驱动信号产生模块 (6) （3）八段共阴扫描数码管的片选驱动信号输出模块 (7) （4）驱动八段字形译码输出模块 (8) （5）高3位数和低4位数并置输出模块 (9) 5、总体设计电路图 (10) （1）仿真图 (10) （2）电路图 (10) 6、设计心得体会 (11) 一、设计任务与要求 1、具有时、分、秒记数显示功能，以24小时循环计时。 2、要求数字钟具有清零、调节小时、分钟功能。 3、具有整点报时，整点报时的同时输出喇叭有音乐响起。 二、总体框图 多功能数字钟总体框图如下图所示。它由时钟记数模块（包括hour、minute、second 三个小模块）、驱动8位八段共阴扫描数码管的片选驱动信号输出模块（seltime）、驱动八段字形译码输出模块（deled）、整点报时驱动信号产生模块（alart）。 系统总体框图 三、选择器件 网络线若干、共阴八段数码管4个、蜂鸣器、hour(24进制记数器)、minute(60进制记数器)、second(60进制记数器)、alert(整点报时驱动信号产生模块)、 seltime(驱动4位八段共阴扫描数码管的片选 驱动信号输出模块)、deled(驱动八段字形译 码输出模块)。 四、功能模块 多功能数字钟中的时钟记数模块、驱动8位八段共阴扫描数码管的片选驱动信号输出模块、驱动八段字形译码输出模块、整点报时驱动信号产生模块。 (1) 时钟记数模块： <1.1>该模块的功能是：在时钟信号（CLK）的作用下可以生成波形；在清零信号（RESET）作用下，即可清零。 VHDL程序如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity hour24 is port( clk: in std_logic; reset:instd_logic; qh:BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0); ql:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0)); end hour24; architecture behav of hour24 is begin process(reset,clk) begin if reset='1' then qh<="000"; ql<="0000"; elsif(clk'event and clk='1') then if (qh<2) then if (ql=9) then ql<="0000"; qh<=qh + 1; else ql<=ql+1; end if; else if (ql=3) then ql<="0000"; qh<="000"; else ql<=ql+1; end if; end if; end if; end process; end behav; 仿真波形如下： 电子技术课程设计报告书课题名称 姓名 学号 院、系、部 专业 指导教师 2016年6月12日 一、设计任务及要求： 用中小规模集成芯片设计并制作多功能数字钟，具体要求如下：1、准确及时，以数字形式显示时（00～23）、分（00～59）、秒（00～59）的时间。 2、具有校时功能。 指导教师签名： 2016年6月日 二、指导教师评语： 指导教师签名： 2016年6月日 三、成绩 指导教师签名： 2016年6月日 多功能数字钟课程设计报告 1 设计目的 一、设计原理与技术方法： 包括：电路工作原理分析与原理图、元器件选择与参数计算、电路调试方法与结果说明； 软件设计说明书与流程图、软件源程序代码、软件调试方法与运行结果说明。1、电路工作原理分析与原理图 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由于标准的1Hz 时间信号必须做到准确稳定，所以通常使用输出频率稳定的石英晶体振荡器电路构成数字钟的振源。又由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。因此一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲后，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。由以上分析可得到原理框图如下图 图1实验原理框图 2、元器件选择与参数计算 （1）晶体振荡电路：产生秒脉冲既可以采用555脉冲发生电路也可以采用晶振脉冲发生电路。若由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源，可使555与RC组成多谐振荡器，产生频率f=1kHz的方波信号，再通过分频则可得到秒脉冲信号。晶体振荡器电路则可以给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。 相比二者的稳定性，晶振电路比555电路能够产生更加稳定的脉冲，数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，所以最后决定采用晶振脉冲发生电路。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。 所以秒脉冲晶体振荡选用32768Hz的晶振，该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为20pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为20MΩ。 （2）分频器电路：分频器电路将32768Hz的高频方波信号经32768（152）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。该电路可通过CD4060与双D触发器74LS74共同实现。 （3）时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。计数器可以使用十进制的74LS160。 （4）译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。译码器可以使用CD4511。 多功能数字钟 开课学期：2014—2015 学年第二学期课程名称：FPGA课程设计 学院：信息科学与工程学院 专业：集成电路设计与集成系统班级： 学号： 姓名： 任课教师： 2015 年7 月21 日 说明 一、论文书写要求与说明 1.严格按照模板进行书写。自己可以自行修改标题的题目 2.关于字体： a)题目：三号黑体加粗。 b)正文：小四号宋体，行距为1.25倍。 3.严禁抄袭和雷同，一经发现，成绩即判定为不及格！！！ 二、设计提交说明 1.设计需要提交“电子稿”和“打印稿”； 2.“打印稿”包括封面、说明（即本页内容）、设计内容三部分；订书机左边装订。 3.“电子稿”上交：文件名为“FPGA课程设计报告-班级-学号-姓名.doc”,所有报告发送给班长，由班长统一打包后统一发送到付小倩老师。 4.“打印稿”由班长收齐后交到：12教305办公室； 5.上交截止日期：2015年7月31日17:00之前。 第一章绪论 (3) 关键词：FPGA，数字钟 (3) 第二章FPGA的相关介绍 (4) 2.1 FPGA概述 (4) 2.2 FPGA特点 (4) 2.3 FPGA设计注意 (5) 第三章Quartus II与Verilog HDL相关介绍 (7) 3.1 Quartus II (7) 3.2 Verilog HDL (7) 第四章设计方案 (8) 4.1数字钟的工作原理 (8) 4.2 按键消抖 (8) 4.3时钟复位 (8) 4.4时钟校时 (8) 4.5数码管显示模块。 (8) 第五章方案实现与验证 (9) 5.1产生秒脉冲 (9) 5.2秒个位进位 (9) 5.3按键消抖 (9) 5.4复位按键设置 (10) 5.5 数码管显示。 (10) 5.6 RTL结构总图 (11) 第六章实验总结 (14) 第七章Verilog HDL源代码附录 (15) 应用科技学院 《电子技术课程设计报告》 设计题目：数字钟的设计与制作 专业班级：13级《物联网工程》1班 姓名：董晓娟 学号：20132835320012 指导老师：梅老师 时间：2015年4月26日~ 2015年 5 月15日地点：四教4414实验室 目录 1．摘要 (3) 2.概述 (4) 2.1 设计目的 (4) 2.2设计要求 (4) 2.3设计指标 (5) 2.4设计内容及步骤 (5) 3.数字钟的总体设计 (9) 3.1电路工作原理 (9) 3.2数码管低功耗循环显示模式控制电路的设计 (11) 3.3手动时间校准电路的设计 (13) 4、主要元器件的选择及介绍 (13) 4.1所需元器件 (13) 5、电路板的安装与调试 (17) 5.1电路板的安装 (17) 5.2调试中发现的问题与解决方法 (18) 6.设计小结 (19) 1．摘要 数字电子钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由振荡电路形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、 “分”“秒”的数字显示出来。秒计数器电路计满 60 后触发分计数器电路，分、 计数器电路计满 60 后触发时计数器电路，当计满 24 小时后又开始下一轮的循环计数。一般由振荡电路、计数器、数码显示器等几部分组成。 振荡电路：主要用来产生时间标准信号， NE555 组成的多谐振电路产生，由但是因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以一般采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需 一定级数的分频器进行分频。 计数器：有了“秒”信号，则可以根据 60 秒为 1 分，小时为 1 天的进制，24分别设定“时”“分”“秒”的计数器，分别为多功能数字钟(课程设计版)
数字钟课程设计
同济大学机械原理课程设计步进输送机
多功能数字钟电路设计
数字钟课程设计报告40979
推荐-基于多功能数字钟的课程设计报告 精品
多功能数字钟课程设计报告
FPGA课程设计多功能数字钟讲解
数字钟电子课程设计完成版
相关主题
文本预览