数字电路习题
第一章
一、填空题（每题2分，共42分）
1. （374.51）10=( ) 8421BCD
2. 二进制数（1011.1001）2转换为八进制数为（ ），转换为十六进制数为（ ）。
3. 24218421)(00111000010110=）（
4. 108421)(11010110100=）（
5. 将（459）10编成（ ）8421BCD
6. 108421)(00111000010110=）（
7. 54218421)(1010010100=）（
8. (1011101) 2=( )10=( )8
9. （201）10 =（ ）2 = （ ）16
10. (65.25) 10=( )2=( )8
11. 210)()25.276(=
12. 余3码10001000对应的2421码为（ ）。
13. 810)()25.76(=
14. （11110.11）2=( )10=( )8
15. 八进制（273）8中，它的第三位数2 的位权为（ ）。
16. 十进制数254.75的二进制编码（ ），十六进制编码 ( )。
17. (1100011.011 )2=( )8 = ( )16
18. （26.125）10=（ ）16=（ ）8421BCD
19. (365) 10=( )2 =( )16
20. (BE) 16=( )10=( )2
21. 210)()75.436(=
第二章
一、填空题（每题2分，共62分）
1. 异或门如果当作非门使用，应当让其中一个输入端固定接（ ）。
2. 逻辑函数式F=AB+AC 的对偶式为（ ）。
3. 三态门电路的输出有（ ）、（ ）和（ ）3种状态。
4. TTL 与非门多余的输入端应（ ）TTL 或非门多余的输入端应（
）。 5. TTL 与门多余的输入端应（ ）TTL 或门多余的输入端应（ ）。
6. 逻辑函数 F=BC B A +?的最小项之和表达式为（ ）。
7. Y=（A+B+C ）A B C 对偶式为Y /=（ ）。
8. 已知Y=D AC BC B A ++，则Y =( )。
9. 任何逻辑函数都可以表示成最小项的（ ）及最大项的（ ）
10. Y= ABC+AD+C 对偶式为Y /=（ ）。
11. Y=AB+CDE+0 的反函数式为（ ）。
12. 逻辑函数式F=AB+AC 的最小项表达式为（ ）。
13. 函数1F AB BC =+的反演式1F =( )。
14. F =AB+BC+CA 的“与非”逻辑式为（ ）。
15. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
16. 用与非门实现逻辑函数F=AB+CD ，逻辑函数应该改成F=（ ）。
17. 逻辑函数F=)(B A A ⊕⊕=( )。
18. 已知A B A B B A Y +++=，化简后结果是（ ）。
19. OC 门能实现（ ）逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用（ ）。
20. 二进制数111011.101转化成十进制数为（ ）转化成八进制数为( )。
21. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ）。
22. C A AB Y +=，Y 的最简与或式为（ ）。
23. 函数)(D C A AB A Y +++=，其对偶式为（ ）。
24. 逻辑函数F=BDE AC C B B A ++的最简与或式为( )。
25. 1F =AB C AB C B A C B A +++，2F =)(C A B B A ⊕+, 它们之间的关系是（ ）。
26. 逻辑函数Y A B C =+的两种标准形式分别为（ ）、
（ ）。
27. 函数)(D C A AB A Y +++=，其反函数为（ ）。
28. 已知逻辑函数F ＝A ⊕B ，它的或与非表达式为（ ）。
29. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。
30. Y=AB+C+AD 的反函数式为（ ）。 31. F=A BCD+A B C+AB C +ABC=Σm （ ）。
二、函数化简题（每题5分，共200分）
1. 化简逻辑函数)14,10,6,4,2,0(),,,(m D C B A Y ∑=
2. 化简逻辑函数
3. 化简逻辑函数F AB AD BD BCE =+++
4. 化简逻辑函数C A D AC C B A F ++=
5. 化简逻辑函数C B C B C A C A Y +++=
6. 化简逻辑函数
Z=C B A C B A B A ??+??+
BC=0
7. 化简逻辑函数C AB C B BC A AC F +++=
8. 化简逻辑函数F （ A,B,C,D ）=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13)
9. 化简逻辑函数(1,3,4,9,11,12,14,15)(5,6,7,13)m d Y =∑+∑
10. 化简逻辑函数(,,,)(0,2,5,7,8,10,13,15)L A B C D m =∑
11. 化简逻辑函数F= ∑m （1，3，8，9，10，11，14，15）
12. 化简逻辑函数)15,14,7,6,3,2(),,(m C B A Y ∑=
13. 化简逻辑函数L AB AB AB AB =+++
14. F= ∑m(0,2,3,4,8,10,11）
15. 化简逻辑函数)15,14,13,12,10,9,8,7,5,1,0(),,,(m D C B A L ∑=
16. 化简逻辑函数F(A,B,C,D)=∑m (0,6,9,10,12,15)+∑d (2,7,8,11,13,14)
17. 化简逻辑函数D C B A C B A D C B A C AB D C B A Y +?+??+=),,,(，且A ，B ，C ，D 不可能同时为0。
18. 化简逻辑函数
()()()∑∑15125214137431，，，＋，，，，，＝，，，d m D C B A F 19. 化简逻辑函数()()∑131********，，，，，，，
＝，，，m D C B A F 20. 化简逻辑函数)10,9,8,6,5,4,2,1,0(),,,(m D C B A L ∑=
21. 化简逻辑函数ABC C ABC B ABC A Y ??=
22. 化简逻辑函数F （A 、B 、C 、D ）=Σm （0，2，8，9，10，11，13，15）
23. 化简逻辑函数Y BCD BC ACD ABD =+++
24. 化简逻辑函数
25. 用卡诺图把下逻辑函数化简成最简与或式。 D C B A D C B A D C A Y ++++=给定约束条件为
0=+++++ABCD D ABC D C AB D C AB CD B A D C B A
26. 化简逻辑函数)14,11,10,6,3,2()12,9,4,1,0(),,,(d m D C B A Y ∑+∑=
27. 化简逻辑函数)15,11,5,3,2()13,9,6,4,1,0(),,,(d m D C B A Y ∑+∑=
28. 逻辑函数Y （A ，B ，C ，D ）=∑)9,6,5,4,2,1(约束条件为AB+AC=0
29. 化简逻辑函数BC DE C B BD A BD C A F +++++=)())((
30. 化简逻辑函数()()()()D
C B A
D C B A D C B A D C B ++++++++++++=A F ()D A +
31. 用公式化简逻辑函数：C B C A B A D B BC D C A Y ?+++++?=
32. 化简逻辑函数()D C A C B A B A D C Y ?++⊕=，给定约束条件为AB ＋CD ＝0。
33. 已知 ，试证明 = 。 34. 化简逻辑函数F= A(B+C ) +A (B +C)+ BCDE+B C (D+E)F
35. 化简逻辑函数DE B A D BC A C B A D C D B C B AC Y +++++++=)(
36. 化简逻辑函数D C A CD B A Y ⊕++?+=
37. 化简逻辑函数()()()()()C B D B C A B A C A F +++++=
38. 化简逻辑函数()()∑15,141311109765410，，，，，，，，，，
＝，，，m D C B A F 39. 化简逻辑函数()
()BC AD C B A B A F ++?+=C B A
40. 化简逻辑函数D C A C B A D C D C A ABD ABC Y ++?+++= 第四章
一、填空题（每题2分，共4分）
1. 2004 个1进行异或运算的结果为（ ）。
2. 74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
二、综合分析题（每题15分，共15分）
1. 试分析如图所示的组合逻辑电路。 1. 写出输出逻辑表达式；
2. 化为最简与或式；
3. 列出真值表；
4. 说明逻辑功能。
三、综合设计题（每题15分，共300分）
1. 某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用74LS138和与非门实现此功能的逻辑电路。
2. 试用一片四位加法器将5421BCD 码转换为2421BCD 码。请完成设计并画出接线图。
3. 试用一片3—8译码器74LS138及与非门实现如下逻辑函数。 AC BC AB C B A C B A C B A F F
++=⊕⊕=),,(),,(21 4. 用一片双4选一数据选择器及与非门实现如下逻辑函数。 AC BC AB C B A C B A C B A F F ++=⊕⊕=),,(),,(21
5. 试用一片四位加法器及最少的门电路将8421BCD 码转换为2421BCD 码。请完成设计并画出接线图
6. 用一片3—8译码器74LS138及与非门实现如下逻辑函数。
+=⊕⊕=AB C B A C B A C B A F F ),,(),,(21
7. 某雷达站有3部雷达A 、B 、C ，其中A 和B 功率消耗相等，C 的功率是A 的2倍。这些雷达由两台发电器X 和Y 供电，发电机X 的最大输出功率等于雷达A 的功率消耗，发电机Y 的最大输出功率是X 的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。
8. 设计“一位十进制数”的四舍五入电路（采用8421BCD 码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
9. 用8选1数据选择器CT74LS151实现下列函数：Y （A,B,C,D ）=Σm(1,5,6,7,9,11,12,13,14)。
10. 试用一片四位加法器及最少的门电路将8421BCD 码转换为5421BCD 码。请完成设计并画出接线图。
11. 试用一片74LS138辅以与非门设计一个BCD 码素数检测电路，要求：当输入为大于1的素数时，电路输出为1，否则输出为0（要有设计过程）。
12. 已知一个TTL 结构的8—1数据选择器，其选择输入法端口A1齐根断裂，信号无法输入。其余功能完好，请利用这片数据选择器实现逻辑函数F （A ，B ，C ）=m （1，2，4，7）。
13. 设计一个多功能组合逻辑电路。变量M 和N 为功能选择输入信号。A 、B 为逻辑变量。F 为电路的输出。当M 、N 取不同值时，电路具有不同的逻辑功能。试应用八选一数据选择器和适当的门电路实现。
M
N F 0
0 A 0
1 A ⊕B 1
0 AB 1
1 A+B
14. 设计一位8421BCD 码的判奇电路，当输入码含奇数个“1”时，输出为1，否则为0。要求使用两种方法实现：
（1）用最少与非门实现，列出与非函数式；
（2）用一片8选1数据选择器74LS151加若干门电路实现，画出电路图。
15. 应用3线—8线译码器74LS138和适当的逻辑门设计一个一位全加器
（1）列出全加器真值表
（2）写出输出函数逻辑表达式
（3）画出逻辑图
16. 给定逻辑函数F （A ，B ，C ，D ）=m （4，5，6，7，8，13，14，15）
试用附图所示器件实现之。要求只能用附图中提供的器件和连线，不能再加其他器件。输入只提供原变量，不提供反变量，也不提供0和1.附图中4选1多路选择器中的B 为高位。
17. 应用3线—8线译码器74LS138和适当的逻辑门设计一个一位全减器
（1）列出全减器真值表
（2）写出输出函数逻辑表达式
（3）画出逻辑图
18. 今有A 、B 、C 三人可以进入某秘密档案室，但条件是A 、B 、C 三人在场或有两人在场，但其中一人必须是A ，否则报警系统就发出警报信号。试：（1）列出真值表； （2）写出逻辑表达式并化简； （3）画出逻辑图。
19. 应用一个8—1数据选择器设计一个8421BCD 码四舍五入电路。当输入信号为0≦DCBA ≦4时，输出信号L 为0，当输入信号为5≦DCBA ≦9时，输出信号L 为1。
20. 试用四位超前进位全加器74LS283和适当的逻辑门实现两个一位8421BCD 码十进制数的加法运算。
第五章
一、填空题（每题2分，共10分）
1. JK 触发器要求状态由0→1，其输入信号应为( )。
2. 置位信号用来将触发器置位成（ ），复位信号用来将触发器复位成（ ）
3. 将JK 触发器的J 端和K 端连接在一起，其输出Q 相当于对输入时钟信号（ ）分频。
4. 对于JK 触发器，若K J =，则可完成（ ）触发器的逻辑功能；若K J =，则可完成（ ）触发器的逻辑功能。
5. 若用J K 触发器来实现特性方程AB Q A Q n 1n +=+，则J K 端的方程应为（ ）.
二、画图计算空题（每题10分，共110分）
1. 图（a ）中CP 的波形如图（b ）所示。要求：
（1）写出触发器次态Qn+1的最简函数表达式和Y1、Y2的输出方程。
（2）在图（b ）中画出Q 、Y1和Y2的波形（设Q n=0）
2. JK触发器，时钟波形CP及输入控制J、K波形如图所示。试分别画出主从型JK触发器和负边沿JK触发器输出端Q的电压波形，设触发器的初始状态为零。
3. 试画出在CP脉冲作用下Q1,Q2,Y对应的电压波形. 设触发器的初态为0.
4. 逻辑电路和各输入信号如图所示，画出各触发器Q端的波形（触发器的初态均为零）。
5. 触发器组成的电路如图所示。已知输入波形如图所示，画出Q端的波形。设电路初态未被外电路确定，均看作0。
6. 图所示电路为单次脉冲发生电路。每按动一次按钮S，电路能输出一个定宽的脉冲。
（1）试画出Q1 、Q2的波形。
（2）结合时序波形图简要说明电路工作原理，指出电路输出的单脉冲的宽度。
7. 由JK和D触发器组成的电路和输入波形分别如下图，试画出Q1和Q2的波形。要求给出分析过程，写出激励方程和状态方程。初始状态为Q1=1， Q2=0。
8. 已知电路及CP、A的波形如图所示，设触发器的初态均为“0”，试画出输出端B和C 的波形。
9. 主从型JK触发器组成的逻辑电路及输出波形如图所示，画出输出端波形。
10. 由主从型JK触发器组成的电路及给定的输入波形如图所示。试画出输出端Q1、Q2的电压波形。
11. 电路下图所示，试写出Z 1 、Z 2 、Z 3 的输出逻辑表达式，并画出在CP脉冲作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形。画出6个CP 周期即可。（设Q 0 、Q 1 的初态分别为1态和0态）
第六章
一、填空题（每题2分，共22分）
1. 构造一个十进制的加法计数器，需要多少（）个触发器。
2. 五个D触发器构成环形计数器，其计数长度为（）。
3. 欲将一个存放在移位寄存器中的二进制数乘以16，需要（）个移位脉冲。
4. 用N位移位寄存器构成的扭环形计数器的模是（）。
5. 用移位寄存器产生11101000序列，至少需要( )个触发器。
6. 5位扭环形计数器的无效状态为( )。
7. n位触发器构成的扭环形计数器,其无关状态数为个( )
8. 欲构成能记最大十进制数为999的计数器，至少需要（）片十进制加法计数器，或（）片4位二进制加法计数器芯片。
9. 四位二进制减法计数器的初始状态为0011，四个CP脉冲过后它的状态为（）。
10. 有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）。
11. 一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为（）。
二、画图计算空题（每题10分，共50分）
1. 应用四位二进制加计数器74161构成一个按8421BCD码计数的70进制计数器，画出电路连接图。
2. 应用四位二进制加计数器74161构成一个按二进制计数的70进制计数器，画出电路连接图。
3. 应用四位二进制加计数器74161构成一个按8421BCD码计数的60进制计数器。
4. 应用四位二进制加计数器74161构成一个按8421码计数的90进制计数器。
5. 试画出下图所示逻辑电路（Q3——Q0）的输出波形,试分析该电路的逻辑功能。
三、综合分析题（每题15分，共240分）
1. 试分析如图所示的时序电路，并画出状态图。 0
Q K 1
Q ?J
CP K ?J CP ‘1
’1Q 0Q &
z FF0
FF1CP
2. 分析下图所示电路的逻辑功能，检查电路能否自启动。
3. 已知下图所示的时序逻辑电路，假设触发器的初始状态均为“0”，试分析：
（1） 写出驱动方程、状态方程、输出方程。(2) 画出状态转换表，状态图，指出是几进制计数器。(3) 说明
该计数器能否自启动。
4. 电路如图所示，在时钟脉冲CLK 作用下，当输入序列X=1101111101时求输出序列Z 。初始状态Q2Q1=10.
5. 分析以下同步时序逻辑电路的逻辑功能。请写出分析过程。
Title Number Revision
Size
B
Date:
23-May -2002Sheet of File:D:\贾立新\个人资料\考试试卷\My Design.ddb Drawn By :Q0Q1
&
C1
1K 1J
C11K 1J C11K 1J CP Q2Y
6. 电路下图所示，其中RA=RB=10k Ω,C=0.1μf ，试问：
1．在Uk 为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=?
2．分析由JK 触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图，说明电路能否自启动；
3．Q3、Q2、Q1的初态为000，Uk 所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？
7. 分析下面电路的逻辑功。要求写出驱动方程、状态方程、输出方程、状态转换表、画状态转换图、判断电路能否自启动、并说明电路功能
8. 逻辑电路如图所示，试分析其逻辑功能。若X 端输入的串行码序列为{5D36}H, 试求Y 端输出序列是什么？
9. 如图所示时序逻辑电路，试分析该电路的功能，并判断能否自启动，画出状态表和状态图。
10. 试分析同步时序逻辑电路，要求写出各触发器的驱动方程、状态方程，画出完整的状态转换图（按Q3Q2Q1排列）
11. 试分析下图所示的同步时序电路，写出各触发器的驱动方程，电路的状态方程和输出方程，画出状态转换表和状态转换图。
12. 试分析下图是多少进制的计数器，电路的分频比是多少？。要求有分析过程。
13. 由两片74LS161（四位同步二进制加法计数器）组成的同步计数器如图所示，试分析其分频比（即Y与CP 之频率比），当CP频率为20kHz,则Y的频率为多少？要求有分析过程。
14. 序列码发生器电路如图所示。
要求：（1）试画出该电路的状态图;
（2）指出Z的输出序列。
15. 由移位寄存器74LS194和3—8译码器组成的时序电路如图所示。分析该电路。（1）列出该时序电路的状态迁移表（设起始状态为110）。
（2）指出该电路输出端Z产生什么序列。
16. 分析下两图给出的电路: 1.说明这是多少进制的计数器？2.两片之间是多少进制？
四、综合设计题（每题15分，共210分）
1. 试用D触发器和适当的门电路等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：100101 。
2. 用最少的JK边沿触发器和少量与非门设计一个七进制加法计数器。
3. 用JK触发器设计一个模为4的同步可控加减计数器，当控制端X=0时为模为4的加计数，当X=1时为模为4的减计数。
4. 已知一个同步计数器的时序如下图所示。请用维持阻塞D触发器和与非门为组件实现此同步计数器。
5. 试用JK触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。
6. 试用JK触发器和适当的门电路等器件设计一个数字序列产生器，它可以周期性的产生如下数字序列信号：100110。
7. 试设计一序列脉冲检测器，当连续输入信号110时，该电路输出为1，否则输出为0。
8. 应用负边沿JK触发器设计一个1101序列检测器。当连续输入信号为1101时，其输出为1，否则输出为0。其检测的序列首尾可重复使用。 9. 试用正边沿JK触发器设计一同步时序电路，其状态转换图如图所示，要求电路最简。
10. 设计一个串行数据检测器。该检测器有一个输入端X ，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出Y=1，否则输出Y=0。
11. 试设计一序列脉冲检测器，X 为输入，Z 为输出，当检测到X （自左向右）连续输入信号101时Z=1，否则Z=0，X 输入的1不能首尾重复使用。
12. 试用74161（四位二进制计数器）、74138（3线——8线译码器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：{}H A 97。
13. 试用74161（四位二进制计数器）、74138（3线——8线译码器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：{}H D 58
14. 试用74161（四位二进制计数器）、74151（8—1数据选择器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：{}H A 73
第八章
一、填空题（每题2分，共8分）
1. 555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01μF 电容接地，则上触发电平
U T+ ＝（ ）V ，下触发电平U T –＝（ ）V 。
2. 在555定时器组成的脉冲电路中，脉冲产生电路有（ ），脉冲整形电路有（ ）、（ ），
3. 由555定时器构成的三种电路中，（ ）和（ ）是脉冲的整形电路。
4. 555定时器可构成（ ）（ ）（ ）等电路。
二、画图计算空题（每题10分，共110分）
1. 用555定时器构成的多谢振荡器，如图所示：
当电位器R W 滑移至上下两端时，分别计算振荡频率和相应的占空比。
2. 555定时器构成的多谐振荡器如图所示，试计算该电路输出电压的频率，画出输出电压V o及0.1 F电容两端的波形。Vcc=12V。
3. 试说明下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和ΔU T ，并画出其输出波形。
4. 如图电路为两个555定时器构成的频率可调而脉宽不变的方波发生器，试说明工作原理；确定频率变化的范围和输出脉宽；解释二极管D在电路中的作用。
5. 试用集成定时器5G555构成一个震荡频率f=150kHz 的多谐振荡器（电容取1000pF ）。要求输出为方波。并用双向移位寄存器74LS194对多谐振荡器的输出信号进行分频处理，产生频率为37.5kHz 的脉冲信号。5G555和74LS194的逻辑图见图所示。
6. 如图所示电路：
（1）试分析555（1）和555(2)所组成的电路功能。
（2）若要求扬声器在开关S 按下后，以1.2kHz 频率持续响10S ，试确定图中R 2的阻值。
7. 应用555定时器构成一个斯密特触发器。画出其电路连接图，并简述其工作原理。
8. 应用555定时器构成一个可重复触发的单稳态触发器。画出其电路连接图，并简述其工作原理。
9. 应用555定时器构成一个占空比可调的多谐振荡器。画出其电路连接图，并简述其工作原理。
10. 下图是某MSI 计数芯片的应用电路，设VD 为理想二极管，R1=R2=5.1K Ω,C=0.1μF 。
(1)分析此电路，指出M=1时，它为几进制计数器？当M=0时，又为几进制？
（2）图中555定时器构成了何种基本应用电路？时钟脉冲CP 的频率?≈f CP M=1时，输出信号u 0的频率≈f
0？M=0时，输出信号u 0的频率≈f 0？
11. 由主从JK触发器和555定时器组成的电路如图（a）所示，已知CP为10Hz的方波，如图（b）所示。R1=10kΩ，R2=56kΩ，C1=1000pF，C2=4.7uF，触发器的Q端初态为1，555输出端初态为0。
（1）试画出Q端，u1、u0相对于CP脉冲的波形。
（2）试求出Q端输出波形的周期。
数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；
⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分
填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）
数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．1是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是 与 ， 或 和 非 。 4．三态门的工作状态是 0 ， 1 ， 高阻 。 5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。 6．施密特触发器的主要应用是 波形的整形 。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。 8．实现A/D 转换的主要方法有 ， ， 。 三．化简逻辑函数（14） 1．用公式法化简- -+++=A D DCE BD B A Y ，化为最简与或表达式。 解；D B A Y +=- 2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。 四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。 五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画 出Q 端波形（设初态Q ＝0）(15) 解；（1）AQ Q Q n +=- +1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。（15） 七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作 波形，并求出振荡频率。（15）
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。）1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。 其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为
1。 11、对于任意一个最小项，只有一组变量的取值 使其值为1，而在变量取其他各组值时 这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之 积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为RS、JK、 D、T、 T’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、 状态方程）、状态图、状态表、时序图。 18、（251）10 =（11111011）2 =（FB）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
太原科技大学 数字电子技术 课程试卷 B 卷 一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、 通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（ ）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（ ）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（ ）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线
数字电路期末复习题及答案 一、填空题 1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用 1 _ 和_0 ___ 来表示。 2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。 3、逻辑代数又称为布尔代数。最基本的逻辑关系有与、或、非三种。常 用的几种导出的逻辑运算为与非或非与或非同或异或。 4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。 5、逻辑函数F=A BCD +A+B+C+ __________ 。 6、逻辑函数F=A B A B A B AB = ______ 0 _______ 。 7、OC门称为集电极开路门，多个OC门输出端并联到一起可实现丄与功能。 8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。 9、触发器有2 个稳态，存储8位二进制信息要__8 ________________________个触发器。 1 0、一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S = 0且R= 0的信号。 11、一个基本RS触发器在正常工作时，不允许输入R=S= 1的信号，因此它的约束条件是RS=0 。 1 2、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。 13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重 要的参数为脉宽。 14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。 15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。 16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。 17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。 、选择题 1 一位十六进制数可以用 C 位一进制数来表示。 A 1 B . 2 C.4D16 2、十进制数25用8421BCD码表示为 B 。 A 10 101 B . 0010 0101 C.100101 D .10101 3、以下表达式中符合逻辑运算法则的是D。 2 A. C ? C=C B. 1+1 =10 C.0<1 D. A+1 =1 4、当逻辑函数有n个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2n 5、在何种输入情况下，“与非”运算的结果是逻辑0。 _D _____________________ A .全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 6、N个触发器可以构成能寄存B 位二进制数码的寄存器。 A. N- 1 B. N C. N+1 D. 2N 7、一个触发器可记录一位二进制代码，它有C 个稳态。 A. 0 B. 1 C. 2 D. 3 E. 4
数字电子技术基础考题 」、填空题：（每空3分，共15分） 辑表达式 ）和（ 卡诺图 路，称为全加器。 等° 17. 根据不同需要，在集成计数器芯片的基础上，通过采用 进位输出置最小数法 等方法可以实现任意进制的技术器。 18. 4. 一个JK 触发器有_2_个稳态，它可存储_J — 位二进制数。 19. 若将一个正弦波电压信号转换成 同一频率的矩形波，应采用 多谐振荡器 _______ 电路。 20. __________________________________________ 把JK 触发器改成T 触发器的方法是J=k=t __________________________________________________ 。 21. N 个触发器组成的计数器最多可以组成 _^n 进制的计数 器。 1逻辑函数有四种表示方法，它们分别是（ 真值表 ）、（ 逻辑图 2. 将2004个“ 1 ”异或起来得到的结果是（ 3. 由555定时器构成的三种电路中, ）和（ 是脉冲的整形电路。 4. TTL 器件输入脚悬空相当于输入（ 电平。 5. 基本逻辑运算有：（and not ）和（or ）运算。 6. 采用四位比较器对两个四位数比较时, 先比较 最咼 位。 7. 触发器按动作特点可分为基本型、 （同步型 主从型 ）和边沿型; 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器 9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL ）电路和 CMOS ）电路。 10. 施密特触发器有（ 2 ）个稳定状态?，多谐振荡器有（0 ）个稳定状态。 11.数字系统按组成方式可分为 功能扩展电路、功能综合电路 两种; 12?两二进制数相加时，不考虑低位的进位信号是 加器。 13?不仅考虑两个 本位 .相加，而且还考虑来自 低位进位 _______ 相加的运算电 14.时序逻辑电路的输出不仅和 该时刻输入变量的取值 有关，而且还与_电路原来 的状态 有关。 15?计数器按CP 脉冲的输入方式可分为 同步计数器和 异步计数器。 16?触发器根据逻辑功能的不同，可分为 rs jk 反馈归零法 置数法
数字电路测试题2答案 一、 填空 1、（110110）2 = ( 54 )10 = ( 66 )8 = ( 01010100 )8421BCD 。 2、逻辑代数有 与 、 或 、 非 三种基本运算。 3、逻辑函数有 真值表 、 逻辑表达式 、 逻辑图 、 波形图 、 卡诺图 五种表示方法。 4、逻辑函数D C B B A F ??+=的反函数F =（A+B ）(B +C+D)，对偶函数 F '=(A +B)(B+D C +) 5、用卡若图化简函数，包围圈内相邻项的个数应为n 2。 6、C B AC C B A F ++=的最小项之和式F=A B C +A B C+ABC+A B C 7、常用集成芯片74LS00、74LS76、74LS151的名称分别是:四二输入与非门、双JK 触发器 、 八选一数据选择器。 8、如图1—1所示 ： 图1—1 F 1= AB+BC 、 F 2= 1 、 F 3=A+B 。 9、如图1—2所示，电路的输出： 1）、当 C=0时， F = A+B 2）、当 C=1时， F = 高阻态 F 图1—2 10、JK 触法器是一种功能齐全的触发器，它具有 保持 、 置0 、 置1 、 翻 砖
的逻辑功能。 11、只具有 置0 和 置1 功能的触发器是D 触发器。 12、设计一个同步6进制计数器，需要 3 个触发器。 13、如图1—3所示，Q n+1＝n Q 14、如图1—4所示：同步四位二进制计数器74LS161构成的是 十三 进制计数器。 15、施密特触发器 有两个稳定状态，有两个不同的触发电平，具有回差特性。多谐振荡器没有稳定状态，只有两个暂稳态，利用 电容的充电和放电 作用使电路能够产生自激振荡从而在输出端输出矩形脉冲。 J K J CP K Q CP CO LD CR Q 3 Q 2 Q 1 Q 0 0 0 0 1 CT T CT P CP & 1 1 74LS161 D 3 D 2 D 1 D 0 图1—3 图1—4 图1—5 16、如图1—5所示：由555定时器和电阻R 1、R 2及电容C 构成的电路是 多谐振荡器电路 。 17、A/D 转换是将 模拟信号转换为数字信号 的转换过程，通过 采样 、 保持 、 量化 、 编码 等四个步骤完成。 二、 将下列函数化简成最简与或式 （1）()C B BC BC A ABC A Y D C B A ++++=、、、 （用公式法化简） 解： Y=A+ABC+A BC +BC+B C =A(1+BC+BC )+C(B+B )=A+C （2）()C B A ABC C B A Y D C B A ++⊕=)(、、、 （用公式法化简） 解： Y=(A ⊕B)C+ABC+A B C = A BC+A B C+ABC+A B C =A C(B+B )+AC((B+B )=C
数字电子技术练习题及答案 一、填空题 1、(238)10＝( )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器 ）、（ D 触发器 ）、（ JK 触发器 ）、（ T 触发器 ）和（ T ’触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ）、（ 同步触发器 ）和（ 边沿触发器 ）等。 28、JK 触发器在JK ＝00时，具有（ 保持 ）功能，JK ＝11时；具有（ 翻转 ）功能；JK ＝01时，具有（ 置0 ）功能；JK ＝10时，具有（ 置1 ）功能。 29、JK 触发器具有（ 保持 ）、（ 置0 ）、（ 置1 ）和（ 翻转 ）的逻辑功能。D 触发器具有（ 置0 ）和（ 置1 ）的逻辑功能。RS 触发器具有（ 保持 ）、（ 置0 ）和（ 置1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T ’触发器具有（ 翻转 ）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程是（ n n n Q K Q J Q +=+1 ）；D 触发器的特性方程是（ D Q n =+1 ）；T 触发器的特性方程是（ n n n Q T Q T Q +=+1 ）； T ’触发器的特性方程是（ n n Q Q =+1 ）。
数字电子技术练习题及 答案 TPMK standardization office【 TPMK5AB- TPMK08- TPMK2C- TPMK18】
数 字电子技术练习题及答案 一、填空题 1、(238)10＝( 11101110 )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。
数字电子技术试卷 一、选择题： A组： 1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的 A、00100 B、10100 C、11011 D、11110 ２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和 C、逻辑函数的最简或与式 D、逻辑函数的最大项之和 ３、在下列逻辑电路中，不是组合逻辑电路的是（D） A、译码器 B、编码器 C、全加器 D、寄存器 ４、下列触发器中没有约束条件的是（D） A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 ５、555定时器不可以组成D。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.J K触发器 ６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。 A、有 B、无 C、允许 D、不允许 ７、（D）触发器可以构成移位寄存器。 A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 ８、速度最快的A/D转换器是（A）电路 A、并行比较型 B、串行比较型 C、并－串行比较型 D、逐次比较型 9、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K触发器 B. R-S触发器 C. D触发器 D. T触发器 10.（电子专业作）对于VHDL以下几种说法 错误的是（A ） A VHDL程序中是区分大小写的。 B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成 C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚 D 结构体是描述元件内部的结构和逻辑功能 B组： 1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ） A.二进制 B.八进制 C. 十进制 D.十六进制 2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ） A.0101 B.0110 C. 0111 D. 1000
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
第二章 2.2 证明下列异或运算公式 （1）A 0A =⊕ 证明： 左侧0A 0A ?+?= A = 得证 （2）A 1A =⊕ 证明： 左侧1A 1A ?+?= A = 得证 （3） 0A A =⊕ 证明： 左侧A A A A ?+?= 0= 得证 （4）A A A =⊕ 证明： 左侧A A A A ?+?= A = 得证 （5）B A B A ⊕=⊕ 证明： 右侧B A B A ?+?= B A B A ?+?= B A ⊕= 得证 (6) )C B (A C )B A (⊕⊕=⊕⊕ 证明： 等式右侧)C B (A ⊕⊕= )C B C B (A +⊕=
)C B C B (A )C B C B (A +++= C B A C B A )C B C B (A ++?= C B A C B A )C B )(C B (A ++++= C B A C B A )C C C B BC B B (A +++++= C B A C B A C B A A B C +++= C )B A AB (C )B A B A (+++= C )B A (C )B A (⊕+⊕= （将看成一个整体)B A (⊕，用M 来表示 C M C M += C M ⊕= 再替换M ，则） C )B A (⊕⊕= 得证 2.3 用逻辑代数法将下列逻辑函数式化简为最简与或表达式 （1）L=AB(BC+A) 解：L=AB(BC+A) =ABC+AB =AB(C+1) =AB (2) L=B B A B A ++ 解：L=B B A B A ++ =B A B A )1(++ =B B A + =B B A ++ A =A+B (3) C B B C B C A A B C A L ++++= 解：C B B C B C A A B C A L ++++=
数字电路模拟题（答案附后） 注：此为上次考试模拟卷和答案，与本次模拟卷题目相同，但顺序不同，以此卷做参考。 一、 1、数制转换（其中B表示二进制，D表示十进制，H表示十六进制） （1）（10110）B=( )D （2）（0.1011）B=( )D （3）（3B）H=( )D (4) (0.35) H=（）D (5) (0.34)D=（）H=( )B (6) (1011.101) B=( )D (7) (3F) H =( )D (8) (0.8125) D=( )B (9) (173) D=( )H (10) (0101.0110)B=( )D (11) (8FA.C6)=( )B (12) (0.35 )H = ( )D (13) (73)D =( )H 2、利用逻辑代数的基本公式和常用公式化减下列各式 3、指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？ 4、设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？ 二、如图所示为由NMOS管构成的逻辑电路。试写出其逻辑表达式并说明它是什么逻辑电路？ 三、双互补对与反相器引出端如图所示，试连接成3输入端或非门。
四、试分析如图所示逻辑电路的功能，写出逻辑表达式和真值表。 1、 2、 3、 五、1、试用三个3输入端与门，一个或门和非门实现语句“A>B”,A和B均为两位二进制数。 2、试用三个3输入端与门，一个或门和数个非门实现语句“A>B”,A和B均为两位二进制数。 3、分别写出同步RS、T触发器的特性表和特性方程。 4、用2输入与非门和反相器设计一个三位的奇偶校验器，即当3位数中有奇数个1时输出为1，否则输出为0。 六、电路如图所示，写出驱动方程、状态方程、列出状态表、画出状态图，并确定逻辑功能。 1、
数字电路习题及参考答案2 单项选择题 1.下列电路属于组合逻辑电路的是（）。 A、全加器 B、寄存器 C、计数器 D、触发器 答案：A 2.若所设计的编码器是将 31 个一般信号转换成二进制代码，则输出应是一组 N=（）位的二进制代码。 A、3 B、4 C、5 D、6 答案：C 3.对TTL与非门多余输入端的处理，不能将它们（）。 A、与有用端连在一起 B、悬空 C、接高电平 D、接地 答案：D 4.如果要判断两个二进制数的大小或相等，可以使用（）电路。 A、译码器 B、编码器 C、数据选择器 D、数据比较器 答案：D 5.主从JK触发器是在（）。
A、CP下降沿触发 B、CP上升沿触发 C、CP=1的稳态下触发 D、与CP无关 答案：A 6.当优先编码器的几个输入端（）出现有效信号时，其输出端给出优先权较 高的输入信号的代码。 A、同时 B、先后 C、与次序无关 答案：A 7.多位数值比较器比较两数大小顺序是（）。 A、自高而低 B、自低而高 C、两种顺序都可以 D、无法判断 答案：A 8.在大多数情况下，对于译码器而言（）。 A、其输入端数目少于输出端数目 B、其输入端数目多于输出端数目 C、其输入端数目与输出端数目几乎相同 答案：A 9.将BCD代码翻译成十个对应的输出信号的电路有（）个输入端。 A、3 B、4 C、5 D、6 答案：B 10.下列选项不能消除竞争冒险的是（）。
A、接入滤波电容 B、引入选通脉冲 C、改变输入信号 D、修改逻辑设计 答案：C 11.同步触发器的同步信号为零时，现态为1，次态为（）。 A、无法确定 B、0 C、1 D、以上说法都不对 答案：C 12.对同一逻辑门电路，分别用正逻辑与负逻辑表示，则满足（）关系。 A、对偶 B、互非 C、相等 D、无任何关系 答案：A 13.由与非门构成的基本R、S触发器输入端，则约束条件为（）。 A、RS=1 B、R+S=0 C、RS=0 D、R+S=1 答案：C 14.下列电路中，不属于组合逻辑电路的是（）。 A、译码器 B、计数器 C、编码器 D、数据分配器 答案：B
数字电子技术基础 试题库及答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲同
时加到所有触发器上 C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是（） A、施密特触发器的回差电压ΔU=U T+-U T- B、施密特触发器的回差电压越大，电 路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能力越强 9、下列说法正确的是（） A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态 C、多谐振荡器有两个暂稳态 10、下列说法正确的是（） A、555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平 C、555定时器没有清零端 三、判断题（每题1分，共10分） 1、A+AB=A+B （） 2、当输入9个信号时，需要3位的二进制代码输出。（） 3、单稳态触发器它有一个稳态和一个暂稳态。（） 4、施密特触发器有两个稳态。（） 5、多谐振荡器有两个稳态。（） 6、D/A转换器是将模拟量转换成数字量。（） 7、A/D转换器是将数字量转换成模拟量。（） 8、主从JK触发器在CP=1期间，存在一次性变化。（） 9、主从RS触发器在CP=1期间，R、S之间不存在约束。（） 10、所有的触发器都存在空翻现象。（） 四、化简逻辑函数（每题5分，共10分） 1、 2、Y（A，B，C，）=∑m（0，1，2，3，4，6，8，9，10，11，14） 五、画波形图（每题5分，共10分） 1、 2、 六、设计题（每题10分，共20分）
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1