实验一 TTL集成逻辑门电路的参数的测试
一．预习要求
1．预习TTL与非门有关内容，阅读TTL电路使用规则。
2．与非门的功耗与工作频率和外接负载情况有关吗？为什么？
3．测量扇出系数的原理是什么？为什么一个门的扇出系数仅由输出低电平的扇出系书来决定？
4．为什么TTL与非门的输入引脚悬空相当于接高电平？
5．TTL门电路的闲置输入端如何处理？
二．实验目的
1．掌握TTL集成与非门的主要参数、特性的意义及测试方法。
2．学会TTL门电路逻辑功能的测试方法。
三．实验原理
TTL集成与非门是数字电路中广泛使用的一种逻辑门，本实验采用4输入双与非门74LS20，在一片集成块内含有两个互相独立的与非门，每个与非门有四个输入端。74LS20内部逻辑图及引脚排列如图1-1(a)、（b）所示。
图1-1（a）
1.与非门的逻辑功能
与非门的逻辑功能是：当输入端有一个或
一个以上的低电平时，输出端为高电平；只有
输入端全部为高电平时，输出端才是低电平。
（即有“0”得“1”，全“1”得“0”。）
对与非门进行测试时，门的输入端接数据
开关，开关向上为逻辑“1”，向下为逻辑“0”。
门的输出端接电平指示器，发光管亮为逻辑
“1”，不亮为逻辑“0”。基本测试方法是按真
值表逐项测试，但有时按真值表逐项进行测试
似嫌多余，对于有四个输入端的与非门，它有十六个最小项，实际上只要按表1-1所示的五项进行测试，便可以判断此门的逻辑功能是否正常。
表1-1
2.TTL与非门的主要参数
（1）导通电源电流I CCL与截止电源电流I CCH
与非门在不同的工作状态，电源提供的电流是不同的，I CCL是指输出端空载，所有输入端全部悬空，与非门处于导通状态，电源提供器件的电流。I CCH是指输出端空载，输入端接
输入输出
A n
B n
C n
D n F1F2
1 1 1 1
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
图1-2（a）图1-2（b）
图1-1（b）
地，与非门处于截止状态，电源提供器件的电流。测试电路如图1-2(a)、（b ）所示。通常I CCL >I CCH ，它们的大小标志着与非门在静态情况下的功耗大小。
导通功耗：P CCL =I CCL U CC 截止功耗：P CCH =I CCH U CC
由于I CCL 较大，一般手册中给出的功耗是指P CCL 。 （2）低电平输入电流I IL 与高电平输入电流I IH
I IL 是指被测输入端接地，其余输入端悬空，流出被测输入端的电流，如图1-3（a ）所示，在多级门电路中它相当于前级门输出低电平时，后级向前级门灌入的电流，因此它的大小关系到前级门的灌电流负载能力，因此希望I IL 小些。
I IH 是指被测输入端接高电平，其余输入端接地，流入被测输入端的电流，如图1-3（b ）所示，在多级门电路中它相当于前级门输出高电平时，前级门的拉电流负载，它的大小关系到前级门的拉电流负载能力，因此希望I IH 小些。由于I IH 较小，难以测量，所以一般免于测试此项内容。
（3）扇出系数N O
扇出系数是指门电路能驱动同类门的个数，是衡量门电路负载能力的一个参数，TTL 与非门有两种不同性质的负载：灌电流负载和拉电流负载，因此有两种扇出系数：低电平扇出系数N OL 、高电平扇出系数N OH 。低电平扇出系数N OL 测试电路如图1-4所示，门的输入端全部悬空，输出端接灌电流负载，调节RW 使I OL 增大，U OL 随之增高，当U OL 达到U OLM (手册中规定低电平规范值为0.4V)时的I OL 就是允许灌入的最大负载电流I OLM ，则
图1-4
图1-
3 (b)
图1- 3 (a)
N OL =
IL
OLM
I I N OL 的大小主要受输出低电平时，输出端允许灌入的最大负载电流I OLM 的限制，如灌入的负载电流超出该值，输出低电平将显著升高，以致造成下级门电路的误动作。
高电平扇出系数N OH
通常I IH <>N OL ,故常以N OL 作为门的扇出系数。 （4）电压传输特性
与非门的输出电压U O 随输入电压U I 而变化的曲线U O =f(U I )称为电压传输特性，如图1-5
所示。它是门电路的重要特性之一，通过它可以知道与非门的一些重要参数，如输出高电平U OH 、输出低电平U OL 、关门电平U oFF 、开门电平U oN 、阀值电平U T 及抗干扰容限U NL 、U NH 等。
电压传递特性的测试方法很多，最简单的方法是逐点测试法，测试电路如图1-6所示，调节电位器RW ，逐点测出输入电压U I 及输出电压U o ，绘成曲线。
（5）平均传输延迟时间t pd
t pd 是衡量门电路开关速度的参数，是指输出
波形边沿0.5U m 点相对于输入波形对应边沿0.5U m 点的时间延迟，如图1-7所示。门电路的导通延迟时间为t pdL ,截止延迟时间为t pdH ,则平
均时间t pd =21
（t pdL +t pdH ）。t pd 的测试方法如图1-8
所示，此时与非门作为非门使用，它的输出信号与输入信号是反相的，将三个门（奇数个门）首尾相接构成一个环形振荡器。由分析可知，这个电路的振荡周期T 与门的平均延迟时间t pd 的关
图1-5
图1-6
图1-7
系为t pd =
6
T ，用示波器或频率计测出振荡波形u o 的周期，则可求出t pd 值。（需用50～100MHz 的示波器或频率计进行测量）
4输入双与非门74LS20的主要参数规范如表1-2所示：
参数名称 符号 规范值 单位 测试条件
导通电流 I CCL ≤14 mA U cc =5.5V,输入端空载，输出端空载 截止电流 I CCH ≤7 mA U cc =5.5V,输入端接地，输出端空载 低电平输入电流 I IL ≤1.8 mA U cc =5.5V,被测输入端接地，其它输入端悬空，输出端空载
高电平输入电流 I IH ≤50 μA U cc =5.5V,被测输入端U IH =2.4V ，其它输入端接地，输出端空载
输出高电平 U OH ≥2.4 V U cc =5.5V,被测输入端U IL =0.8V ，其它输入端悬空，输出端I OH =400μA
输出低电平 U OL ≤0.4 V U cc =4.5V,输入端U OH =2.0V ，输出端I OL =12.8mA 扇出系数 N O ≥8 同U OH 和U OL
平均传递延迟时间
t pd
30
ns
U cc =5V,输入端输入信号U IN =3V ，f=2MHz ，t v 、t f =10～15ns
3．TTL 集成电路使用注意事项（以TTL 与非门为例） （1）接插集成块时，要认清定位标记，不得插反。
（2）电源电压使用范围+4.5V ～+5.5V 之间，实验中要求使用U CC =+5V 。电源绝对不允许接错。
（3）闲置输入端处理方法：(a) 悬空，相当于正逻辑“1”，对一般小规模
电路的输入端，实验时允许悬空处理，但是输入端悬空，易受外界干扰，破坏电路逻辑功能，对于中规模以上电路或较复杂的电路，不允许悬空。(b) 直接接入U CC 或串入一适当阻值的电阻（1～10K Ω）接入U CC 。(c) 若前级驱动能力允许，可以与有用的输入端并联使用。
（4）输出端不允许直接接+5V 电源或直接接地，否则将导致器件损坏。
（5）除集电极开路输出器件和三态输出器件外，不允许几个TTL 器件输出端并联使用，否则不仅会使电路逻辑功能混乱，并会导致器件损坏。
图1-8
四．实验设备与器件
1．ETL系列电子技术实验台或EEL系列数字电子技术实验箱
2．示波器
3．直流电压表、毫安表
4．4输入双与非门74LS20×2
五．实验内容
实验前仔细检查集成块的标志和在实验台上的位置，特别是电源极性不得接反。
1．验证TTL集成与非门74LS20的逻辑功能
取任一个与非门连接实验电路，按其管脚排列图接线，输入端1、2、4、5分别接数据开关A、B、C、D，输出端6接电平指示器及数字电压表。改变输入端A、B、C、D的逻辑电平，逐个测试集成块中的两个门，测试结果记入表1-1中。
2．74LS20主要参数的测试
（1）导通电源电流I CCL和截止电源电流I CCH
按图1-2（a）、（b）电路接线，把毫安表接在5伏电源和14引脚之间，注意电流表的量程，将测试结果记入表1-2中。
（2）低电平输入电流I IL
按图1-3（a）接线，测试结果记入表1-2中。
（3）扇出系数N O
按图1-4电路接线，把毫安表接在电位器和6引脚之间，注意电流表的量程，电压表接在第6脚和接地之间，注意电压表的量程。调节电位器，使电压表的数字慢慢从低到高，当电压表的数字到达0.4伏，测量此时的I OLM，计算N O，记入表1-2中。
（4）电压传输特性
按图1-5电路接线，把电压表接在电位器和第1引脚与地之间，注意电压表的量程，将另一个电压表接在第6引脚和地之间，注意电压表的量程，调节电位器，使输入电压表的数字慢慢从低到高，逐点测量U I和U O的对应值，记入表1-3中。
（5）平均传输延迟时间t pd
按电路图1-5接线，将示波器的扫描速度调到底，处于最大速度，观测门电路输出脚的波形，并测量波形的周期。观察不到波形时可以将示波器的“扫描速度倍程开关”压下
或拉出。
表1-3
六．实验报告
1．记录和整理实验结果。
2．把测得的74LS20与非门各参数与它的规范值进行比较。
3．画出实测电压传输特性曲线，并从中读出各有关参数值。
实验二 CMOS集成逻辑门的参数测定
一．预习要求
1．预习CMOS与非门有关内容，阅读CMOS使用规则。
2．列出各实验内容的测试表格。
3．比较CMOS组件与TTL组件有哪些特点？在什么场合下选用CMOS组件？
4．CMOS组件电源电压变化对其工作性能有何影响？
5．CMOS组件对输入信号有什么要求？
6．CMOS与非门的闲置输入端应如何处理？
二．实验目的
1．了解CMOS集成门电路的基本性能和使用方法。
2．学习CMOS集成门电路主要参数的测试方法。
三．实验原理
CMOS逻辑门电路由NMOS和PMOS管组成。它具有功耗低、电源电压范围广、输出逻辑电平摆幅大、噪声容限高、输入阻抗高、制造工艺简单、可靠性高等优点。
本实验所用CMOS与非门型号为CD4011，是2输入四与非门。其内部逻辑图及引脚排列如图2-1（a）、（b）所示。
图2-1 (a) 图2-1 (b)
1．CMOS 与非门的逻辑功能
尽管CMOS 与非门内部电路结构与TTL 与非门不同，但它们的逻辑功能是完全一样的。
2．CMOS 与非门的主要参数
CMOS 与非门主要参数的定义及测试方法与TTL 相仿，简述如下： （1）静态功耗P D 导通功耗P DL =I DL U DD 截止功耗P DH =I DH U DD
测试电路如图2-2（a ）、（b ）所示。CMOS 电路的静态功耗非常低，一般为微瓦数量级。
（2）输出高、低电压U OH 和U OL
输出高、低电平通常是指在输出端不带任何负载的情况下测量的。当输入端全部接高电平时，测得的输出电平就是U OL （≈0V ）；当输入端有一个为低电平时，对应输出端测得的输出电平就是U OH （≈U DD ）。
图2-2 (b)
图2-
2 (a)
图2-3 (a)
图2- 3 (b)
（3）拉电流和灌电流负载能力
（a ）图2-3（a ）所示电路中，输入端接低电平，输出端接拉电流负载R L ，调节R L ，当U OH 下降到11.5V 时所对应的负载电流即为允许的拉电流I OH 。图中R O =1K 是采样电阻，只要测出R O 上的电压U RO ，即可求得： I OH =U RO /R O
（b ）图2-3（b ）所示电路中，输入端接高电平，输出端接灌电流负载R L ，调节R L ，当U OL 上升到0.5V 时所对应的负载电流即为I OL 。此时： I OL =U RO /R O
（4）电压传输特性
CMOS 门电路电压传输特性的测量方法类似于TTL 门电路。图2-4为逐点测量电压传输特性的实验电路。
（5）平均传输延迟时间t pd
由于CMOS 电路的平均传输延迟时间远大于TTL ，所以通常可以用示波器直接进行测量，图2-5（a ）为测量电路，输入f ≥100KHz 方波信号，通过隔离门Ⅰ和延迟电容C 加到被测门Ⅱ的输入端，门Ⅱ的输入、输出波形同时送到双踪示波器的Y A 、Y B
输入端，由示波器可直接读出t pdL 、t pdH ，如图2-5（b ）所示，则 t pd =（t pdL +t pdH ）/2
CMOS 与非门CD4011的主要参数规范（U DD =10V ）
a ．静态电源电流≤5μA
b ．输出低电平 0.1V
图 2- 4
图2-5 (b)
图2- 5 (a)
图2-5 (a)
c．输出高电平9.5V
d．输出驱动电流I OL300＞μbA I OH＞300μA
e．最大允许电压18V
f．最小允许电压3V
g．输出延迟时间t PH300~150ns t PL 300~150ns
h．输入电容5PF
3．CMOS电路使用注意事项：
（1）U DD接电源正极，U SS接电源负极（通常接地），电源绝对不容许反接。
（2）电源电压使用范围+3V~+18V，实验中一般要求使用+12V或+5V电源。工作在不同电源电压下的器件，其输出阻抗、工作速度和功耗也会不同，在设计、使用中应引起注意。
（3）器件输入信号U i，要求在U SS
（4）闲置输入端一律不准悬空，输入端悬空不仅会造成逻辑混乱，而且容易损坏器件。
闲置输入端的处理方法：
（a）按照逻辑要求，直接接U DD或U SS。
（b）工作速度不高的电路中，允许与有用输入端并联使用。
（5）输出端不允许直接与U DD或U SS连接，否则将导致器件损坏。
（6）除三态器件外，一般不允许几个器件输出端并接使用。为了增加驱动能力，允许把同一芯片上电路并联使用，此时器件的输入端与输出端均对应连接。
（7）电烙铁和测试仪器外壳必须良好接地。
（8）若信号源与CMOS器件使用两组电源供电，应先开CMOS电源，并最后关闭CMOS 电源。
四．实验设备及器件
1．ETL系列电子技术实验台或EEL系列数字电子技术实验箱
2．示波器
3．直流电压表、毫安表
4．数字直流毫安表
5．CMOS 2输入四与非门CD4011×1
五．实验内容
取U DD=+12V，U SS接地。按CMOS集成电路使用规则接线及操作。
1．验证CD4011的逻辑功能
参考实验一有关部分，记录测试结果。
2．测量静态功耗P O
按图2-2（a）接线，测量I OL，计算P OL，记录之。
按图2-2（b）接线，测量I OH，计算P OH，记录之。
3．测量输出高电平U OH及输出低电平U OL。
4．测量拉电流负载能力I OH及灌电流负载能力I OL。
按图2-3（a）接线，测量U RO，计算I OH，记录之。
按图2-3（b）接线，测量U RO，计算I OL，记录之。
5．测量电压传输特性
（1）取U DD=12V
逐点测量电压传输特性，并从中读出有关参数值，记录之。
（2）取U DD=5V
重复上面（1）内容。
6．测量平均传输延迟时间t pd
按图2-5接线，取方波信号，频率大于100KHz，测量t pdL和t pdH，计算t pd。六．实验报告
1．整理实验数据，绘出实验曲线和波形。
2．比较CMOS和TTL与非门参数，并总结电路的特点。
3．比较CMOS和TTL与非门的电压传输特性，分析它们的特点。
实验三 TTL集电极开路门与三态门的应用
一．预习要求
1．复习TTL集电极开路门和三态输出门工作原理。
2．计算实验中各R L阻值，并从中确定实验所用R L值（选标称值）。
3．在使用总线传输时，总线上能不能同时接有OC门与三态输出门？为什么
4．画出用OC门实现：“异或逻辑”、“与或逻辑”的逻辑图。
二．实验目的
1．掌握TTL集电极开路门逻辑功能的测试方法及其应用。
2．了解TTL集电极开路门电路的负载电阻R L参数的测试方法及其对集电极开路门的影响。
3．掌握TTL三态输出门（TSL）的逻辑功能及应用。
三．实验原理
数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并联在一起完成一定的逻辑功能。对于普通的TTL门电路，由于输出端采用了推拉式输出电路，无论输出是高电平还是低电平，输出阻抗都很低。因此，通常不允许将它们的输出端并联在一起使用。
集电极开路门和三态输出门是两种特殊的TTL门电路，它们允许将输出端直接并联在一起使用。
图3-1(a) 图3-1(b)
1．TTL集电极开路门（OC门）
本实验所用OC与非门为2输入四与非门74LS03，其内部逻辑图及引脚排列如图3-1(a）、(b)所示。OC与非门的输出管脚V3是悬空的，工作时输出端必须通过一只外接电阻R L和电源相连，以保证输出电压符合电路要求。
OC与非门的应用主要有以下三个方面：
（1）利用电路的“线与”特性方便的完成某些特定的逻辑功能。
图3-2所示，将两个OC与非门输出端直接并联在一起，则它们的输出
A
F
F=·
B
F=
______
2
1
A
A·
______
2
1
B
B=
2
1
2
1
B
B
A
A+
即把两个（或两个以上）OC与非门“线与”可完成“与或非”的逻辑功能。
（2）实现多路信息采集，使两路以上的信息共用一个传输通道（总线）。
（3）实现逻辑电平的转换，以推动荧光数码管、继电器、MOS器件等多种数字集成电路。
OC与非门输出并联应用时负载电阻R L的选择：
图3-3所示电路由n个OC与非门“线与”驱动有m个输入端的N个TTL与非门，为保证OC与非门输出电平符合逻辑要求，负载电阻R L的选择范围为：
R Lmax=
IH
OH
OH
C
mI
nI
U
E
+
-
R Lmin=
IL
LM
OL
C
NI
I
U
E
+
-
式中：I OH——OC门输出管截止时(输出高电平U OH)的漏电流（约50μA）
I LM——OC门输出低电平U OL时，，允许的最大灌入负载电流（约20mA）
图3-2 图3-3
I IH——负载门高电平输入电流（<50μA）
I IH ——负载门低电平输入电流（<1.6mA）
E O——R L外接电源电压
n——OC门个数
N——负载门个数
m——接入电路的负载门输入端总个数
R L值须小于R Lmax，否则U OH将下降，R L值须大于R Lmin，否则U OH将上升，又因为R L的大小会影响输出波形的边沿时间，在工作速度较高时，R L的值应尽量选取接近R Lmin。
除了OC与非门外，还有其它类型的OC器件，RL的选取方法也与此类同。
2．TTL三态输出门（TSL门）
TTL三态输出门是一种特殊的门电路，它与普通的TTL门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态——高阻状态，处于高阻状态时，电路与负载之间相当于开路。图3-4是三态输出四总线
缓冲器的逻辑符L号，它有一个控制端（又称禁止端或使能端）E,E=0为正常工作状态，实现Y=A的逻辑功能；E=1为禁止状态，输出Y呈现高阻状态。这种在控制端加低电平时电路才能正常工作的工作方式称低电平使能。
三态输出门按逻辑功能及控制方式分为各种不同类型，在实验中所用的三态门型号是74LS125（三态输出四总线缓冲器），其引脚排列见图3-5，其功能表见表3-1。
输入输出
E A Y
O
0 0
1 1
1 0 高阻态
图3-5
图3-4
1
三态电路主要用途之一是实现总线传输，即用一个传输通道（称总线），以选通方式传递多路信息。如图3-6所示，电路把若干个三态TTL 电路输出端直接连接在一起构成三态门总线，要求只有需要传输信息的三态控制端处于使能态（E =0），其余各门均处于禁止状态（E =1）。由于三态门输出
电路结构与普通TTL 电路相同，显然，若同时有两个或两个以上三态门的控制端处于使能态，将出现与普通TTL “线与”运用时同样的问题，因而是绝对不允许的。
四．实验设备与器件
1．ETL 系列电子技术实验台或EEL 系列数字电子技术实验箱 2．示波器
3．直流电压表
4．74LS03×1 74LS125×1 74LS04×1
五．实验内容
1．TTL 集电极开路与非门74LS03负载电阻R L 的确定。 用两个集电极开路与非门“线与”驱动一个TTL 非门（74LS04六非门引脚排列如图3-7所示）。负载电阻由一个200Ω和一个20K 电位器串接而成，取E O =5V ，U OH =3.5V ，U OL =0.3V ，按图3-8连接实验电路。接通电源，用数据开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节RW ，使U OH =3.5V ，测得此时的R L 即为R Lmax ，再使电路输出低电平，调节RW 使U OL =0.3V ，测得此时的R L 即为R Lmin 。
2．集电极开路门的应用 （1）用OC 门实现 F AB +CD +EF
实验时输入变量允许用原变量和反变量，外接负载电阻值R L 自取合适的值。
（2）用OC 门实现异或逻辑。
（3）用OC 电路作TTL 电路驱动CMOS 电路的接口电路，实现电平的转换。
图 3-6
图 3-7
实验电路如图3-9所示。
(a)在电路输入端加不同的逻辑电平值，用数字电压表测量集电极开路与非门及CMOS 与非门的输出电压值。
(b)在电路输入端加1KHz方波信
号，用示波器观察A、B、C各点电压波
形幅值的变化。
3.三态输出门
（1）测试74LS125三态输出门的逻
辑功能
三态门输入端接数据开关，控制端接
单脉冲源，输出端接电平指示器。逐个
测试集成块中四个门的逻辑功能，记入表3-2中。
输入输出
E A
0 0 1
1 0
1
图3-8
图3-9
（2）三态输出门的应用
将四个三态输出缓冲器按图3-10接线，输入端按图示加输入信号，控制端接数据开关，输出端接电平指示器，先使四个三态门的控制端均为高电平“1”，即处于禁止状态，方可接通电源，然后轮流使其中一个门的控制端接低电平“0”，观察总线的逻辑状态，注意，应先使工作的三态门转换为禁止状态，再让另一个门开始传递数据，记录实验结果。
六．实验报告
1．画出实验电路图，标明外接元件的值。
2．整理分析实验结果，总结集电极开路门和三态输出门的优缺点。
图 3-
10
实验四 加法器
一．预习要求
1．复习有关加法器的内容。
2．能否用其他逻辑门实现半加器和全加器？
二．实验目的
1．掌握TTL 半加器和全加器的逻辑功能的测试方法及其应用。
2．掌握TTL 中规模集成电路74LS183逻辑功能的测试方法及其应用。 3．用中规模集成全加器74LS183构成三位并行加法电路。
三．实验原理
在数字系统中，经常需要进行算术运算，逻辑操作及数字大小比较等操作，实现这些运算功能的电路是加法器。加法器是一种组合逻辑电路，主要功能是实现二进制数的算术加法运算。
半加器完成两个一位二进制数相加，而不考虑由低位来的进位。其逻辑表达式为
n n n n n B A B A S __
__
+=n n B A ⊕=
n n n B A C =
逻辑符号如图4-1所示，A n 、B n 为输入端，S n 为本位和数输出端，C n 为向高位进位输出端。图4-2为用与门和异或门实现加法器的电路图。
全加器是带有进位的二进制加法器，其逻辑表达式为
n S =11__
__
1__
__
1__
__
----+++n n n n n n n n n n n n C B A C B A C B A C B A
图 4-1 图 4-
2
n C =11__
1__1__----+++n n n n n n n n n n n n C B A C B A C B A C B A
逻辑符号如图4-3所示，它有三个输入端A n 、B n 、 C n-1，C n-1为低位来的进位输入端，两个输出端为S n 、C n 。实现全加器逻辑功能的方案有多种，图4-4为用与门、异或门及或门构成的全加器。
中规模集成电路双全加器74LS183内部逻辑图及引脚排列如图4-5(a)、(b)所示。
实现多位二进制数相加有很多种形式电路，其中比较简单的一种电路是采用并行相加，逐位进位的方式。图4-6所示是三位并行加法电路，能进行两个三位二进制数A 2、A 1、A 0和B 2、B 1、B 0
相加，最低位由于没有来自更低位的进位，故采用半加器。如果把全加器的
图 4-3 图 4-4
图 4-5(a) 图 4-5(b)
图 4-6
序言 在测试、研究或调整电子电路及设备时，为测定电路的一些点参量，如测量频率响应、噪声系数，为电压表定度等，都要求提供符合所需技术要求的电信号，以模拟在实际工作中使用的待测设备的激励信号。信号发生器即由此而来，作为电子设计中常用仪器仪表，信号发生器又称信号源，可以用来产生被测电路所需特定参数的电测试信号。根据输出波形的不同，信号源可以分为正弦波信号发生器、矩形脉冲信号发生器、函数信号发生器和随机信号发生器等四大类。例如当要求进行系统的稳定性测量时，需使用振幅、波形、幅值等能在一定范围内进行精确调整，有很好的稳定性，有输出指示。基于信号发生器的广泛使用，对信号发生器设计的研究就显得非常有意义。 本课题是利用VHDL语言来实现计费功能的，VHDL具有与具体硬件电路无关和与设计平台无关的特性,并且具有良好的电路行为描述和系统描述的能力,并在语言易读性和层次化、结构化设计方面,表现了强大的生命力和应用潜力,因此选用VHDL语言进行编程。 本次课程设计巩固和运用了所学课程，通过理论联系实际，提高了分析、解决计算机技术实际问题的独立工作能力，通过对一个函数信号发生器的设计，进一步加深了对计算机原理以及数字电路应用技术方面的了解与认识，进一步熟悉了数字电路系统设计、制作与调试的方法和步骤。进一步了解了计算机组成原理与系统结构，使自己对EDA技术的学习更深入，学会用VHDL语言去控制将会使我们对本专业知识可以更好地掌握。 现在的信号发生器设计有以下几种方法： (1) 模拟直接合成法。这种方法充分利用了乘法器、除法器、混频器、滤波器和快速开关构成合成信号发生器，但是它的缺点是带宽不够高，性能差，构成信号发生器的电路体积比较庞大，而且功耗较高。
数字电子技术基础第二次实验报告 一、题目代码以及波形分析 1. 设计一款可综合的2选1多路选择器 ①编写模块源码 module multiplexer(x1,x2,s,f); input x1,x2,s; output f; assign f=(~s&x1)|(s&x2); endmodule ②测试模块 `timescale 1ns/1ps module tb_multiplexer; reg x1_test; reg x2_test; reg s_test; wire f_test; initial s_test=0;
always #80 s_test=~s_test; initial begin x1_test=0; x2_test=0; #20 x1_test=1; x2_test=0; #20 x1_test=0; x2_test=1; #20 x1_test=1; x2_test=1; #20 x1_test=0; x2_test=0;
#20 x1_test=1; x2_test=0; #20 x1_test=0; x2_test=1; #20 x1_test=1; x2_test=1; end multiplexer UUT_multiplexer(.x1(x1_test),.x2(x2_test),.s(s_test),.f(f_test)); endmodule ③仿真后的波形截图
④对波形的分析 本例目的是令s为控制信号，实现二选一多路选择器。分析波形图可以知道，s为0时，f 输出x1信号；s为1时，f输出x2信号。所以实现了目标功能。 2. 设计一款可综合的2-4译码器 ①编写模块源码 module dec2to4(W,En,Y); input [1:0]W; input En; output reg [0:3]Y; always@(W,En) case({En,W}) 3'b100:Y=4'b1000; 3'b101:Y=4'b0100; 3'b110:Y=4'b0010;
数字电路实验报告 姓名：张珂 班级：10级8班 学号：2010302540224
实验一：组合逻辑电路分析一．实验用集成电路引脚图 1．74LS00集成电路 2．74LS20集成电路 二、实验内容 1、组合逻辑电路分析 逻辑原理图如下：
U1A 74LS00N U2B 74LS00N U3C 74LS00N X1 2.5 V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V GND 图1.1组合逻辑电路分析 电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。 真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表1.1 组合逻辑电路分析真值表 实验分析： 由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题： 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下： U1A 74LS00N U2B 74LS00N U3C 74LS00N U4D 74LS00N U5D 74LS00N U6A 74LS00N U7A 74LS00N U8A 74LS20D GND VCC 5V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V X1 2.5 V X2 2.5 V 图 2 密码锁电路分析 实验真值表记录如下： 实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 表1.2 密码锁电路分析真值表 实验分析： 由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。
数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测
出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。
专业： 班级： 学号： 姓名： 指导教师： 电气学院
实验一集成门电路逻辑功能测试 一、实验目的 1. 验证常用集成门电路的逻辑功能; 2. 熟悉各种门电路的逻辑符号; 3. 熟悉TTL集成电路的特点，使用规则和使用方法。 二、实验设备及器件 1. 数字电路实验箱 2. 万用表 3. 74LS00四2输入与非门1片74LS86四2输入异或门1片 74LS11三3输入与门1片74LS32四2输入或门1片 74LS04反相器1片 三、实验原理 集成逻辑门电路是最简单，最基本的数字集成元件，目前已有种类齐全集成门电路。TTL集成电路由于工作速度高，输出幅度大，种类多，不宜损坏等特点而得到广泛使用，特别对学生进行实验论证，选用TTL电路较合适，因此这里使用了74LS系列的TTL成路，它的电源电压为5V+10%,逻辑高电平“1”时＞2.4V，低电平“0”时＜0.4V。实验使用的集成电路都采用的是双列直插式封装形式，其管脚的识别方法为：将集成块的正面（印有集成电路型号标记面）对着使用者，集成电路上的标识凹口左，左下角第一脚为1脚，按逆时针方向顺序排布其管脚。 四、实验内容 ㈠根据接线图连接，测试各门电路逻辑功能 1. 利用Multisim画出以74LS11为测试器件的与门逻辑功能仿真图如下
按表1—1要求用开关改变输入端A,B,C的状态，借助指示灯观测各相应输出端F的状态，当电平指示灯亮时记为1，灭时记为0，把测试结果填入表1—1中。 表1-1 74LS11逻辑功能表 输入状态输出状态 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 悬空 1 1 1 悬空0 0 0 2. 利用Multisim画出以74LS32为测试器件的或门逻辑功能仿真图如下
《数字电子技术基础实验》 实验报告 学院： 学号： 姓名： 专业： 实验时间： 实验地点： 2016年12月
Figure 5.51n位移位寄存器 一、实验目的及要求 编写testbench 验证Figure 5.51源代码功能，实现n位移位寄存器。 了解并熟悉移位寄存器的工作原理功能； 熟悉n位移位寄存器的逻辑功能。 所需功能：实现所需功能需要R，Clock，L，w，Q，5个变量，其中参数n 设为缺省值16，以定义触发器的个数。 当时钟信号Clock从0变为1时刻，正边沿触发器做出响应： 当L=0时，对输出结果Q进行向右移位，将w的值赋给Q的 最高位，实现移位； 当L=1时，将输入R的值寄存在Q中； 所需EDA工具及要求： Modelsim： 1、在Modelsim中建立工程，编写Figure 5.51模块的源码； 2、编写Figure 5.51的测试模块源码，对Figure 5.51进行仿真、测 试，观察仿真波形图并进行分析等； Synplify Pro： 1、使用Synplify Pro对Figure 5.51进行综合，得到RTL View、 Technology View、综合报表等，进行观察、分析等； 二、实验内容与步骤 1、在Modelsim中建立工程，编写Figure 5.51模块的源码； 本题实现的是一个n位移位寄存器，触发器对时钟信号Clock敏感，为正边沿敏感型。L实现对Q的控制，若L=1，则将R寄存到Q中；若L=0，则对Q向右移位。 如下图是一个4位移位寄存器 图表说明了该四位移位寄存器的移位过程
module shiftn (R, L, w, Clock, Q); parameter n = 16; input [n-1:0] R; input L, w, Clock; output reg [n-1:0] Q; integer k; always @(posedge Clock) if (L) Q <= R; else begin for (k = 0; k < n-1; k = k+1) Q[k] <= Q[k+1]; Q[n-1] <= w; end endmodule 这是可用于表示任意位宽的移位寄存器的代码，其中参数n设为缺省值16，以定义触发器的个数。R和Q的位宽用n定义，描述移位操作的else 分支语句用for循环语句实现，可适用于由任意多个触发器组成的移位操作。 2、编写Figure 5.51的测试模块源码，对Figure 5.51进行仿真、测试，观察仿真波形图并进行分析等； `timescale 1ns/1ns module shiftn_tb;
数字电路实验 实验要求： 1. 遵守实验室规则，注意人身和仪器设备的安全。 2. 预习并按规范写好预习报告，否则不能参加实验。 3. 进入实验室后保持安静，对号入座， 4. 将预习报告置于实验桌右上角，待指导教师检查。 5. 完成实验任务后，保持实验现场，报请老师验收。验收时需清楚简练地向老师介绍实验情况、证明自己已完成了实验任务。 6.实验成绩由预习报告、实验效果与实验纪律、独立动手能力、实验报告等综合决定。 实验报告内容要求 1. 实验名称、实验者姓名、实验时间地点和指导教师等。 2. 实验目的与要求。 3. 实验用仪器仪表的名称和型号。 4. 实验电路和测试电路。包括实验所用的器件品种、数目和参数。 5. 实验内容、步骤，在这部分内容中，应用简明的语言或提纲给出实验的具体内容，步骤、记录实验中的原始数据，绘制出根据观察到的波形整理出的图表、曲线，反映在实验中遇到的问题及处理的经过。如对原实验方案进行了调整，则应写出调整方案的理由和调整情况。 6. 实验结果及分析。实验结果是对实验所得的原始数据进行分析计算后得出的结论。可以用数值或曲线表达，实验结果应满足实验任务的要求。 7. 实验小结。总结实验完成的情况，对实验方案和实验结果进行讨论，对实验中遇到的问题进行分析，简单叙述实验的收获、体会等。 8. 参考资料。记录实验进行前、后阅读的有关资料，为今后查阅提供方便。
实验一TTL与非门参数测试及使用 一、实验目的 1、学习TTL和CMOS门电路的逻辑功能测试方法，加深认识TTL与CMOS门电路的 电平差异。 2、通过测试TTL与非门的电压传输特性，进一步理解门电路的重要参数及其意义（包 括U OL、U OH、U ON、U OFF、U TH、U NL、U NH）。 3、了解一般的集成门电路器件的常用封装形式和引脚排列规律，掌握使用方法。 4、熟悉数字实验箱的结构和使用方法。 二、预习要求 1、TTL与CMOS门电路的逻辑功能及闲置输入端的处置方法。 2、电压传输特性曲线及其所表征的主要参数的意义。 3、设计实验数据纪录表格 三、实验内容 1、测试TTL与非门74LS00和CM0S或非门CC4001逻辑功能。 （1）识别72LS00和CC4001的封装及引脚排列。 （2）正确连接测试电路，特别注意直流工作电压的大小和极性。 （3）测试它们的真值表，要求纪录输入高低电平（U IL、U IH）和输出高低电平(U OL、U OH)。 （4）实验TTL和CMOS门电路的输入端悬空对门电路输出的影响。 2、测试TTL与非门电压传输特性。 （1）正确连接测试电路，特别注意实心电位器的连接，连接错误易损坏电位器。 （2）注意在特性曲线的转折处应适当增加测量点。 （3）正确读取数据并纪录。 四、实验报告 1、书写格式要规范，书写认真、字迹清晰。 2、实验报告内容要齐全 3、测试的原始数据要真实，不能随意修改原始数据。 4、绘制TTL门的传输特性曲线，并根据曲线标出U ON、U OFF、U TH及U NL、U NH。 5、实验结果分析与小结 实验二组合逻辑电路设计 一、实验目的 1、学习用小规模集成电路设计组合逻辑电路的方法，进一步掌握组合逻辑电路的 分析和设计方法。 2、学习用中规模集成电路实现组合逻辑函数的方法 3、学习数字电路实验中查找电路故障的一般方法。 二、预习要求 1、组合逻辑电路分析、设计的一般方法。 2、用译码器和数据选择器实现组合逻辑函数的方法。 3、画出用译码器74LS138实现半加器的电路图。 三、实验内容 1、用与非门实现半加器。
数字电子技术实验指导书 （韶关学院自动化专业用） 自动化系 2014年1月10日 实验室：信工405
数字电子技术实验必读本实验指导书是根据本科教学大纲安排的，共计14学时。第一个实验为基础性实验，第二和第七个实验为设计性实验，其余为综合性实验。本实验采取一人一组，实验以班级为单位统一安排。 1．学生在每次实验前应认真预习，用自己的语言简要的写明实验目的、实验原理，编写预习报告，了解实验内容、仪器性能、使用方法以及注意事项等，同时画好必要的记录表格，以备实验时作原始记录。教师要检查学生的预习情况，未预习者不得进行实验。 2．学生上实验课不得迟到，对迟到者，教师可酌情停止其实验。 3．非本次实验用的仪器设备，未经老师许可不得任意动用。 4．实验时应听从教师指导。实验线路应简洁合理，线路接好后应反复检查，确认无误时才接通电源。 5．数据记录 记录实验的原始数据，实验期间当场提交。拒绝抄袭。 6．实验结束时，不要立即拆线，应先对实验记录进行仔细查阅，看看有无遗漏和错误，再提请指导教师查阅同意，然后才能拆线。 7．实验结束后，须将导线、仪器设备等整理好，恢复原位，并将原始数据填入正式表格中，经指导教师签名后，才能离开实验室。
目录实验1 TTL基本逻辑门功能测试 实验2 组合逻辑电路的设计 实验3 译码器及其应用 实验4 数码管显示电路及应用 实验5 数据选择器及其应用 实验6 同步时序逻辑电路分析 实验7 计数器及其应用
实验1 TTL基本逻辑门功能测试 一、实验目的 1、熟悉数字电路试验箱各部分电路的基本功能和使用方法 2、熟悉TTL集成逻辑门电路实验芯片的外形和引脚排列 3、掌握实验芯片门电路的逻辑功能 二、实验设备及材料 数字逻辑电路实验箱，集成芯片74LS00（四2输入与非门）、74LS04（六反相器）、74LS08(四2输入与门)、74LS10（三3输入与非门）、74LS20（二4输入与非门）和导线若干。 三、实验原理 1、数字电路基本逻辑单元的工作原理 数字电路工作过程是数字信号，而数字信号是一种在时间和数量上不连续的信号。 （1）反映事物逻辑关系的变量称为逻辑变量，通常用“0”和“1”两个基本符号表示两个对立的离散状态，反映电路上的高电平和低电平，称为二值信息。（2）数字电路中的二极管有导通和截止两种对立工作状态。三极管有饱和、截止两种对立的工作状态。它们都工作在开、关状态，分别用“1”和“0”来表示导通和断开的情况。 （3）在数字电路中，以逻辑代数作为数学工具，采用逻辑分析和设计的方法来研究电路输入状态和输出状态之间的逻辑关系，而不必关心具体的大小。 2、TTL集成与非门电路的逻辑功能的测试 TTL集成与非门是数字电路中广泛使用的一种逻辑门。实验采用二4输入与非门74LS20芯片，其内部有2个互相独立的与非门，每个与非门有4个输入端和1个输出端。74LS20芯片引脚排列和逻辑符号如图2-1所示。
《数字电子技术》实验报告 实验序号：01 实验项目名称：门电路逻辑功能及测试 学号姓名专业、班级 实验地点物联网实验室指导教师时间2016.9.19 一、实验目的 1. 熟悉门电路的逻辑功能、逻辑表达式、逻辑符号、等效逻辑图。 2. 掌握数字电路实验箱及示波器的使用方法。 3、学会检测基本门电路的方法。 二、实验仪器及材料 1、仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件： 74LS00 二输入端四与非门2片 74LS20 四输入端双与非门1片 74LS86 二输入端四异或门1片 三、预习要求 1. 预习门电路相应的逻辑表达式。 2. 熟悉所用集成电路的引脚排列及用途。 四、实验内容及步骤 实验前按数字电路实验箱使用说明书先检查电源是否正常，然后选择实验用的集成块芯片插入实验箱中对应的IC座，按自己设计的实验接线图接好连线。注意集成块芯片不能插反。线接好后经实验指导教师检查无误方可通电实验。实验中
1.与非门电路逻辑功能的测试 （1）选用双四输入与非门74LS20一片，插入数字电路实验箱中对应的IC座，按图1.1接线、输入端1、2、4、5、分别接到K1~K4的逻辑开关输出插口，输出端接电平显 图 1.1 示发光二极管D1~D4任意一个。 （2）将逻辑开关按表1.1的状态，分别测输出电压及逻辑状态。 表1.1 输入输出 1(k1) 2(k2) 4(k3) 5(k4) Y 电压值（v） H H H H 0 0 L H H H 1 1 L L H H 1 1 L L L H 1 1 L L L L 1 1 2. 异或门逻辑功能的测试
图 1.2 （1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接逻辑开关(K1~K4)，输出端A、B、Y接电平显示发光二极管。 （2）将逻辑开关按表1.2的状态，将结果填入表中。 表1.2 输入输出 1(K1) 2(K2) 4(K35(K4) A B Y 电压（V） L H H H H L L L H H H H L L L H H L L L L L H H 1 1 1 1 1 1 1 1
实验一组合逻辑电路设计与分析 1.实验目的 （1）学会组合逻辑电路的特点； （2）利用逻辑转换仪对组合逻辑电路进行分析与设计。 2.实验原理 组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。根据电路确定功能，是分析组合逻辑电路的过程，一般按图1-1所示步骤进行分析。 图1-1 组合逻辑电路的分析步骤 根据要求求解电路，是设计组合逻辑电路的过程，一般按图1-2所示步骤进 行设计。 图1-2 组合逻辑电路的设计步骤 3.实验电路及步骤 （1）利用逻辑转换仪对已知逻辑电路进行分析。 a.按图1-3所示连接电路。 b.在逻辑转换仪面板上单击由逻辑电路转换为真值表的按钮和由真值表导出 简化表达式后，得到如图1-4所示结果。观察真值表，我们发现：当四个输入变量A,B,C,D中1的个数为奇数时，输出为0，而当四个输入变量A,B,C,D 中1的个数为偶数时，输出为1。因此这是一个四位输入信号的奇偶校验电路。
（2）根据要求利用逻辑转换仪进行逻辑电路的设计。 a.问题提出：有一火灾报警系统，设有烟感、温感和紫外线三种类型不同的火 灾探测器。为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计报警控制信号的电路。 b.在逻辑转换仪面板上根据下列分析出真值表如图1-5所示：由于探测器发出 的火灾探测信号也只有两种可能，一种是高电平（1），表示有火灾报警；一种是低电平（0），表示正常无火灾报警。因此，令A、B、C分别表示烟感、温感、紫外线三种探测器的探测输出信号，为报警控制电路的输入、令F 为报警控制电路的输出。 图1-4 经分析得到的真值表和表达式
数字逻辑电路与系统上机实验报告 实验一组合逻辑电路的设计与仿真 学校：哈尔滨工业大学 院系：电信学院通信工程系 班级：1205102 学号：11205102 姓名： 哈尔滨工业大学
实验一组合逻辑电路的设计与仿真 2.1 实验要求 本实验练习在Maxplus II环境下组合逻辑电路的设计与仿真，共包括5个子实验，要求如下：
2.2三人表决电路实验 2.2.1 实验目的 1. 熟悉MAXPLUS II原理图设计、波形仿真流程 2. 练习用门电路实现给定的组合逻辑函数 2.2.2 实验预习要求 1. 预习教材《第四章组合逻辑电路》 2. 了解本次实验的目的、电路设计要求 2.2.3 实验原理 设计三人表决电路，其原理为：三个人对某个提案进行表决，当多数人同意时，则提案通过，否则提案不通过。 输入：A、B、C，为’1’时表示同意，为’0’时表示不同意； 输出：F，为’0’时表示提案通过，为’1’时表示提案不通过； 波形仿真。 2.2.4 实验步骤 1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP2_ 2.gdf。 2. 按照实验要求设计电路，将电路原理图填入下表。
制输入信号A、B、C的波形（真值表中的每种输入情况均需出现）。 4. 运行仿真器得到输出信号F的波形，将完整的仿真波形图（包括全部输入输
2.3 译码器实验 2.3.1实验目的 熟悉用译码器设计组合逻辑电路，并练习将多个低位数译码器扩展为一个高位数译码器。 2.3.2实验预习要求 1. 预习教材《4-2-2 译码器》一节 2. 了解本次实验的目的、电路设计要求 2.3.3实验原理 译码器是数字电路中的一种多输入多输出的组合逻辑电路，负责将二进制码或BCD码变换成按十进制数排序的输出信息，以驱动对应装置产生合理的逻辑动作。商品的译码器品种较多，有2-4线、3-8线、4-10线及4-16线等。本实验练习对双2-4线译码器74LS139的扩展，并用其实现特定的组合逻辑。74LS139包含两个2-4线译码器，其输入输出如下： 74LS139中译码器1真值表如下： 74LS139中译码器2真值表如下：
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动
态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为
数字电路实验讲义 课题：实验一门电路逻辑功能及测试课型：验证性实验 教学目标：熟悉门电路逻辑功能，熟悉数字电路实验箱及示波器使用方法 重点：熟悉门电路逻辑功能。 难点：用与非门组成其它门电路 教学手段、方法：演示及讲授 实验仪器： 1、示波器； 2、实验用元器件 74LS00 二输入端四与非门 2 片 74LS20 四输入端双与非门 1 片 74LS86 二输入端四异或门 1 片 74LS04 六反相器 1 片 实验内容： 1、测试门电路逻辑功能 （1）选用双四输入与非门74LS20 一只，插入面包板（注意集成电路应摆正放平），按图1.1接线，输入端接S1～S4(实验箱左下角的逻辑电平开关的输出插口)，输出端接实验箱上方的LED 电平指示二极管输入插口D1～D8 中的任意一个。 （2）将逻辑电平开关按表1.1 状态转换，测出输出逻辑状态值及电压值填表。
2、逻辑电路的逻辑关系 （1）用74LS00 双输入四与非门电路，按图1.2、图1.3 接线，将输入输出逻辑关系分别填入表1.2，表1.3 中。 （2）写出两个电路的逻辑表达式。 3、利用与非门控制输出 用一片74LS00 按图1.4 接线。S 分别接高、低电平开关，用示波器观察S 对输出脉冲的控制作用。 4、用与非门组成其它门电路并测试验证。 （1）组成或非门：
用一片二输入端四与非门组成或非门B = =，画出电路图，测试并填 + Y? A B A 表1.4。 （2）组成异或门： ①将异或门表达式转化为与非门表达式； ②画出逻辑电路图； ③测试并填表1.5。 5、异或门逻辑功能测试 （1）选二输入四异或门电路74LS86，按图1.5 接线，输入端1、2、4、5 接电平开关输出插口，输出端A、B、Y 接电平显示发光二极管。 （2）将电平开关按表1.6 的状态转换，将结果填入表中。
实验四简易数字钟下载 1、实验目的 1）学习掌握数字系统综合设计方法。 2）学习掌握层次设计方法。 3）学习掌握设计下载方法。 4）学习掌握实验系统使用方法。 2、实验原理 数字钟是对输入时基秒脉冲进行计数，依次输出秒数值、分数值、小时数值，从而确定时钟时间，其原理框图如下图所示。 Image 简易数字钟原理图 简易数字钟原理图 实际的数字钟设计中还需要增加年月日的功能，这里框图中
也省略了校时功能的结构。 3、实验内容 1）选择XC2S200PQ208器件建立一个新的工程。 2）在上述工程中，采用VHDL语言的方法设计上述简易数字钟。 3)参考实验系统使用说明，按下列要求锁定引脚。秒、分钟、小时由实验系统的J1、J2输出，显示输出的时分秒间隔一位数码管。时钟输入由J7的1脚输入。 4）下载编程并验证设计结果。 4、实验设备 1）清华同方PⅣ 2.4G\256M60G 2）ISE 6.2i—Windows软件系统 3）多功能EDA实验系统(V型) 5、实验步骤 1）写出简易数字钟的设计程序。 2）画出简易数字钟的仿真波形。 3）将程序下载到芯片中。 a.首先点击菜单Assignments->Device，选择Device family->Cyclone IV E，然后选择芯片型号Available device->EP4CE6F17C8。 b.进行管脚锁定，选择菜单Assignments->Pin Planner，在Location列下为输入\输出变量选择对应的管脚进行锁定。 c．选择快捷菜单进行编译Start Compilation，生成下载文件。 d．点击Tools->Programmer e.点击Add Device，在Device->Cyclone IVE中，选择Device
数字电子技术基础 实验指导书 （适用于数字逻辑、数字电子技术基础、数字电子技术等课程） 北京印刷学院 1
北京印刷学院 信息与机电工程学院 信息工程系 《数字电子技术基础实验》 指 导 书 （适用于数字逻辑、数字电子技术基础、数字电子技术等课程） 电路教研室编 2
3 实验一 示波器的实验研究 一、实验目的与要求 1．掌握COS5020型或V —212E 型双踪示波器的使用方法 2．掌握用示波器测量脉冲波形主要参数的方法 3．熟悉TPE —D6数字电路学习机的使用 二、实验设备与器材 1．双踪示波器 2．数字电路学习机 三、实验内容与步骤 1．双线显示示波器内的CAL 信号 通过检验该信号的周期与幅度，熟悉示波器各旋钮的作用，并测量该信号的周期与幅度。 =CAL V =C A L T 2．示波器测量 用示波器测量数字电路学习机中CP 脉冲的周期（开关放在可调连续脉冲Ⅰ、Ⅱ位置，电位器顺逆时针旋转到底位置），以及该脉冲的逻辑高电平。 =I ax m V =I min T = ax m V = min T 3．观察与测量RC 网络对矩形波信号的响应 本实验所用的电路形式如图1-1所示。 图1-1 RC 实验电路 v I 为输入方波信号，其周期为T =0.1ms 。 （1）RC 微分电路 实验电路中的Z 1和Z 2分别是电容C 和电阻R ，元件参数按表1-1选取，观察与测量输出信号v O 的波形，并测量其脉冲宽度。 （2）RC 积分电路 实验电路中的Z 1和Z 2分别是电阻R 和电容C ，元件参数按表1-2选取，观察与测量输出信号v O 的波形，并测量其脉冲上升时间。 四、预习要求
数字电子设计 客房呼叫器 学院：通化师范学院 专业班级：物理系11级二班 小组成员：黄琳杰呼永建王继洋马一剑周建伟刘启宇郑伟清李楠楠 指导老师：李东康 时间：2013年12月3日
前言 物理实验是人们根据科学研究的目的，利用仪器设备人为地控制模拟自然现象，排除干扰突出主要因素，在有利条件下观察研究自然规律的活动。 因此，物理实验可以简化纯化研究对象和过程，可以强化研究条件，可以控制或再现和重复物理过程。物理实验有多种类型在本次试验设计中，我们采取模拟试验的方式来用数字电路设计餐厅客房服务器。 设计目的与要求 1．选用十个开关模拟某餐厅的十个包房，应用数字电路设计一个客房呼叫器。 2．用数码管显示呼叫服务的客房编号。 发挥部分：试想一下，若存在十个以上包房应如何设计。
总体框图 设计想法 1. 整体设计思路：根据对设计要求的分析，可以将整个呼叫器的逻辑电路划分为编码器，代码转换电路和数码显示电路三个部分。 2. 整体设计流程： a 编码器将客房给出的开关输入编成对应的二进制代码 b 代码转换电路将编码器输出的编码转换为七段显示译码器在显示时所要求的输入代码。 c 用一个数码管显示呼叫信号的号码。
选择器件 74ls147优先编码器管脚图和功能真值表 优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的输入信号进行编码，常用的集成优先编码器IC有10线-4线，8线-3线两种。10线-4线优先编码器常见的型号为54/74LS147,54/74147, 3线-8线优先编码器常见的型号为54/74148,54/74LS148. 下面我们以74ls147为例介绍优先编码器功能如图一所示 第九个脚NC为空74ls147优先编码器有九个输入端和四个输出端，某个输入端为0，代表输入某个十进制数当九个输入端全为1时，代表输入的十进制数为0. 74ls147优先编码器的输入端和输出端都是低电平有效即某一个输入端低电平0时，四个输出端就以低电平0的输出其对应的8421 BCD编码，当九个输入全为1时，4个输出也全为1呆比啊输入十进制数0的8421 BCD编码输出。
数字电子技术实验指导书 （学院自动化专业用） 自动化系 2014年1月10日 实验室：信工405
数字电子技术实验必读本实验指导书是根据本科教学大纲安排的，共计14学时。第一个实验为基础性实验，第二和第七个实验为设计性实验，其余为综合性实验。本实验采取一人一组，实验以班级为单位统一安排。 1．学生在每次实验前应认真预习，用自己的语言简要的写明实验目的、实验原理，编写预习报告，了解实验容、仪器性能、使用方法以及注意事项等，同时画好必要的记录表格，以备实验时作原始记录。教师要检查学生的预习情况，未预习者不得进行实验。 2．学生上实验课不得迟到，对迟到者，教师可酌情停止其实验。 3．非本次实验用的仪器设备，未经老师许可不得任意动用。 4．实验时应听从教师指导。实验线路应简洁合理，线路接好后应反复检查，确认无误时才接通电源。 5．数据记录 记录实验的原始数据，实验期间当场提交。拒绝抄袭。 6．实验结束时，不要立即拆线，应先对实验记录进行仔细查阅，看看有无遗漏和错误，再提请指导教师查阅同意，然后才能拆线。 7．实验结束后，须将导线、仪器设备等整理好，恢复原位，并将原始数据填入正式表格中，经指导教师签名后，才能离开实验室。
目录实验1 TTL基本逻辑门功能测试 实验2 组合逻辑电路的设计 实验3 译码器及其应用 实验4 数码管显示电路及应用 实验5 数据选择器及其应用 实验6 同步时序逻辑电路分析 实验7 计数器及其应用
实验1 TTL基本逻辑门功能测试 一、实验目的 1、熟悉数字电路试验箱各部分电路的基本功能和使用方法 2、熟悉TTL集成逻辑门电路实验芯片的外形和引脚排列 3、掌握实验芯片门电路的逻辑功能 二、实验设备及材料 数字逻辑电路实验箱，集成芯片74LS00（四2输入与非门）、74LS04（六反相器）、74LS08(四2输入与门)、74LS10（三3输入与非门）、74LS20（二4输入与非门）和导线若干。 三、实验原理 1、数字电路基本逻辑单元的工作原理 数字电路工作过程是数字信号，而数字信号是一种在时间和数量上不连续的信号。 （1）反映事物逻辑关系的变量称为逻辑变量，通常用“0”和“1”两个基本符号表示两个对立的离散状态，反映电路上的高电平和低电平，称为二值信息。（2）数字电路中的二极管有导通和截止两种对立工作状态。三极管有饱和、截
常用数字仪表的使用 实验内容： 1.参考“仪器操作指南”之“DS1000操作演示”，熟悉示数字波器的使用。 2.测试示波器校正信号如下参数：（请注意该信号测试时将耦合方式设置为直流耦合。 峰峰值（Vpp），最大值（Vmax），最小值（Vmin）， 幅值（Vamp），周期（Prd），频率（Freq） 顶端值（Vtop），底端值（Vbase），过冲（Overshoot）, 预冲（Preshoot），平均值（Average），均方根值（Vrms），即有效值 上升时间（RiseTime），下降时间（FallTime），正脉宽（+Width）, 负脉宽（-Width），正占空比（+Duty），负占空比（-Duty）等参数。 3.TTL输出高电平>2.4V，输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低 电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V。 请采用函数信号发生器输出一个TTL信号，要求满足如下条件： ①输出高电平为3.5V，低电平为0V的一个方波信号； ②信号频率1000Hz； 在示波器上观测该信号并记录波形数据。
集成逻辑门测试（含4个实验项目） （本实验内容选作） 一、实验目的 （1）深刻理解集成逻辑门主要参数的含义和功能。 （2）熟悉TTL 与非门和CMOS 或非门主要参数的测试方法，并通过功能测试判断器件好坏。 二、实验设备与器件 本实验设备与器件分别是： 实验设备：自制数字实验平台、双踪示波器、直流稳压电源、数字频率计、数字万用表及工具； 实验器件：74LS20两片，CC4001一片，500Ω左右电阻和10k Ω左右电阻各一只。 三、实验项目 1．TTL 与非门逻辑功能测试 按表1-1的要求测74LS20逻辑功能，将测试结果填入与非门功能测试表中（测试F=1、0时，V OH 与V OL 的值）。 2．TTL 与非门直流参数的测试 测试时取电源电压V CC =5V ；注意电流表档次，所选量程应大于器件电参数规范值。 （1）导通电源电流I CCL 。测试条件：输入端均悬空，输出端空载。测试电路按图1-1（a ）连接。 （2）低电平输入电流I iL 。测试条件：被测输入端通过电流表接地，其余输入端悬空，输出空载。测试电路按图1-1（b ）连接。 （3）高电平输入电流I iH 。测试条件：被测输入端通过电流表接电源（电压V CC ），其余输入端均接地，输出空载。测试电路按图1-1（c ）连接。 （4）电压传输特性。测试电路按图1-2连接。按表1-2所列各输入电压值逐点进行测量，各输入电压值通过调节电位器W 取得。将测试结果在表1-2中记录，并根据实测数据，做出电压传输特性曲线。然后，从曲线上读出V OH ，V OL ，V on ，V off 和V T ，并计算V NH ，V NL 等参数。 表1-1 与非门功能测试表
《数字电子技术》实验指导书 安阳工学院 电子信息与电气工程学院
实验一门电路逻辑功能及测试 一、实验目的 1．掌握集成门电路的逻辑功能和主要参数的测试方法。 2．熟悉数字电路实验箱及示波器使用方法。 3．学会如何使用集成门电路。 二、实验仪器及材料 1．双踪示波器 2．器件 74LS00 二输入端四与非门 2片 74LS20 四输入端双与非门 1片 74HC86 二输入端四异或门 1片 74LS04 六反相器 1片 三、预习要求 1. 复习门电路的工作原理及相应逻辑表达式。 2．熟悉所用集成电路的引线位置及各引线用途。 3. 了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机电源是否正常。然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电实验。实验中改动接线须先断开电源，接好线后再通电实验。 1. 测试门电路逻辑功能 （1）选用双四输入与非门74LS20一只，插入面包板，按图1.1接线：输入端（第1、2、4、5管脚）接电平开关，输出端（第6管脚）接电平显示发光二极管（注意：74LS20第7管脚接地，第14管脚接电源）。 （2）将电平开关按表1.l置位，分别测输出电压及逻辑状态。
表1.1 1245 6 图1.1 74LS20功能测试图 2. 异或门逻辑功能测试 (1) 选二输入四异或门电路74HC86, 按图1.2接线，输入端1、2、4、5接电平开关，输出端A 、B 、Y 接电平显示发光二级管。 U1A 接电平开关 图 1.2 74HC86连接图 (2) 将电平开关按表1.2置位，将结果填入表中。 表1.2
实验3.3 数字电路小系统设计 （6学时分2次完成） 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能，在定时控制、定时检测等方面也有广泛应用。 一、实验目的 设计一个包含脉冲波形产生、计数、译码、显示及控制逻辑等部件的数字，并在面包板上实现。 二、实验思路和实验前准备 1．熟悉译码器的逻辑功能 一个译码器是将输入确定位数二进制代码的不同组合“翻译”成不同的对应输出信号。常用的译码器有教材上介绍的3－8译码器74LS138，即输入有3位二进制，其对应的8种组合分别与一个输出对应，其逻辑符号如图3.3.1。当所有74LS138的输入控制端有效时，输出与输入最小项的对应关系是i i m Y （i ＝0，1，…7）。因此教材中已经介绍了它可以实现多输出逻辑函数。 但在数字系统的设计中，译码器的另一个更为重要的作用是地址译码，也就是说，译码器将A 0、A 1、A 2输入的三位地址“翻译”成8个输出信号，A 0、A 1、A 2的一个确定值仅对 应 有一个输出为低电平有效。一般在数字计算机系统中，译码器的这8个输出信号分别接到其它器件的片选端CS （Chip Select ），其上的横线代表片选信号是低电平有效，即低电平选中该芯片，它就可以与计算机通信数据。因此74LS138的8个输出最多可以连接8个计算机外设 图3.3.1 74LS138逻辑符号图 图3.3.2 IBM —PC/XT 系统主板 I/O 接口地址译码电路
接口，而任一时间最多只选中一个工作。图3.3.2就是早期的PC 计算机使用74LS138译码器构成计算机中DMA 控制器8237、中断控制器8259A 、计数/定时器T/C （8253）、并行可编程接口PPI （8255A ）、DMA 页面寄存器及NMI 屏蔽寄存器的片选或控制端。根据图中连接方法，可得到各芯片或寄存器的地址空间如图3.3.2右面所列。在信号AEN=1时，大家分析图中所标的各个芯片的地址范围是否正确？这一部分在学习微型计算机原理时会有更深刻的体会。 译码器还有许多其它的型号，与集成逻辑门中介绍的方法一样，可以在丰富的网络资源中得到找到需要的相关信息。 另外，在实验前，有必要先介绍一下器件符号的概念，对于同一个器件的逻辑符号图或引脚图，不同的器件手册或教材使用的引脚符号和表示形式都不一样，也许大家在学习过程中已经注意到这一点。为了与教材保持一致，我们对逻辑符号图进行规范，即逻辑符号框图内所有变量均为正逻辑（即框内符号上没有非号），逻辑符号框图外输入端的小圆圈表示该输入控制端为低电平有效，而输出端的小圆圈表示反码输出。即小圆圈实现了逻辑非运算，那么逻辑符号框图外对应的每个引脚的符号或变量名就默认为：当逻辑符号框图外引脚没有小圆圈时，那么该引脚对应的变量名与框图内符号一样，但用斜体表示是变量。例如，图3.3.1中的A 0、A 1、A 2和E 3；当框图外引脚有小圆圈时，那么该引脚对应的变量名是在框内符号上冠一非号，例如，图3.3.1中的0Y 、1Y 、…7Y 、2E 和1E 。以后框图外引脚对应的变量名不再标出，但使用时按照以上规定。但要注意这只是教材的规定，并不是标准，其它的参考书或器件手册中的标法可能会五花八门。因此，使用器件时，大家学会使用器件的方法是最重要的，这样面对不断出现的新器件才不会束手无策。通过大量的使用集成器件，大家会发现使用中小规模的集成器件只要了解以下几点即可： 1） 当输入信号端有小圆圈（一般是控制输入端），表示该端为低电平有效，当输出信 号端有小圆圈，表示器件工作时该端输出低电平有效； 2） 多控制端芯片只有当所有控制端同时有效时，才可以实现芯片的逻辑功能； 3） 如果资料中给出了器件的功能表，要学会看对应的功能表，器件功能以功能表为准； 4） 资料也是经常会有出错的情况，遇到问题可以通过实验来最后验证。 2. 集成计数器 计数器的功能是累计输入脉冲个数。它是数字系 图3.3.3 74LS393管脚图