2021年广东海洋大学计算机应用技术专业《计算机组成原理》科目期
末试卷A（有答案）
一、选择题
1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。
A.在400ns内，存储器可向CPU提供2位二进制信息
B.在l00ns内，每个体可向CPU提供27位二进制信息
C.在400ns内，存储器可向CPU提供2位二进制信息
D.在100ns内，每个体可向CPU提供2位二进制信息
2、根据存储内容来进行存取的存储器称为（）。
A.双端口存储器
B.相联存储器
C.交叉存储器
D.串行存储器
3、在定点机中执行算术运算时会产生溢出，其根本原因是（）。
A.主存容量不够
B.运算结果无法表示
C.操作数地址过大
D.栈溢出
4、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。
A.原部分积加[-x]补，然后右移一位
B.原部分积加[x]补，然后右移一位
C.原部分积加[-x] 补，然后左移一位
D.原部分积加[x]补，然后左移一位
5、当定点运算发生溢出时，应（）。
A.向左规格化
B.向右规格化
C.舍入处理
D.发出出错信息
6、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地
址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总
线事务传输128位数据所需要的时间至少是（）。
A.20ns
B.40ns
C.50ns
D.80ns
7、关于总线的叙述，下列说法正确的是（）。
I.总线忙信号由总线控制器建立
II.计数器定时查询方式不需要总线同意信号
III.链式查询、计数器查询、独立请求方式所需控制线路由少到多排序是：链式查询、独立请求方式、计数器查询
A.仅I、III
B.仅II，III
C.仅III
D.仅II
8、在计算机系统中，作为硬件与应用软件之间的界面是（）。
A.操作系统
B.编译程序
C.指令系统
D.以上都不是
9、计算机硬件能够直接执行的是（）。
1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入
A.仅I
B.仅I、Ⅱ
C.仅I、Ⅲ
D. I、Ⅱ 、Ⅲ
10、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（）。
I1：addR1，R2，R3；（R2）+（R3）→R1
I2：addR5，R2，R4；（R2）+（R4）→R5
I3：addR4，R5，R3；（R5）+（R3）→R4
I4：addR5，R2，R6；（R2）+（R6）→R5
A.I1和I2
B.I2和I3
C.I2和14
D.I3和14
11、关于微指令操作控制字段的编码方法，下面叙述正确的是（）。
A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度
B.一般情况下，直接编码的微指令位数最多
C.一般情况下，字段间接编码法的微指令位数最多
D.一般情况下，字段直接编码法的微指令位数最多
12、寄存器间接寻址方式中，操作数在（）中。
A.通用寄存器
B.堆栈
C.主存单元
D.指令本身
13、某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（）。
A.24位
B.26位
C.28位
D.32位
14、在采用中断I/0方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是（）。
A.打印字符
B.主存地址
C.设备状态
D.控制命令
15、异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。下列关于中断或异常情况的叙述中，错误的是（）。
A.“访存时缺页”属于中断
B.“整数除以0”属于异常
C.“DMA传送结束”属于中断
D.“存储保护错”属于异常
二、填空题
16、RISC机器一定是_______CPU，但后者不一定是RISC机器，奔腾机属于_______机器
17、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。
18、闪速存储器特别适合于_______微型计算机系统，被誉为_______而成为代替磁盘的一种理想工具。
19、CPU能直接访问______和______但不能直接访问磁盘和光盘。
20、外围设备大体分为输入设备，输出设备，_________设备，_________设备，_________设备五大类。
21、总线同步定时协议中，事件出现在总线的时刻由________信号确定，总线周期的长度是________的。
22、按IEEE754标准，一个浮点数由_______、_______、_______三个域组成。
23、字节多路通道可允许多个设备进行_______型操作，数据传送单位是_______
24、中断处理需要有中断________。中断________产生，中断________等硬件支持。
25、目前的CPU包括________、 ________和cache、
三、名词解释题
26、ALU：
27、从设备：被主设备访问的设备。
28、PROM：
29、中断屏蔽：
四、简答题
30、一个较完善的指令系统应包括哪几类？
31、什么是中断？请说明它的特点和适用场合。
32、总线的一次信息传送过程大致分哪几个阶段？
33、什么是RISC？RISC指令系统的特点是什么？
五、计算题
34、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：
1）机器的工作速度。
2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。解：
35、用一个时钟频率为40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表。试求出有效的CPI、MIPS速率和程序的执行时间（假设有N条指令）。
36、已知有效信息位为1100，试用生成多项式G（x）=101l将其编成CRC码。
六、综合题
37、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：
1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为
1→5→8→3→2→4→6→7。
1）应如何设置屏蔽码？
2）如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这些中断的顺序示意图。
38、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理
地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。存储访问过程的示意图如图所示。
请回答下列问题。
1）图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？
2）将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？
3）Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
4）为什么Cache 可以采用直写（Write Through）策略，而修改页面内容
时总是采用回写（Write Back）策略？
39、假设某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线的宽
度为32位。请回答以下问题：
1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？
2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均
每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁
盘时DMA传送采用周期挪用的方式，磁盘I/O接口的数据缓冲寄存器为32位，则
磁盘1/0接口平均每秒发出的DMA请求次数至少是多少？
3）CPU 和DMA控制器同时要求使用总线传输数据时，哪个优先级更高？为什么？
4）为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动1个体，若每个体的存储周期为50ns，则该主存能够提供的最大带宽是多少？
参考答案
一、选择题
1、A
2、B
3、B
4、B
5、D
6、C
7、D
8、A
9、A
10、B
11、B
12、C
13、A
14、B
15、A
二、填空题
16、流水 CISC
17、顺序寻址方式跳跃寻址方式
18、便携式固态盘
19、cache 主存
20、外存数据通信过程控制
21、总线时钟固定
22、符号位阶码尾数
23、传输字节
24、优先级仲裁向量控制逻辑
25、控制器运算器
三、名词解释题
26、ALU：
算术逻辑运算单元，执行所有的算术运算和逻辑运算。
27、从设备：被主设备访问的设备。
28、PROM：
可编程的ROM，可以被用户编程一次。
29、中断屏蔽：
在处理中断时阻止其他中断的过程。
四、简答题
30、答：包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。
31、答：在计算机的运行过程中，cpu接到跟紧急的服务请求而暂停执行的现行程序转而去执行终端服务程序，已处理随机事件，执行完毕后又恢复源程序的执行；主要特点：随机性，通过执行程序处理随机事件；使用于中低速的NO管理，已处理随机事件；
32、答：分五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回（或错误报告）。
33、答：RISC是精简指令系统计算机，它有以下特点：（1）选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。（2）指令长度固定，指令格式种类少，寻址方式
种类少。（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。（4）大部分指令在一个机器周期内完成。（5）CPU中通用寄存器数量相当多。（6）以硬布线控制为主，不用或少用微指令码控制。一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间.
五、计算题
34、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。
2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。
35、解：CPI即执行一条指令所需的时钟周期数。本标准测试程序共包含4种指令，那么CPl就是这4种指令的数学期望，故
CPl=1×60%+2×18%+4×12%+8×10%=2.24
MIPS即每秒执行百万条指令数。已知处理器的时钟频率为40MHz，即每秒包含40M个时钟周期，故
MIPS=40/CPl=40/2.24≈17.9
程序执行时间自然就等于程序包含的指令数×CP1x时钟周期的长度，
故程序执行时间=N×2.24×1/40MHz=5.6N×10-8s
36、解析：有效信息M（x）=1100=x3+x2，可知n=4。
G（x）=1011=x3+x+1。由于G（x）为k+1位，可知k=3。
故将有效信息左移3位后再被G（x）模2除，即M（x）×x3=1100000=x6+x5
M(x)∙x3 G(x)=
1100000
1011
=1110+
010→R(x)
1011
因此M（x）∙x3 +R(x)=1100000+010=1100010即为CRC码。
六、综合题
37、解析：
1）中断屏蔽码见表
2）中断处理示意图如图所示。
5、6、7级中断请求同时到达，CPU按响应优先顺序首先执行中断服务程序
⑤，在中断⑤执行完后回到现行程序，再按响应优先顺序先进入中断服务程序④。由于中断请求的处理优先级，高于中断④，因此中断⑤被打断，进入中断服务程序③。当处理中断③的过程中又有一个中断请求②到达，由于②的优先级低于中断8，因此中断服务程序③可继续执行。中断8执行完后问到被打断的中断⑤，但中断③
又被中断请求②打断，而进入中断服务程序②。中断②执行完后才回到中断⑤，中断⑤执行完后回到现行程序，再按响应优先顺序进入中断服务程序⑦。中断⑦执行完后回到现行程序，整个中断处理完毕。
38、解析：
1）页大小为8KB，页内偏移地址为13位，故A=B=32-l3=19；D=13；C=24-
13=l1：主存块大小为64B，故G=6。2路组相联，每组数据区容量有
64B×2=128B，共有64KB/128B=512组，故F=9：E=24-G-F=24-6-9=9。因而A=19，B=19，C=11，D=l3，E=9，F=9，G=6。TLB中标记字段B的内容是虚
页号，表示该TLB项对应哪个虚页的页表项。
2）块号4099=000001000000000011B，因此所映射的Cache组号是000000011B=3，对应的H字段内容为000001000B。
3）Cache缺失带来的开销小，而处理缺页的开销大。因为缺页处理需要访问磁盘，而Cache缺失只访问主存。
4）因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存
慢得多，所以，在Cache——主存层次，Cache可以采用直写策略，而在主存——外存（磁盘）层次，修改页面内容时总是采用写回策略。
39、解析：1）题目告知CPU的主频为80MHz，表示每秒包含80M个时钟周期。
而CPI为4表明执行一条指令需要4个时钟周期，所以CPU平均每秒可以执行的指令
数=80M/4=20M。由于MIPS的含义是每秒可执行百万条指令数，而“M”代表
的就是106，即百万，因此MIPS为20。
由于平均每条指令访存1.5次，因此每秒平均访存次数为20M×1.5次=30M 次，而 Cache的命中率为99%，所以访问30M次Cache不命中的次数为30M×
（1-99%）=300K次。当Cache缺失时，CPU访问主存，主存与Cache之间以块
为单位传送数据，块大小为16B，所以每秒CPU与主存需要交换数据的大小为
16B×300K/s=4.8MB/s。所以，在不考虑DMA传送的情况下，主存带宽至少要达到4.8MB/s才能满足CPU的访存要求。
2）由于每秒平均需要访问主存300K次，而缺页率为0.0005%，因此平均每
秒“缺页”异常次数=300K×0.0005%=1.5次。由于存储器总线带宽为32位，因
此每传送32位数据，磁盘控制器就发出一次DMA请求，这样平均每秒磁盘DMA
请求的次数至少为1.5次×4KB/4B=1.5K次=1536次。
3）CPU 和DMA控制器同时要求使用存储器总线时，DMA请求优先级更高，因为若DMA请求得不到及时响应，I/O传输数据就可能会丢失。
4）当采用4体低位交叉存储模式时，每1/4周期的时间内就可以传送4B数据。若每个体的存储周期为50ns，则4体低位交叉存储器模式能提供的最大带宽=4B/（50ns/4）=320MB/s.
2021年广东海洋大学计算机应用技术专业《计算机组成原理》科目期 末试卷A（有答案） 一、选择题 1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。 A.在400ns内，存储器可向CPU提供2位二进制信息 B.在l00ns内，每个体可向CPU提供27位二进制信息 C.在400ns内，存储器可向CPU提供2位二进制信息 D.在100ns内，每个体可向CPU提供2位二进制信息 2、根据存储内容来进行存取的存储器称为（）。 A.双端口存储器 B.相联存储器 C.交叉存储器 D.串行存储器 3、在定点机中执行算术运算时会产生溢出，其根本原因是（）。 A.主存容量不够 B.运算结果无法表示 C.操作数地址过大 D.栈溢出 4、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。 A.原部分积加[-x]补，然后右移一位 B.原部分积加[x]补，然后右移一位 C.原部分积加[-x] 补，然后左移一位 D.原部分积加[x]补，然后左移一位 5、当定点运算发生溢出时，应（）。 A.向左规格化 B.向右规格化 C.舍入处理 D.发出出错信息
6、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地 址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总 线事务传输128位数据所需要的时间至少是（）。 A.20ns B.40ns C.50ns D.80ns 7、关于总线的叙述，下列说法正确的是（）。 I.总线忙信号由总线控制器建立 II.计数器定时查询方式不需要总线同意信号 III.链式查询、计数器查询、独立请求方式所需控制线路由少到多排序是：链式查询、独立请求方式、计数器查询 A.仅I、III B.仅II，III C.仅III D.仅II 8、在计算机系统中，作为硬件与应用软件之间的界面是（）。 A.操作系统 B.编译程序 C.指令系统 D.以上都不是 9、计算机硬件能够直接执行的是（）。 1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入 A.仅I B.仅I、Ⅱ C.仅I、Ⅲ D. I、Ⅱ 、Ⅲ 10、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（）。 I1：addR1，R2，R3；（R2）+（R3）→R1 I2：addR5，R2，R4；（R2）+（R4）→R5
2021年广东海洋大学计算机科学与技术专业《计算机组成原理》科目 期末试卷A（有答案） 一、选择题 1、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量 （用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。若当 前指令地址是3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）； 若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。 A.05H，F2H B.07H，F3 H C.05H，F3H D.07H，F2H 2、下列关于指令字长、机器字长和存储字长的说法中，正确的是（）。 I.指令字长等于机器字长的前提下，取指周期等于机器周期 Ⅱ.指令字长等于存储字长的前提下，取指周期等于机器周期 Ⅲ.指令字长和机器字长的长度没有必然关系 Ⅳ为了硬件设计方便，指令字长都和存储字长一样大 A.I、Ⅲ、IV B.I、Ⅳ C.Ⅱ、Ⅲ D.Ⅱ、Ⅲ、Ⅳ 3、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。 A.原部分积加[-x]补，然后右移一位 B.原部分积加[x]补，然后右移一位 C.原部分积加[-x] 补，然后左移一位 D.原部分积加[x]补，然后左移一位 4、关于浮点数在IEEE754标准中的规定，下列说法中错误的是（）。 I.浮点数可以表示正无穷大和负无穷大两个值
Ⅱ.如果需要，也允许使用非格式化的浮点数 Ⅲ.对任何形式的浮点数都要求使用隐藏位技术 IⅣ.对32位浮点数的阶码采用了偏移值为l27的移码表示，尾数用原码表示 5、float型数据通常用IEEE754标准中的单精度浮点数格式表示。如果编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）。 A.C1040000H B.C2420000H C. C1840000H D.CIC20000H 6、某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（）。 A.19 B.22 C.30 D.36 7、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。 A.64，16 B.64，32 C.32，16 D.16，64 8、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。该机的 MIPS数是（）。 A.100 B.200 C.400 D.600 9、CPU中的译码器要用（）。 A.地址译码人 B.指令译码 C.数据译码1 D.控制信号译码 10、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。
2022年广东白云学院计算机科学与技术专业《计算机组成原理》科目 期末试卷A（有答案） 一、选择题 1、下列关于ROM和RAM的说法中，错误的是（）。 I.CD-ROM是ROM的一种，因此只能写入一次 ⅡFlash快闪存储器属于随机存取存储器，具有随机存取的功能 Ⅲ.RAM的读出方式是破坏性读出，因此读后需要再生 IV.SRAM读后不需要刷新，而DRAM读后需要刷新 A.I、Ⅱ B.I、Ⅲ、Ⅳ C.Ⅱ、Ⅲ D.I、Ⅱ、lⅢ 2、在对破坏性读出的存储器进行读/写操作时，为维持原存信息不变，必须辅以的操作是（）。 A.刷新 B.再生 C.写保护 D.主存校验 3、假设编译器规定int 和shot类型长度分别为32位和16位，若有下列C语言语句：unsigned short x=65530； unsigned int y=x；得到y的机器数为（）。 A.00007FFAH B.0000 FFFAH C.FFFF 7FFAH D.FFFF FFFAH 4、下列关于各种移位的说法中正确的是（）。 I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度 Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同 Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（）
A. Ⅲ、Ⅱ B.只有Ⅱ C.只有Ⅲ D.全错 5、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。 A.原部分积加[-x]补，然后右移一位 B.原部分积加[x]补，然后右移一位 C.原部分积加[-x] 补，然后左移一位 D.原部分积加[x]补，然后左移一位 6、内部总线（又称片内总线）是指（）。 A.CPU内部连接各寄存器及运算部件之间的总线 B.CPU和计算机系统的其他高速功能部件之间互相连接的总线 C.多个计算机系统之间互相连接的总线 D.计算机系统和其他系统之间互相连接的总线 7、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟周期个数。若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为（）。 A.16Mbit/s B.8Mbit/s C.16MB/s D.8MB/s 8、CPU中不包括（）。 A.操作码译码器 B.指令寄存器 C.地址译码器 D通用寄存器
2022年广东海洋大学计算机科学与技术专业《计算机组成原理》科目 期末试卷A（有答案） 一、选择题 1、有效容量为128KB的Cache，每块16B，8路组相联。字节地址为1234567H的单元调入该Cache，其tag应为（）。 A.1234H B.2468H C.048DH D.12345H 2、下列存储器中，在工作期间需要周期性刷新的是（）。 A. SRAM B. SDRAM C.ROM D. FLASH 3、在浮点机中，（）是隐藏的。 A.阶码 B.数符 C.尾数 D.基数 4、float型数据通常用IEEE754标准中的单精度浮点数格式表示。如果编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）。 A.C1040000H B.C2420000H C. C1840000H D.CIC20000H 5、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（）有 A.低位数值大小 B.低位数的全和 C.高位数值大小 D.低位数送来的进位 6、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（） A.32bit 264MB/s B.20bit 254MB/s C.20bit 264MB/s D.32bit 254MB/s
7、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（）。 I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的 II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等 III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式 IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现， A. I，II B. I，III，IV C. I，II，IV D.I，IV 8、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的 1.5倍。那么，机器B的时钟频率至少应为（）能运到所希望的要求。 A.800MHz B.1.2 GHz C.1.5GHz D.1.8GHz 9、指令寄存器的位数取决（）。 A.存储器的容量 B.指令字长 C.机器字长人 D.存储字长 10、中断屏蔽字的作用是（）。 A.暂停外设对主存的访问 B.暂停对某些中断源的处理 C.暂停对一切中断的处理 D.暂停CPU对主存的访问 11、在独立编址的方式下，存储单元和I/O设备是靠（）来区分的。 A.不同的地址码
中国海洋大学期末模拟试卷 共3页第2页
共3页第3页 11．在CPU的寄存器中，______对用户是完全透明的。 A．程序计数器；B．指令寄存器；C．状态寄存器；D．通用寄存器。 12．以下叙述中错误的是______。 A.指令周期的第一个操作是取指令; B.为了进行取指令操作，控制器需要得到相应的指令; C.取指令操作是控制器自动进行的; D.指令第一字节含操作码。 13．主存和CPU之间增加高速缓冲存储器的目的是______。 A．解决CPU和主存之间的速度匹配问题；B．扩大主存容量； C．既扩大主存容量，又提高了存取速度；D．扩大辅存容量。 14．下列______种说法有误差。 A．任何二进制整数都可用十进制表示；B．任何二进制小数都可用十进制表示；C．任何十进制整数都可用二进制表示；D．任何十进制小数都可用二进制表示。15．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。A．128K；B．64K；C．64KB；D．128KB。 16．指令系统中采用不同寻址方式的目的主要是______。 A．可降低指令译码难度；B．缩短指令字长，扩大寻址空间，提高编程灵活性；C．实现程序控制；D．寻找操作数。 17．下列叙述中______是正确的。 A．主存可由RAM和ROM组成；B．主存只能由ROM组成； C．主存只能由RAM组成；D．主存只能由SRAM组成。 18．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是______。 A．-127 ～127；B．-128 ～+128；C．-128 ～+127；D．-128 ～+128。19．Cache的地址映像中______比较多的采用“按内容寻址”的相联存储器来实现。A．直接映像；B．全相联映像；C．组相联映象；D．以上都有。 20．在控制器的控制信号中，相容的信号是______的信号。 A．可以相互替代；B．可以相继出现；C．可以同时出现；D．不可以同时出现。 二、填空题（每空1分，共计20分） 1．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为__________________，最小正数为________________，最大负数为_______________，最小负数为_________________。 2．CPU中，保存当前正在执行的指令的寄存器为_____________；保存下一条指令地址的寄存器为_____________；保存CPU访问地址的寄存器为_____________。 3．微指令格式可分为________型和________型两类，其中________型微指令用较长的微程序结构换取较短的微指令结构。 4．在写操作时，对Cache与主存单元同时修改的方法称作_________，若每次只暂时写入Cache，直到替换时才写入主存的方法称作_________。
一、选择题 1．指令周期是指______。 A. CPU从主存取出一条指令的时间。 B. CPU执行一条指令的时间 C. CPU从主存取出一条指令加上执行这条指令的时间 D. 时钟周期时间 2．以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 3. 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线 和数据线数目为______。 A. 8，512 B. 512，8 C. 18，8 D. 19，8 4．某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。 A 64，16 B 16，64 C 64，8 D 16，16 。 5．描述PCI总线中基本概念不正确的句子是______。 A HOST 总线不仅连接主存，还可以连接多个CPU B PCI 总线体系中有三种桥，它们都是PCI 设备 C 以桥连接实现的PCI总线结构不允许许多条总线并行工作 D 桥的作用可使所有的存取都按CPU 的需要出现在总线上
6．若[X]补=11010011，则X的十进制数真值是______。 A.71 B.-45 C.65 D.-63 7．存贮单元是指______。 A.存放一个二进制信息位的存贮元 B.存放一个机器字的所 有存贮元集合 C.存放一个字节的所有存贮元集合 D.存放两个字节的所有存贮元集合 8．以下叙述中正确描述的句子是：______。 A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 9．寄存器间接寻址方式中，操作数处在______。 A.通用寄存器 B.主存单元 C.程序计数器 D.堆栈 10．如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数______。 A 1.11000 B 0.01110 C 1.00010 D 0.01010 11．CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量是______。 A.512KB B.1MB C.256KB D.2MB 12．计算机的外围设备是指______。
广东海洋大学计算机组成原理考试
————————————————————————————————作者：————————————————————————————————日期：
一、选择题 1、在定点运算器中，无论采用双符号位还是单符号位，必须有___溢出判断电路___ ，它一般采用来____异或门__实现。 2、同步控制是___由统一时序信号控制的方式___。 3、在微型机系统中，外围设备通过__适配器____与主机的系统总线相连接。 4、用16位字长(其中一位符号位)来表示定点小数时，所能表示的数值范围是_0≤|N|_≤1-2(16-1)___。 5、冯诺依曼工作的基本方式特点是___按地址访问并顺序执行指令 5、为确定下一条微指令的地址，通常采用断定方式，其基本思想是____通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址__。 6、某计算机字长32位，其存储容量为4MB，若按半字节编址，它的寻址范围是___2M___。 7、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用___主存中读取一个指令字的最短时间___来规定。 8、描述ＰＣＩ总线中基本概念不正确的句子是___C. 以桥连接实现的PCI总线结构不允许许多条总线并行工作 8、微程序控制器中，机器指令与微指令之间的关系是__每一条机器指令由一段用微指令组成的微程序来解释执行____。 8、某ＤＲＡＭ中，其存储容量为２Ｇｘ３２位，该芯片地址线和数据线数目为_31__、__32_。 9、存储单元是指____存放一个机器字的所有存储元集合__。 10、系统总线中控制线的功能是____用于指定主存和I/O设备接口电路的地址 __。 11、以下四类指令中，执行时间最长的是__SS型____。 12、在总线仲裁中，____菊花链式__对电路故障最敏感。 二、填空题 1、保存当前正在执行的指令的寄存器是__指令寄存器_IR___，保存当前正在执行的指令地址的寄存器是___数据地址寄存器AR___。 2、广泛使用的____SRAM__和__ DRAM____都是半导体随机读写存储器，前者的速度比后者快，但_集成度_____不如后者大。 3、在计算机系统中，CPU对外围设备的管理除程序查询方式外，还有__DMA____方式，___通道___方式和__外围处理机____方式。 4、并行处理技术已成为计算机技术发展的主流，它可贯穿于信息加工的各个步骤和阶段。概括起来有三种形式的__时间____并行、__空间____并行、____时间+空间__并行。 5、主存和cache的地址映射有___全相联___、_直接_____、组相连三种方式。其中组相连方式适度地兼顾了前二者的优点,又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。 6、CPU从主存取出一条指令并执行该指令的时间叫做__指令周期____，它常用若干个_机器周期_____来表示，而后者又包含若干个__时钟周期____。 7、微型计算机的标准总线从11位的___ISA___总线，发展到32位的___EISA___总线，又进一步发展到64位的PCI总线。 8、DMA控制器按其组成结构，分为___选择型___型和____多路型__型两种。 三、计算题 1、已知x=-0.01111,y=+0.11001,求[X]补，[-X]补，[-Y]补，x+y=?,x-y=?判断加减运算是否溢出。
2021年东莞城市学院计算机科学与技术专业《计算机组成原理》科目 期末试卷A（有答案） 一、选择题 1、某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（）。 A.24位 B.26位 C.28位 D.32位 2、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量 （用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。若当 前指令地址是3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）； 若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。 A.05H，F2H B.07H，F3 H C.05H，F3H D.07H，F2H 3、下列关于定点数原码一位乘算法的描述正确的是（）。 I.符号位不参加运算，根据数值位的乘法运算结果确定结果的符号位 II.在原码一位乘算法过程中，所有移位均是算术移位操作 Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器 A.II，III C.只有III B.只有Ⅲ D.全错 4、串行运算器结构简单，其运算规律是（）。 A.由低位到高位先行进行进位运算 B.由低位到高位先行进行借位运算 C.由低位到高位逐位运算 D.由高位到低位逐位运算
5、假设机器字长为16位，用定点补码小数表示时，一个字所能表示的范围是（）。 A.0~（1-2-15） B.-（1-2-15）~（1-2-15） C.-1~1 D.-1~（1-2-15） 6、设存储器容量为32字，字长为64位。模块数m=4，采用低位交叉方式。存储周期 T=200ns，数据总线宽度为64位，总线传输周期r=50ns。该交叉存储器的带宽是（）。 A.32×107bit/s B.8×107bit/s C.73×107bit/s D.18×107bit/s 7、关于LRU算法，以下论述正确的是（）。 A.LRU算法替换掉那些在Cache中驻留时间最长且未被引用的块 B.LRU算法替换掉那些在Cache中驻留时间最短且未被引用的块 C.LRU算法替换掉那些在Cache中驻留时间最长且仍在引用的块 D.LRU算法替换掉那些在Cache中驻留时间最短且仍在引用的块 8、在计算机系统中，表明系统运行状态的部件是（）。 A.程序计数器 B.指令寄存器 C.程序状态字 D.累加寄存器 9、计算机（）负责指令译码。 A.算术逻辑单元 B.控制单元（或者操作码译码器） C.存储器电路 D.输入/输出译码电路
2021年海南工商职业学院计算机应用技术专业《计算机组成原理》科 目期末试卷A（有答案） 一、选择题 1、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。 A.7 B.8 C.14 D.16 2、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是（）。 A.8004和8008 B.8002和8007 C.8001和8008 D.8000和8004 3、有如下C语言程序段：（） short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为 A.-32767 B.32767 C.32768 D.32769 4、某字长为8位的计算机中，已知整型变量x、y的机器数分别为 [x]补=11110100，[y] 补=l0110000。若整型变量z=2x+y/2，则z的机器数为（）。 A.11000000 B.00100100 C.10101010 D.溢出 5、常用的（n，k）海明码中，冗余位的位数为（）。 A.n+k B.n-k C.n D.k
6、下列关于多总线结构的叙述中，错误的是（）。 A.靠近CPU的总线速度较快 B.存储器总线可支持突发传送方式 C.总线之间需通过桥接器相连 D.PCI-Expressx16采用并行传输方式 7、总线宽度与下列（）有关。 A.控制线根数 B.数据线根数 C.地址线根数 D.以上都不对 8、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。 A.8.4s B.11.7s C.14s D.16.8s 9、将高级语言源程序转换为机器目标代码文件的程序是（）。 A.汇编程序 B.链接程序 C.编译程序 D.解释程序 10、在微程序控制器中，微程序的入口微地址是通过（）得到的。 A.程序计数器PC B.前条微指令 C.PC+1 D.指令操作码映射 11、某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法（下地址字，段法）确定下条微 指令地址，则微指令中下地址字段的位数至少是（）。 A.5 B.6 C.8 D.9
2021年广东技术师范大学计算机应用技术专业《计算机组成原理》科 目期末试卷B（有答案） 一、选择题 1、某C语言程序段如下： for（i=0；i<9；i++）{ temp=1； for（j=0；j<=i；j++） temp+=a[J]； sum+=temp； } 下列关于数组a的访问局部性的描述中，正确的是（）。 A.时间局部性和空间局部性皆有 B.无时间局部性，有空间局部性 C.有时间局部性，无空间局部性 D.时间局部性和空间局部性皆无 2、存储器采用部分译码法片选时，（）。 A.不需要地址译码器 B.不能充分利用存储器空间 C.会产生地址重叠 D.CPU的地址线全参与译码
3、在定点机中执行算术运算时会产生溢出，其根本原因是（）。 A.主存容量不够 B.运算结果无法表示 C.操作数地址过大 D.栈溢出 4、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。 A.原部分积加[-x]补，然后右移一位 B.原部分积加[x]补，然后右移一位 C.原部分积加[-x] 补，然后左移一位 D.原部分积加[x]补，然后左移一位 5、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（） A.2-9 B.2-8 C.2-7 D.2-6 6、总线的半同步通信方式是（）。 A.既不采用时钟信号，也不采用握手信号 B.只采用时钟信号，不采用握手信号 C.不采用时钟信号，只采用握手信号 D.既采用时钟信号，又采用握手信号 7、按数据传送格式，总线常被划分为（）。 A.并行总线与串行总线 B.同步总线与异步总线 C.系统总线与外总线 D.存储总线与I /O总线 8、指令寄存器的位数取决（）。
2021年广东科学技术职业学院计算机应用技术专业《计算机组成原理》 科目期末试卷A（有答案） 一、选择题 1、下面关于计算机Cache的论述中，正确的是（）。 A.Cache是一种介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储 B.如果访问Cache不命中，则用从内存中取到的字节代替Cache中最近访问过的字节 C.Cache的命中率必须很高，一般要达到90%以上 D.Cache中的信息必须与主存中的信息时刻保持一致 2、在对破坏性读出的存储器进行读/写操作时，为维持原存信息不变，必须辅以的操作是（）。 A.刷新 B.再生 C.写保护 D.主存校验 3、下列关于进制的说法中正确的是（）。 I.任何二进制整数都可用十进制表示 Ⅱ.任何二进制小数都可用十进制表示 Ⅲ.任何十进制整数都可用二进制表示 IⅣ.任何十进制小数都可用二进制表示 A.I、Ⅲ B. I、Ⅱ、Ⅲ C.I、Ⅱ、Ⅲ、Ⅳ D.Ⅱ、IV 4、float类型（即IEEE754标准中的单精度浮点数格式）能表示的最大整数是（）。 A.2126-2103 B.2127-2104 C.2127-2105 D.2128-2104 5、浮点数加/减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。设 浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含两位符号位）。若 有两个数，即x=2×29/32，y=25×5/8，则用浮点数加法计算xty的最终结果是（）。
A.001111100010 B.001110100010 C.010********* D.发生溢出 6、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。 A.20ns B.40ns C.50ns D.80ns 7、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（）。 A.132MB/s B.264MB/s C.528MB/s D.1056MB/s 8、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。则以下结论错误的是（）。 I.序列一比序列二少l条指令 Ⅱ.序列一比序列二的执行速度快 Ⅲ.序列一的总时钟周期数比序列二多1个 Ⅳ.序列一的CPI比序列二的CPI大 A.I、ll B.1、Ⅲ C. ll、1V D.Ⅱ 9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。 该机器的通用寄存器一般为32位 Ⅱ.该机器的地址总线宽度为32位 Ⅲ.该机器能支持64位操作系统
2021年广东职业技术学院计算机应用技术专业《计算机组成原理》科 目期末试卷B（有答案） 一、选择题 1、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。 A.64，16 B.64，32 C.32，16 D.16，64 2、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（）。 A.13.3% B.20% C.26.7% D.33.3% 3、下列为8位移码机器数[x]移，当求[-x]移时，（）将会发生溢出。 A.11111111 B.00000000 C.10000000 D.011l1l11 4、有如下C语言程序段：（） short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为 A.-32767 B.32767 C.32768 D.32769 5、加法器采用先行进位的根本目的是（）。 A.优化加法器的结构 B.快速传递进位信号 C.增强加法器的功能 D.以上都不是 6、总线的半同步通信方式是（）。
A.既不采用时钟信号，也不采用握手信号 B.只采用时钟信号，不采用握手信号 C.不采用时钟信号，只采用握手信号 D.既采用时钟信号，又采用握手信号 7、控制总线主要用来传送（）。 I.存储器和1/O设备的地址码 II.所有存储器和I/O设备的时序信号 III.所有存储器和1/O设备的控制信号 IV.来自I/O设备和存储器的响应信号 A.II、III B. I，III，IV C. III，IV D.II，III. IV 8、（）可区分存储单元中在放的是指令还是数据。 A.存储器 B.运算 C.用户 D.控制器 9、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。 A.目标程序 B.编译程序 C.解释程序 D.汇编程序 10、下列说法中正确的是（）。 A.采用微程序控制器是为了提高速度 B.控制存储器采用高速RAM电路组成 C.微指令计数器决定指令的执行顺序 D.一条微指令放在控制存储器的一个单元中 11、同步控制是（）。
2021年沈阳职业技术学院计算机应用技术专业《计算机组成原理》科 目期末试卷A（有答案） 一、选择题 1、访问相联存储器时，（） A.根据内容，不需要地址 B.不根据内容，只需要地址 C.既要内容，又要地址 D.不要内容也不要地址 2、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是（）。 A.8004和8008 B.8002和8007 C.8001和8008 D.8000和8004 3、假设机器字长为16位，用定点补码小数表示时，一个字所能表示的范围是（）。 A.0~（1-2-15） B.-（1-2-15）~（1-2-15） C.-1~1 D.-1~（1-2-15） 4、某字长为8位的计算机中，已知整型变量x、y的机器数分别为
[x]补=11110100，[y] 补=l0110000。若整型变量z=2x+y/2，则z的机器数为（）。 A.11000000 B.00100100 C.10101010 D.溢出 5、假设编译器规定int 和shot类型长度分别为32位和16位，若有下列C语言语句：unsigned short x=65530； unsigned int y=x；得到y的机器数为（）。 A.00007FFAH B.0000 FFFAH C.FFFF 7FFAH D.FFFF FFFAH 6、关于总线的叙述，下列说法正确的是（）。 I.总线忙信号由总线控制器建立 II.计数器定时查询方式不需要总线同意信号 III.链式查询、计数器查询、独立请求方式所需控制线路由少到多排序是：链式查询、独立请求方式、计数器查询 A.仅I、III B.仅II，III C.仅III D.仅II 7、下列关于多总线结构的叙述中，错误的是（）。 A.靠近CPU的总线速度较快 B.存储器总线可支持突发传送方式 C.总线之间需通过桥接器相连 D.PCI-Expressx16采用并行传输方式 8、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的 1.5倍。那么，机器B的时钟频率至少应为（）能运到所希望的要求。 A.800MHz B.1.2 GHz C.1.5GHz D.1.8GHz
2021年南华大学船山学院计算机科学与技术专业《计算机组成原理》 科目期末试卷A（有答案） 一、选择题 1、下列关于各种寻址方式获取操作数快慢的说法中，正确的是（）。 I.立即寻址快于堆栈寻址 Ⅱ.堆栈寻址快于寄存器寻址 Ⅲ.寄存器一次间接寻址快于变址寻址 Ⅳ.变址寻址快于一次间接寻址 A. I、IV B.Ⅱ、Ⅲ C.I、Ⅲ、IV D.Ⅲ、Ⅳ 2、某机器采用16位单字长指令，采用定长操作码，地址码为5位，现已定义60条地址指令，那么单地址指令最多有（）条。 A.4 B.32 C.128 D.256 3、假设机器字长为16位，用定点补码小数表示时，一个字所能表示的范围是（）。 A.0~（1-2-15） B.-（1-2-15）~（1-2-15） C.-1~1 D.-1~（1-2-15） 4、某数采用IEEE754标准中的单精度浮点数格式表示为C6400000H，则该数的值是（）。 A.-1.5×213 B.-1.5×212 C.-0.5×213 D.-0.5×212 5、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（）有
A.低位数值大小 B.低位数的全和 C.高位数值大小 D.低位数送来的进位 6、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。 A.在400ns内，存储器可向CPU提供2位二进制信息 B.在l00ns内，每个体可向CPU提供27位二进制信息 C.在400ns内，存储器可向CPU提供2位二进制信息 D.在100ns内，每个体可向CPU提供2位二进制信息 7、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是（）。 A.8004和8008 B.8002和8007 C.8001和8008 D.8000和8004 8、冯·诺依曼型计算机的设计思想主要有（）。 1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理 A. I，Ⅲ B.Ⅱ，Ⅲ C.IⅡ，IⅣ D.I，IⅡ 9、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。
2021年广东财经大学数据科学与大数据技术专业《计算机组成原理》 科目期末试卷A（有答案） 一、选择题 1、主存按字节编址，地址从0A4000H到0CBFFFH，共有（）字节；若用存储容量为32K×8位的存储芯片构成该主存，至少需要（）片。 A.80K，2 B.96K，2 C.160K，5 C.192K，5 2、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。 A.64，16 B.64，32 C.32，16 D.16，64 3、十进制数-0.3125的8位移码编码为（）。 A.D8H B.58H C.A8H D.28H 4、计算机中表示地址时，采用（）。 A.原码 B.补码 C.移码 D.无符号数 5、下列为8位移码机器数[x]移，当求[-x]移时，（）将会发生溢出。 A.11111111 B.00000000 C.10000000 D.011l1l11 6、下列关于多总线结构的叙述中，错误的是（）。 A.靠近CPU的总线速度较快 B.存储器总线可支持突发传送方式 C.总线之间需通过桥接器相连 D.PCI-Expressx16采用并行传输方式 7、按数据传送格式，总线常被划分为（）。
A.并行总线与串行总线 B.同步总线与异步总线 C.系统总线与外总线 D.存储总线与I /O总线 8、冯·诺依曼型计算机的设计思想主要有（）。 1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理 A. I，Ⅲ B.Ⅱ，Ⅲ C.IⅡ，IⅣ D.I，IⅡ 9、CPU中不包括（）。 A.操作码译码器 B.指令寄存器 C.地址译码器 D通用寄存器 10、单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（）。 A.可以采用单总线结构数据通路 B.处理器时钟频率较低 C.在指令执行过程中控制信号不变 D.每条指令的CPI为1 11、指令译码器进行译码的是（） A.整条指令 B.指令的操作码字段
2021年清华大学计算机科学与技术专业《计算机组成原理》科目期末 试卷A（有答案） 一、选择题 1、下列关于一地址指令的说法正确的是（）。 A.只有一个操作数 B.一定有两个操作数，其中一个是隐含的，完成功能（A）OP（ACC） C.如果有两个操作数，则两个操作数相同，完成功能（A）OP（A） D.可能有两个操作数，也可能只有一个操作数 2、寄存器间接寻址方式中，操作数在（）中。 A.通用寄存器 B.堆栈 C.主存单元 D.指令本身 3、一个浮点数N可以用下式表示： N=mr me，其中，e=rc g； m：尾数的值，包括尾数采用的码制和数制： e：阶码的值，一般采用移码或补码，整数； Tm：尾数的基； re：阶码的基； p：尾数长度，这里的p不是指尾数的：进制位数，
当ra=16时，每4个二进制位表示一位尾数； q：阶码长度，由于阶码的基通常为2，因此，在一般情况下，q就是阶码部分的二进制位数。研究浮点数表示方式的主要目的是用尽量短的字长（主要是阶码字长q和尾数字长的和）实现尽可能大的表述范围和尽可能高的表数精度。根据这一目的，上述6个参数中只有3个参数是浮点数表示方式要研究的对象，它们是（）。 A.m、e、rm B. rm、e、rm C.re、p、q D. rm、p、q 4、某数采用IEEE754标准中的单精度浮点数格式表示为C6400000H，则该数的值是（）。 A.-1.5×213 B.-1.5×212 C.-0.5×213 D.-0.5×212 5、下列为8位移码机器数[x]移，当求[-x]移时，（）将会发生溢出。 A.11111111 B.00000000 C.10000000 D.011l1l11 6、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。 A.8M B.16MB C.16M D.8MB 7、关于LRU算法，以下论述正确的是（）。 A.LRU算法替换掉那些在Cache中驻留时间最长且未被引用的块 B.LRU算法替换掉那些在Cache中驻留时间最短且未被引用的块 C.LRU算法替换掉那些在Cache中驻留时间最长且仍在引用的块 D.LRU算法替换掉那些在Cache中驻留时间最短且仍在引用的块 8、CPU中不包括（）。 A.操作码译码器 B.指令寄存器 C.地址译码器
2021年中国海洋大学计算机科学与技术专业《计算机组成原理》科目 期末试卷A（有答案） 一、选择题 1、在下列寻址中，（）寻址方式需要先运算再访问主存。 A.立即 B.变址 C.间接 D.直接 2、下列寻址方式中，最适合按下标顺序访问一维数组的是（）。 A.相对寻址 B.寄存器寻址 C.直接寻址 D.变址寻址 3、下列关于浮点数加减法运算的叙述中，正确的是（）。 I.对阶操作不会引起阶码上溢或下溢 Ⅱ.右归和尾数舍入都可能引起阶码上溢 Ⅲ.左归时可能引起阶码下溢 IV.尾数溢出时结果不一定溢出 A.仅Ⅱ、Ⅲ B. 仅I、Ⅱ、Ⅲ C.仅I、Ⅲ、IⅣ D. I、Ⅱ、Ⅲ、Ⅳ 4、float 型数据常用IEEE754单精度浮点格式表示。假设两个float型变量x和y分别存放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y 之间的关系为（）。 A.x
D.x1必须为0，x2~x5任意 6、关于LRU算法，以下论述正确的是（）。 A.LRU算法替换掉那些在Cache中驻留时间最长且未被引用的块 B.LRU算法替换掉那些在Cache中驻留时间最短且未被引用的块 C.LRU算法替换掉那些在Cache中驻留时间最长且仍在引用的块 D.LRU算法替换掉那些在Cache中驻留时间最短且仍在引用的块 7、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制） 序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生 访存冲突的地址对是（）。 A.8004和8008 B.8002和8007 C.8001和8008 D.8000和8004 8、CPU中不包括（）。 A.操作码译码器 B.指令寄存器 C.地址译码器 D通用寄存器 9、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。对P优 化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M 上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，则P中的乘法指令条数为（）。