大学《数字电路与逻辑设计》试题
一、选择、填空、判断题（30分，每空1分）
1.和CMOS相比，ECL最突出的优势在于D 。
A.可靠性高
B. 抗干扰能力强
B.功耗低 D. 速度快
2.三极管的饱和深度主要影响其开关参数中的C 。
A.延迟时间t d
B. 上升时间t r
C. 存储时间t s
D. 下降时间t f
3.用或非门组成的基本RS触发器的所谓“状态不确定”是发生在R、S 上
加入信号D 。
A.R=0, S=0
B. R=0, S=1
C. R=1, S=0
D. R=1, S=1
4.具有检测传输错误功能的编码是：C 。
A. 格雷码
B. 余3码
C. 奇偶校验码
5.运用逻辑代数的反演规则，求函数F=A̅[B+(C̅D+E̅G)]的反函数F̅：B 。
A.A+B̅C+D̅E+G
B.A+B̅(C+D̅)(E+G̅)
C.A̅+B(C̅+D)(E̅+G)
6.下列叙述中错误的有：C 。
A. 逻辑函数的标准积之和式具有唯一性。
B. 逻辑函数的最简形式可能不唯一。
C. 任意两不同的最小项之和恒等于1。
7. 函数F=(A+B+C
̅)(A ̅+D)(C+D)(B+D+E)的最简或与式为：A 。 A.F=(A+B+C ̅)(A ̅+D)(C+D)
B.F=(A+B+C ̅)(A ̅+D)
C.F=ABC
̅+A ̅D+CD 8. 逻辑函数F (A,B,C,D )=∑(1,3,4,5,6,8,9,12,14)，判断当输入变量ABCD 分别从(1) 0110→1100，(2) 1111→1010时是否存在功能冒险：B 。 A. 存在，存在 B. 不存在，存在
C.不存在，不存在
9. 对于K ＝3的M 序列发生器，反馈函数为Q 2⊕Q 0，则产生M 序列：C 。 A. 1010100 B. 1110101 C. 1110100
10. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，因此我们应该把时钟信号引入触发器的特征方程，对于D 触发器，正确的是：A 。
A.CP Q CP D Q n 1
n ⋅+⋅=+ B.CP D Q
1
n ⋅=+
C.CP D Q
1
n +=+
11. 集电极开路与非门(OC 门)的输出端可以直接相连实现线连接逻辑，这种线连接逻辑是：C 。 A. 线或
B. 与非
C. 线与
12. 各种A/D 转换器电路类型中转换速度最快的是A 。 A. 并联比较型 B. 逐次渐进型 C. 双积分型 D. 计数型
13. 把串行输入的数据转换为并行输出的数据,可以使用B 。 A. 寄存器 B. 移位寄存器 C. 计数器 D. 存储器
14. 在进行状态编码时，优先级最高的相邻编码规则是A 。 A.
行相邻 B. 列相邻 C. 输出相邻
15. 在数字系统中8位二进制数称为一个字节，若用一个字节对信息进行编码，最多可表示 A 种信息? A.
256种
B. 8种
C.128种
16. 卡诺图有两个特殊的方格，分别称为0重心(全0格)和1重心(全1格)，
在卡诺图化简法中，包含1重心的圈对应的乘积项B
A．仅包含反变量.
B．仅包含原变量.
C．既有反变量，又有原变量.
17.模数转换要经过采样、保持、量化、编码四个过程，说明保持电路的作用。
C
A. 意义不大，可以省略。
B. 实现幅度数字化，用数字量近似表示模拟量。
C. 保证在量化编码期间，输入信号幅度不变。
18.连续异或2016个1的结果是0。
19.八路数据分配器，其地址输入（选择控制）端有3个。
20.三态门的三种输出状态为高电平、低电平和高阻态。
21.有K个D触发器构成的扭环计数器，其有效的计数状态共2k个；而由k
个D触发器构成的环形计数器，其不使用的状态为___2k-k_________个。
22.若用8K×8位的SRAM芯片MCM6264组成64K×16位的存储器系统，
共需16片芯片。
23.有一个维持阻塞D触发器，当时钟脉冲上升沿到来时，为了保证可靠地
接收数据D，要求D必须比上升沿提前一段时间出现，这个时间称为建立时间；时钟上升沿到来后，仍需D信号维持一段时间，这个时间称为保持时间。
24.一个8位D/A转换器的最小输出电压V LSB=0.01V，当输入代码为01001101
时，输出电压为0.77V。
25.具有n位地址输入和m位数据输出的EPROM可以产生一组有m个输出
的n变量逻辑函数。（√）
26.仅由逻辑门构成的电路一定是组合逻辑电路。（X）
27.异步计数器与同步计数器比较，异步计数器的主要优点之一是工作速度高。
（X）
28.主从JK触发器，当CP=1期间JK发生多次变化，则主触发器的输出会随
之发生多次变化（X）
二．（8分）ECL 门多输出函数设计
试用两个ECL 门（或和或非输出端均为双输出）如图2.1所示，利用ECL 门的线或功能，不加任何外置门电路，在图上通过连接实现四输出函数：F 1=A ∙B ̅̅̅̅̅̅̅,F 2=A ∙B ̅̅̅̅̅̅,F 3=A ∙B ̅̅̅̅̅̅,F 4
=AB ̅̅̅̅ ECL
1≥
ECL
1≥
图2.1
答案：
ECL
1≥ECL
1≥A
B
1
F 4F 3
F 2
F
评分：某个输出正确给2分（其他方案酌情扣分）
三．（10分）异步时序电路的分析
分析图3.1所示的异步计数器，按照图3.1的形式 (1)写出触发器的激励方程； (2)写出触发器的状态方程；
(3)画出状态转移表和状态转移图； (4)说明是几进制的计数器。
图3.1
100
010
111
001101
000110011
状态转移图
答案：
根据电路，触发器的激励方程为：（2分）
0021120121,1n n n J K Q J K J Q Q K ⎧==⎪⎪
==⎨⎪==⎪⎩
触发器的状态方程为：（2分）
10202011101
2012()()()n n n n n n n n
n n n n Q Q Q Q Q CP Q Q Q Q Q Q Q CP +++⎧=⋅+⋅↓⎪⎪=↓⎨⎪=↓⎪⎩（）
状态转移图（2分）
该电路为五进制计数器。（2分）
四．(10分）同步时序逻辑电路的设计
用D 触发器和门电路设计一个三位循环码计数器，其编码表及转换顺序如表4.1所示。1.根据状态转移表和进位输出Y 填写卡诺图；2.写出触发器的下一状态方程；3.写出激励方程；4.写出输出方程。（可不画电路图）
进位输出Y
计数顺序
2
Q 1
Q 0
Q 计数器状态
1234567
0000010110101101111011
00000100
表4.1
21n n Q Q 01
00 01 11 101
0+n Q 1
1+n Q 0
n Q 1
2
+n Q 01
00 01 11 1001
00 01 11 1001
00 01 11 10Y
n
Q 0
n Q 0
n
Q 21n n
Q Q 21n n Q Q 21n n
Q Q
答案：根据表4.1可以画出电路下一状态和输出的卡诺图，如图解4.1（a ）。（每
图1分，共4分）
利用卡诺图化简，得到电路的状态方程和输出方程分别为
122010112010102121+++⎧=+⎪⎪=+⎨⎪=+⎪⎩
n n n n n n n n n n
n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q (4.1) Y =Q 2n Q 1n Q 0n (4.2) （3分）
220101*********⎧=+⎪⎪=+⎨⎪=+⎪⎩
n n n n n n n n
n n n n D Q Q Q Q D Q Q Q Q D Q Q Q Q (4.3) （3分） 根据式（4.1）和式（4.3）画出的三位循环码计数器电路如图解4.2所示。
21
n n
Q Q 01
00 01 11 101
0()+n d Q 1
1()+n c Q 0n
Q 1
2
()+n b Q 01
00 01 11 1001
00 01 11 1001
00 01 11 10()e Y
01100
1
1
01101
1
10101
1
00000
1
0n
Q 0n
Q 0n
Q 21
n n Q Q 21
n n
Q Q 21
n n Q Q
解4.1
CP
计数输入
解4.2
五．（10分）图 5.1是用一片同步计数器74LS169和一片八选一数据选择器74LS151组成的序列信号发生器，请分析：
（1）74LS169组成的计数器的模值；
（2）列出输出函数F的真值表；
（2）写出输出F所产生的序列信号（从计数器的预置值开始）。
图5.1
解：74LS169连接为模10的计数器（3分）。计数器采用加计数且使用进位输出端进行同步预置。
由于74LS169为同步预置，预置值为0110，计数状态为0110，0111，……，
1110，1111。根据所使用计数状态列出表5.2所示的输出序列
F的真值表。
表5.2
输出的序列信号为
六.（6分）一般时序逻辑电路的设计
在某种系统中，正常工作时要求连续0的数目为偶数，连续1的数目为奇数。用一个同步时序电路检测它的工作，工作不正常时输出为1。示例如下： 输入X ：00100011101100…… 输出Z ：00000010001010……
试用4个状态描述该系统的工作,做出这个同步时序电路的原始状态图。（设：状态A 为初始状态并表示收到偶数个0；状态B 为收到奇数个0；状态C 为收到偶数个1；状态D 为收到奇数个1）
答案：
七．（6分）将下列表7.1的状态转移表用隐含表法进行化简（填写隐含表，并画出简化后的状态表）。
B/0S
01X A B C C/0 状态转移表D/0E/0F/0G/0D
E F G
D/0E/0F/0G/0D/1E/1F/1
G/1
表7.1
B C D A
B
C
E D
E
F
F G
BD CE
DF EG X
X
X
X X
答案：隐含表3分，简化的状态表3分。
B C D A
B
C
E D
E
F
F G
BD CE BF CG DF EG
BD CE FD GE BF CG DF EG DF EG DF EG X X X X X X X X X X a/0S 01X
a b c b/0 状态转移表c/0d/0a/1b/1d
c/1
d/1
(ABD)(CE)(F)(G)
八．（10分）用中规模器件设计比较器
在图8.1所示三位二进制译码器（此三八译码器是高电平输出有效，即输出1有效）和八选一数据选择器上，不使用外围元件，通过适当连接，组成一个三位数码比较器，要求数码a 2a 1a 0=b 2b 1b 0时输出F =0，否则，F =1，标明各引脚的输入、输出信号，并简述理由。
译
码器数据选择器
6
Y 5Y 4
Y 7
Y 0Y 1Y 2
Y 3Y 5D 6D 7D 0
A 1A 2
A 0A 1A 2
A 1D 2D 3D 4D 0D Y
Y
图8.1
答案：设计思路是当三位二进制的输入a 2a 1a 0等于八选一数据选择器的地址端输入
S 2S 1S 0（即b 2b 1b 0）时，译码器输出的对应输入端将被选择器选通输出。如此图，三八译码器是高电平输出有效，即输出1有效，如a 2a 1a 0=101时，Y 5输出为1，
而其他输出为0，,译码器按位与数据选择器连接，则数据选择器的Y
̅的输出为最终的比较器输出Y 。如下图。
译
码器数据选择器
6
Y 5Y 4
Y 7Y 0Y 1Y 2
Y 3Y 5D 6D 7D 0A 1A 2
A 0A 1A 2A 1D 2D 3D 4D 0D Y
Y
2
a 1a 0
a 2
b 1
b 0
b Y
评分：输入信号连接正确：4分（两个信号可互换） 两器件间连接正确：4分 输出端选用正确：2分
九．中规模时序电路设计(10分)
74LS169是4位二进制可逆计数器，功能表见表 5.1所示（第五题功能表）。74LS169的进位和借位输出为RCO ，当加计数状态为1111时，或减计数达到0000状态，RCO 端输出宽度为一个时钟周期的负脉冲。图9.1为74LS169构成的计数器。要求：用两片74LS169构成一个分频比为30的分频器，并要求分频器输出占空比为1：2的方波（占空比定义为正脉冲的持续时间与脉冲周期的比值）。不可以附加逻辑门，计数器采用加计数方式，用分频器的最高位输出方波。
74LS16974LS169
图9.1
答案：
（1）要求分频输出是方波，需要将两个计数器分别设置为模15和模2计数。
此时，高位计数的输出就是分频比为30的方波。
（2）片1 （DCBA）为0001，片2（DCBA）为1110
（两个预置值各2分，部分有错，酌情扣分）
北航数字电路期末试题及答案 １
２ 数字电子技术基础(A 卷) 一． 解答下列问题（共40分，每小题5分） 1. 十进制数 X = 117，其ASCII 码表示为： 。 在 8位机器中，[X]补 = ，[-X]补 = 。 2. 已知逻辑函数：()F A C BC A B CD =+++，直接用反演规则写出其反函数和对偶函数。 3. 用卡诺图化简逻辑函数∑∑+=)15,1013,8,2,1()14,12,7,6,0(44d m F 4. 用OC 门驱动发光二极管电路如图，若V F =2V ，I F =20mA ，试完善电路并计算电阻R=? 5. 画出图示电路的输出波形 A B C Y Y A B C & E n
３ 6. 主-从JK 触发器，已知CP 、J 、K 信号波形如图示，画出输出波形（初始状态为0）。 7. 分析函数 F AB ABC =+ 所组成的电路存在何种险象。 8. 图示电路中触发器： 建立时间 t su = 20ns ， 保持时间 t h = 5ns ， 传输迟延时间t pdcp-Q,/Q = 30ns ， 门G 迟延t pd G = 10ns ， 时钟脉冲F max = ? 二． 逻辑函数 (,,)F A B C ABC BC AC =++（本题共14分，每小题7分） 1. 用3-8译码器及适当门电路实现。
2.用“四选一”数据选择器及适当门电路实现。 三．分析下列电路所实现的逻辑功能（本题共16分，每小题8分） 1.由2-5-10进制异步计数器构成的电路。 2.由74LS163构成计数器电路。 ４
四． 某同步时序系统的原始状态表如图示（本题15分） 1. 用隐含表法化简； 2. 自然序编码； 3. 用JK 触发器及适当门设计电路； 4. 检查是否可以自启动。 数字电子技术基础（A 卷） 一、填空题（本大题共22分） 1、（本小题3分）十进制数 126，对应8421BCD 码 ，二进制数 ，十六进制 数 。 2、（本小题2分）二进制负整数 –1011011，补码表示为 ；反码表示为 。 3、（本小题4分）逻辑函数BD AD B A D A F +++=))((的反演式为 ；对偶式为 。 4、（本小题2分）三输入端TTL 与非门如图所示，图中A 点的电位为 F 点的电位为 。 5、（本小题3F= 。 6、（本小题3分）由集成异步计数器74LS290构成图示电路，该电路实现的是 进制计数器。 F
北京信息科技大学 2008~2009学年第一学期 《数字电子技术》课程期末考试试卷A 课程所在学院：自动化学院适用专业班级：测控0601-03考试形式：闭卷 注意：所有答案写在答题纸上，写在试卷上无效。 一、填空题(本题满分20分，共含10道小题，每小题2分) 1∙(7AC1)16=( )2=( 1=( )]0。 2.具有推挽式输出级的TT1电路(是/否)可以将输出端并联使用，普通的CMOS门(是/否)可以将输出端并联使 用。(输入端的状态均为不定) 3.相同编号的最小项和最大项存在的关系为o 4.(+1oo"的原码为，反码为，补码为o 5.若A是逻辑变量，则A㊉I=。 二、逻辑函数式的化筒(12分) 1 .利用公式法化简为最简与或式： F=AB∖A f CD+(AD+3'C')')(4+B) 2 .利用卡诺图法将逻辑函数化简为最简与或式： y(A,B,G=>z(OJ2,4),给定约束条件为 m3+rτ‰t+mβ+rr‰j=O
下面电路图中，写出输出信号是什么状态(高电平、低电平或高阻态)，已知乂为74系四、试用一 片8选1数据选择器74HC151产生逻辑函数： Y=AB r CD÷48（C÷r＞）+ABXCΦZ））÷ABC r 要求给出设计的全过程，并画出逻辑电路图。（12分） s ,A2A4Y O O O O O O O1O∣ O O1O D1 O O11 O1O O O1O1/人 O11O2 O1115 1X X X高阻 五、TT1主从JK触发器的输入波形如图所示，画出输出端Q的波形（12分） CP 六、分析如图时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出 电路的状态转换图，说明电路的功能以及能否自启动。（14分）
大学《数字电路与逻辑设计》试题 一、选择、填空、判断题（30分，每空1分） 1.和CMOS相比，ECL最突出的优势在于D 。 A.可靠性高 B. 抗干扰能力强 B.功耗低 D. 速度快 2.三极管的饱和深度主要影响其开关参数中的C 。 A.延迟时间t d B. 上升时间t r C. 存储时间t s D. 下降时间t f 3.用或非门组成的基本RS触发器的所谓“状态不确定”是发生在R、S 上 加入信号D 。 A.R=0, S=0 B. R=0, S=1 C. R=1, S=0 D. R=1, S=1 4.具有检测传输错误功能的编码是：C 。 A. 格雷码 B. 余3码 C. 奇偶校验码 5.运用逻辑代数的反演规则，求函数F=A̅[B+(C̅D+E̅G)]的反函数F̅：B 。 A.A+B̅C+D̅E+G B.A+B̅(C+D̅)(E+G̅) C.A̅+B(C̅+D)(E̅+G) 6.下列叙述中错误的有：C 。
A. 逻辑函数的标准积之和式具有唯一性。 B. 逻辑函数的最简形式可能不唯一。 C. 任意两不同的最小项之和恒等于1。 7. 函数F=(A+B+C ̅)(A ̅+D)(C+D)(B+D+E)的最简或与式为：A 。 A.F=(A+B+C ̅)(A ̅+D)(C+D) B.F=(A+B+C ̅)(A ̅+D) C.F=ABC ̅+A ̅D+CD 8. 逻辑函数F (A,B,C,D )=∑(1,3,4,5,6,8,9,12,14)，判断当输入变量ABCD 分别从(1) 0110→1100，(2) 1111→1010时是否存在功能冒险：B 。 A. 存在，存在 B. 不存在，存在 C.不存在，不存在 9. 对于K ＝3的M 序列发生器，反馈函数为Q 2⊕Q 0，则产生M 序列：C 。 A. 1010100 B. 1110101 C. 1110100 10. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，因此我们应该把时钟信号引入触发器的特征方程，对于D 触发器，正确的是：A 。 A.CP Q CP D Q n 1 n ⋅+⋅=+ B.CP D Q 1 n ⋅=+ C.CP D Q 1 n +=+ 11. 集电极开路与非门(OC 门)的输出端可以直接相连实现线连接逻辑，这种线连接逻辑是：C 。 A. 线或 B. 与非 C. 线与 12. 各种A/D 转换器电路类型中转换速度最快的是A 。 A. 并联比较型 B. 逐次渐进型 C. 双积分型 D. 计数型 13. 把串行输入的数据转换为并行输出的数据,可以使用B 。 A. 寄存器 B. 移位寄存器 C. 计数器 D. 存储器 14. 在进行状态编码时，优先级最高的相邻编码规则是A 。 A. 行相邻 B. 列相邻 C. 输出相邻 15. 在数字系统中8位二进制数称为一个字节，若用一个字节对信息进行编码，最多可表示 A 种信息? A. 256种 B. 8种 C.128种 16. 卡诺图有两个特殊的方格，分别称为0重心(全0格)和1重心(全1格)，
请浏览后下载，资料供参考，期待您的好评与关注！ 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F + +=， 与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题
6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装 请浏览后下载，资料供参考，期待您的好评与关注！
期末考试试题（答案） 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A A B F ++=，与它功能相等的函数表达式。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用可以将减法运算转化为加法运算。 A ． 原码 B ．码 C ． 补码 D ． 码 4．对于如图所示波形,其反映的逻辑关系是。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++= 功能相等的表达式为。 A ． D C B A F +++= B ． D C B A F +++= C ． D C B A F = D ．D C B A F ++=
7．下列所给三态门中，能实现0时，AB；1时，F为高阻态的逻辑功能的是。 Q的 9．下列器件中，属于时序部件的是。 A．计数器 B．译码器 C．加法器 D．多路选择器 10．下图是共阴极七段数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分）
11电路的电源是5，高电平1对应的电压范围是2.4-5。 12个输入端的二进制译码器，共有N2个输出端。对于每一组输入代码，有1个输出端是有效电平。 13.给36个字符编码，至少需要6位二进制数。 14.存储12位二进制信息需要12个触发器。 15.按逻辑功能分类，触发器可分为、、、等四种类型。 16.对于D触发器，若现态 0，要使次态1=0,则输入0。 17.请写出描述触发器逻辑功能的几种方式特性表、特性方程、状态图、波形图。 18.多个集电极开路门（门）的输出端可以线与。 19触发器的特性方程是n n Q +1,当1时,特性方程为 = T Q⊕ +1,这时触发器可以用来作2分频器。 n Q n Q= 20．构造一个十进制的异步加法计数器，需要多少个 4触发器。计数器的进位的频率与计数器时钟脉冲的频率之间的关系是1﹕10。 三、分析题（共40分） 21．（本题满分6分）用卡诺图化简下列逻辑函数
数字电路与逻辑设计_华中科技大学中国大学mooc课后章节答案期末考试题库2023年 1.二进制并行加法器使用先行进位的主要目的是( ) 参考答案: 提高运算速度 2.关于四位二进制并行加法器74283，下面说法正确的是（） 参考答案: 它可以实现加法运算_它可以实现减法运算_它有9个输入端，5个输出端_它可以实现代码转换 3.关于计数器74290，下面说法正确的是 参考答案: 其内部包含四个触发器_它可以实现模小于10的任意计数器_它可以实现 8421码模10计数器 4.将十进制数7 5.25转换成十六进制数为（） 参考答案: 4B.4 5.余3码10010101.10101000对应的二进制数为 ( ) 参考答案: 111110.11
6.同步时序电路设计中，状态编码采用相邻编码法的目的是( )。 参考答案: 减少电路中的逻辑门 7.在正常工作时，3-8线译码器74138的使能端【图片】【图片】【图片】 的值为( ) 参考答案: 100 8.相同功能的Moore型时序电路比Mealy型时序电路多一个状态，因此 Moore型比Mealy型的时序电路多一个触发器。 参考答案: 错误 9.在设计同步时序逻辑电路时，实现相同功能，使用D触发器的电路一定比 使用JK触发器的电路简单。 参考答案: 错误 10.组合逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组 合，而与过去的输入值无关。 参考答案: 正确 11.为了实现计数功能，集成寄存器74194的控制端S0S1可以是（）。
参考答案: 01_10 12.用逻辑代数公理、定理和规则可以证明【图片】。 参考答案: 正确 13.使用8路选择器实现4变量逻辑函数F(A,B,C,D),使用ABC作为控制变量， 数据输入端D0-D7可能的值有( )。 参考答案: 1_D 14.带符号二进制数–00101的补码为（） 参考答案: 111011 15.根据反演规则和对偶规则可写出逻辑函数【图片】的反函数【图片】=（）， 对偶函数【图片】=（）。 参考答案: ； 16.用卡诺图化简法求逻辑函数【图片】的最简与或表达式和最简或与表达式分 别为（）。 参考答案: ；
共5页 第1页 说明：1。拟题请用碳塑墨水钢次开发笔书写。 不要出框。 除填空体、图解及特要求外一般不留答题 - ---------------------------上------------------------------装-----------------------------------------订----------------------------线--------------------------------- 专业班级 姓名 学号（8位） 西安邮电学院试题卷专用纸 - ------------------------密--------------------------------封-----------------------------装----------------------------------订------------------------------线------------------------------------
空间。 二、选择(20分) 注意：题中涉及到的中规模器件的功能表，附在试题的最后一页。 将正确答案填入下面答题栏中，所选的答案用横线划过，例如： 题号 1 2 3 4 5 6 7 8 9 10 选 择 答 案 A A A A A A A A A A B B B B B B B B B B C C C C C C C C C C D D D D D D D D D D 1、表示一个两位十进制数至少需要（ ）位二进制数。 A 、5 B 、6 C 、7 D 、8 2、逻辑函数AC BC AB F ++= 与AC BC AB G ••=( )。 A 、相等 B 、互为反函数 C 、互为对偶式 D 、以上答案都不对 3、逻辑函数)(B A C B A F ++=,当ABC 取值为（ ）时，1=F A 、000 B 、011 C 、101 D 、111 4、在下列电路中，只有( )是组合逻辑电路。 A 、触发器 B 、计数器 C 、数据选择器 D 、寄存器 5、已知RS 是2个或非门构成的基本RS 触发器的输入端，则其约束条件是（）。 A 、1=+S R B 、0=+S R C 、1=RS D 、0=RS 6、当维持－阻塞D 触发器的异步置0端0=D R 时，则触发器的次态（ ）。 A 、与CP 和D 有关 B 、与CP 和D 无关 C 、只与CP 有关 D 、只与D 有关 7、函数E D C B A F ++=)(的反函数是（）。 A 、E D C B A ++)( B 、E D C B A ++)( C 、 E D C B A ++)( D 、E D C B A )(+ 8、设计一个能存放8位二进制代码的寄存器，需要（ ）个触发器。 A 、3 B 、32 C 、256 D 、8 9、一个4位移位寄存器原来的状态为0000，串行输入端始终为1，经过4个移位脉冲后，寄存器的状态为（ ）。 2．装订试卷，考生答卷时不得拆开或在框外留写标记，否则按零分计。
院系： 专业班级： 学号： 姓名： 座位号： 20 -20 学年第学期期末考试试卷 《数字逻辑电路》（B ）卷 一、选择题 （每小题2分，共20分） 1. 在数字系统中，下列可以将减法运算转换为加法运算的是 【 】 A. 原码 B. 反码 C. 补码 D. BCD 码 2. 使逻辑函数0C A C B AB F =++=的输入组合是 【 】 A. ABC=000 B. ABC=101 C. ABC=100 D. ABC=010 3. 两输入端的或门一个输入端接低电平，另一个输入端接脉冲信号时，则输出与 输入信号的关系是 【 】 A. 同相 B. 反相 C. 高电平 D. 低电平 4. 和4位串行进位加法器相比，使用4位超前进位加法器的目的是 【 】 A. 完成4位加法运算 B. 提高加法运算速度 C. 完成串并行加法运算 D. 完成加法运算自动进位 5. 下列触发器有空翻现象的是 【 】 A. 上升沿JK 触发器 B. 同步D 触发器 C. 下降沿JK 触发器 D. 边沿D 触发器 6. 模为9的8421BCD 码计数器，至少需要的触发器个数是 【 】 A. 3 B. 4 C. 5 D. 6 7. 下列关于时序逻辑电路的描述，不正确的是 【 】 A. 时序逻辑电路可以分为同步时序逻辑电路和异步时序逻辑电路 B. 寄存器、数据分配器都是时序逻辑电路 C. 触发器是时序逻辑电路必不可少的组成部分 D. 分析同步时序逻辑电路时，可以不考虑时钟条件 8. 多余输入端可以悬空使用的门是 【 】 A. 与门 B. TTL 与非门 C. 或门 D. 或非门 9. 多谐振荡器的作用是 【 】 A. 将矩形波转变为正弦波 B. 将正弦波转变为矩形波 C. 可产生定时脉冲 D. 可用于矩形脉冲产生电路 10. 可编程逻辑器件中的EEPROM 是指 【 】 A. 随机读写存储器 B. 一次编程的只读存储器 C. 快闪存储器 D. 电可擦可编程只读存储器 1. 8位A/D 转换器输入满量程模拟电压5V ，则其分辨率为__________________V 。 2. 16个输入端的编码器按二进制数编码时，输出端的个数是_____________。 3. 一只四输入端或非门，使其输出为1的输入变量取值组合有_____________种。 4. 图2.1所示用74LS161（同步16进制计数器，CR 异步清零、LD 同步置数、OC 进位输出端）构成的计数器模M= ________。 图2.1(题2.4图) 5. 4线—七段译码器/驱动器输出高电平有效时，用来驱动共_____极数码管。 6. JK 触发器当J=1,K=0时，其=+1n Q ____________________。 教研室主任审核(签名)： 教学主任(签名)： 二、填空题 （每小题2分，共20分） 课程代码： 32801105 适用班级： 命题教师： 任课教师：
数字电路与逻辑设计_202210 一、单选题（共10题,每题2分,共20分） 1. （ B）属于“易失性”存储器件，它们中存储的信息在断电后均将消失。 A.半导体ROM B.半导体RAM C.磁盘存储器 D.光盘存储器 2. 触发器符号图中CP端有“∧”、有“○”表示触发器采用( B )触发。 A.上升沿 B.下降沿 C.高电位 D.低电位 3. 设触发器的初态为，将D 触发器的输出端连接到D输入端，则当CP脉冲到来时，触发器的状态为（D ）。 A.0 B.1 C. D. 4. 设触发器的初态为，将触发器的、输出端分别连接到、输入端，即=、=，则当CP 脉冲到来时，触发器的状态为（C ）。 A.0 B.1 C. D. 5. 触发器符号图中CP端无“∧”、无“○”表示触发器采用(C )触发。 A.上升沿 B.下降沿 C.高电位 D.低电位 6. 若同意为1、不同意为0，否决为1、不否决为0，则下列三输入端（ C ）门电路能实现“三人一致不同意才否决”的功能。 A.与 B.与非 C.或非 D.异或 7. 设触发器的初态为，将触发器的、输出端分别连接到、输入端，即=、=，则当CP 脉冲到来时，触发器的状态为（D ）。 A.0 B.1 C. D. 8. =（C ）。 A. B. C.0 D.1 9. ++=（B ）。 A.+ B.+ C.+ D.+ 10. 触发器符号图中CP端有“∧”、无“○”表示触发器采用( A )触发。 A.上升沿 B.下降沿 C.高电位 D.低电位 二、判断题（共10题,每题1.5分,共15分） 1. 实现两个一位二进制数相加，产生一位和值及一位进位值，但不考虑低位来的进位位的加法器称为全加器。( 错误 ) 2. 组合逻辑电路其任一时刻的输出不仅取决于该时刻的输入组合，而与电路以前的输入也有关。( 错误 ) 3. 任何两个最小项之与恒为“1”，n个变量的函数的全体最小项之或恒为“0”。( 错误 ) 4. 当CP 无效时，触发器的状态为0态；当CP 有效时，触发器的状态为1态。 ( 错误 ) 5. 用8片八选一数据选择器芯片可扩展实现一个64选一数据选择器。(错误 ) 6. 钟控触发器也称同步触发器，钟控触发器状态的变化不仅取决于输入信号的变化，还取决于时钟信号的作用。( 正确 ) 7. 触发器在输入信号发生变化前的状态称为“次态”，用表示，而输入信号发生变化后触发器所进入的状态称为“现态”，用表示。( 错误 ) 8. 设触发器的初态为，将D 触发器的输出端连接到D输入端，则当CP脉冲到来时，触发器的状态为1。( 错误 ) 9. 同步触发器使用时必须保证、中至少有一个为“1”，这个条件也称为基本RS触 发器输入信号的约束条件。( 错误 ) 10. 在实际应用中，为了确保数字系统可靠工作，要求触发器来一个CP至多翻转一次。对于同步式触发器来说，这就意味着在CP=1期间，必须保持输入信号稳定不变，否则，触发器状态将在此期间发生“空翻”。(正确 ) 三．计算与化简(每小题5分，共15分) 1. 完成下列代码转换：（1011 1001 0110）余3BCD = （）8421BCD
山东交通学院《数字电路逻辑设计》考试复习题及参 考答案 一、单选题（每题2分，共10道小题，总分值20分） 1.同步计数器是指（）的计数器。（2分） A由同类型的触发器构成 B各触发器时钟端连在一起，统一由系统时钟控制 C可用前级的输出做后级触发器的时钟 参考答案：B 2.写出下图的比特序列是（）。 A010********* B001100110011 C000011110000 参考答案：B 3.一个比特时间是1ms,串行传输8个比特所需要的时间是（）。（2分） A1ms B8ms C16ms 参考答案：C 4.当与门的输入是什么状态时与门的输出是高电平（）。（2分） A任意一个输入是高电平 B全部输入都是高电平 C没有输入是高电平 参考答案：B 5.判断下列电路哪个不是时序逻辑电路（）。（2分） A单稳态触发器
B多谐振荡器 C译码器 参考答案：C 6.若四位同步二进制加法计数器当前的状态是0111，下一个时钟脉冲输入后，其状态变为（）。（2分） A0011 B0111 C1000 参考答案：C 7.由5级触发器构成的二进制计数器，能计数的最大模是（）。（2分） A16 B32 C10 参考答案：B 8.一个64选1的数据选择器有（）个数据选择信号输入端。（2分） A6 B32 C64 参考答案：A 9.数字系统中的时钟的作用（）。（2分） A携带某种二进制信息 B表示当前的时间 C不携带任何二进制信息，用于系统同步 参考答案：C 10.JK触发器状态置1时J、K输入端状态是（）。（2分） AJ=1，K=1 BJ=0，K=1 CJ-1，K=0 参考答案：C
班级: 学号： 姓名 …………………密……………封……………线……………密……………封……………线………………… （B D ）3.下列触发器中，克服了空翻现象的有 。 A.边沿D 触发器 B.主从R S 触发器 C.时钟控制的R S 触发器 D.主从J K 触发器 （BD ）4.对于T 触发器，若原态Q n =0，欲使新态Q n +1=1，应使输入T = 。 A.0 B.1 C.Q D.Q （ ABC ）5. 描述触发器的逻辑功能的方法有 。 A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图 四、判断题（每题1分，共10分。对的打“√”，错的打“×”） （T ）1. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。 （ T ）2. ROM 的每个与项（地址译码器的输出）都一定是最小项。 （ F ）3. D 触发器的特性方程为Q n +1=D ，与Q n 无关，所以它没有记忆功能。 （F ）4. 计数器的模是指对输入的计数脉冲的个数。 （ F ）5. 因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。 （ F ）6. 若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （ T ）7. 异或函数与同或函数在逻辑上互为反函数，所以C B A C B A ΘΘ=⊕⊕。 ( F )8.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 （ T ）9. 一个二进制数的低 2 位为 0 ，则该数可被 4 整除。 （ T ）10.同步时序电路中触发器的时钟是统一的。 五、分析题(25分) 1.下图所示组合电路，写出函数表达式，列出真值表，描述功能，并用三-八译码器74138芯片和适当的门电路实现。（15分） 2.分析下面的时序电路，请写出控制函数和输出函数的表达式，列出状态表和状态图，描述起 功能。（10分） 第 二 页
共 页 第 页 ------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- ----- - ------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- ----- 西安邮电学院课程考试试题（C 卷） （ 2010 —— 2011 学年度第 1学期） 课程名称： 试卷类型：（A 、B 、C ） 考试专业、年级： 题号 一 二 三 四 五 六 七 八 九 总分 得分 阅卷人 一、 分析下图所示译码器电路，给出分析过程，写出F1、F2的逻辑 函数表达式。（20分） 二、三态门的逻辑符号如图所示，试用VHDL 语言描述此 三态门的逻辑功能（20分） 专业班级 姓名 学号 年 月 日 考试用
说明：1、除填空题、图解及特要求外一般不留答题空间。 总印份（附答题纸页） 三、试用四位二进制同步计数器74LS161及必要的门电路实现0～10的模11计数器。（20分） 四、分析下图所示电路（利用集成移位寄存器74195）的逻辑功能，给出分析过程，画出状态转换图，设触发器的初始状态ＱDＱＣＱＢＱＡ=0１１０。（20分）
65362--吉林大学数字逻辑电路期末备考题库65362奥鹏期末考试题库合集 单选题： （1）一个8选一数据选择器的数据输入端有（）个 A.1 B.2 C.3 D.8 正确答案：D （2）与模拟电路相比，数字电路主要的优点不包括( ). A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 正确答案：A （3）在下列触发器中，有约束条件的是（） A.主从JK F/F B.主从D F/F C.同步RS F/F D.边沿D F/F 正确答案：C （4）MOS集成电路采用的是（）控制，其功率损耗比较小
A.电压 B.电流 C.灌电流 D.拉电流 正确答案：A （5）以下电路中常用于总线应用的有（）. A.TSL门 B.OC门 C.漏极开路门 D.CMOS与非门 正确答案：A （6）卡诺图上变量的取值顺序是采用( )的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 A.二进制码 B.循环码 C.ASCII码 D.十进制码 正确答案：B （7）描述触发器的逻辑功能的方法不包括（） A.状态转表 B.特性方程 C.状态转换图
D.状态方程 正确答案：D （8）以下表达式中符合逻辑运算法则的是( ). A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1 正确答案：D （9）在何种输入情况下，“与非”运算的结果是逻辑0( ). A.全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 正确答案：D （10）欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器 A.2 B.3 C.4 D.8 正确答案：B （11）在一个8位的存储单元中，能够存储的最大无符号整数是( ).
《数字电路与数字逻辑》 期末考试试卷 考生注意：1．本试卷共有五道大题，满分100分。 2．考试时间90分钟。 3．卷面整洁，字迹工整。 1． 将下列二进制数转为十进制数 （1010001）B = （ ）D （11．101）B = （ ）D 2． 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+254.25）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 3． 把下列4个不同数制的数(76.125)D 、(27A)H 、(10110)B 、(67)O 按从大到小 的 次 序 排 列 （ ） > （ ）>( )>( ) 。 4． 对于D 触发器，欲使Q n+1 =Q n ，输入D=（ ），对于T 触发器，欲使Q n+1 =Q n ， 输入T=（ ） 5． 一个512*8位的ROM 芯片，地址线为（ ）条，数据线为（ ）条。 6． 对32个地址进行译码，需要（ ）片74138译码器。 7． 存储器起始地址为全0，256K*32的存储系统的最高地址为（ ）。 8． 将下列各式变换成最简与或式的形式 =+B A （ ） =+B A A （ ） =++C B C A AB （ ） ）进制。 二、组合电路设计题（每空10分，共20分） 1． 用八选一数据选择器74LS151实现逻辑函数AC BC AB C B A L ++=),,( （10分） 2、 用74LS138设计一个电路 实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）（10 分） 三、组合电路分析题（共10分） 已知逻辑电路如下图所示，分析该电路的功能。 四、分析题（共24分） 1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出Q1，Q2的波形图， Q1Q2初态为00。（14分） 2、电路如图所示，要求写出它们的输出函数表达式，化简，并说出它们的逻辑功能。 （10分） 五、设计题（共26分） 1．用JK 触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。（16分） 2、试用74161设计一个同步十进制计数器，要求采用两种不同的方法。（10分）
北京信息科技大学 2008 ~ 2009 学年第 二 学期 《数字电路与逻辑设计》课程期末考试试卷A 课程所在学院：自动化学院 适用专业班级：J 电信0701～03，B 电信0701～03 考试形式：闭卷 注意：所有答案写在答题纸上，写在试卷上无效。 一、 填空题（本题满分20分，共含10道小题，每小题2分） 1. 在权电阻网络D/A 转换器中，已知REF V =5V ，当输入数字量为01100123=d d d d 时输出电压的大小为 （ ）V 。 2. 168210)()()( )43.465(=== 3. TTL 与非门多余输入端的处理方法是（ ），能实现总线连接方式的门电路有（ ）。 4. 逻辑函数中的（ ）和（ ）统称为无关项。 5. 10)459(转换为8421BCD 码为（ ），转换为余三码为（ ）。 二、 逻辑函数式的化简（本题满分12分，共含2道小题，每小题6分） 1. 用卡诺图将逻辑函数Y 化为最简与或式： ∑∑+=)14,11,10,6,3,2()13,12,8,4,1(),,,(d m D C B A Y 2. 把下列逻辑函数式化简为最简与或式： ))((''+''=AC BD D C AB Y 三、 试用一片8选1数据选择器74HC151设计电路，实现如下功能：既可以实现三人表决（遵 循少数服从多数原则）功能，又可以实现判断三输入逻辑是否一致（如果一致输出结果为高电平）的功能：当控制信号M=0时，实现三人表决功能；当M=1时，实现判断三逻辑是否一致的功能。要求给出设计的全过程，并画出逻辑电路图。（16分）
四、 如图所示的主从JK 触发器电路中，CLK 和A 的电压波形如图所示，试画出Q 端对应的 电压波形。设触发器的初始状态为Q=0。（14分） A CLK Q CLK 五、 试写出下图所示时序电路的驱动方程、状态方程和输出方程，画出电路的状态转换表和 状态转换图，分析电路的逻辑功能。（14分） 六、 试用一片4位同步二进制计数器74LS161接成十一进制计数器（允许附加必要的门电路， 采用清零法），并作简要说明。74LS161的引脚图如下所示。（12分）
期末考试试题〔答案〕 考试科目：数字逻辑电路 试卷类别：3卷考试时间：110 分钟 XXXX 学院 ______________系级班 学号 题号 一 二 三 四 总分 得分 一、选择题〔每题2分，共20分〕 1． 八进制〔273〕8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F =B ． C AB F += C ．C A AB F += D ．C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ．BCD 码 4．对于如下图波形,其反映的逻辑关系是___B_____。 得分 评卷人 装 订 线 内 请 勿 答 题
A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++=功能相等的表达式为___C_____。 A ．D C B A F +++=B ．D C B A F +++= ．D C B A F ++= 7．以下所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 8. 如下图电路，假设输入CP 脉冲的频率为100KHZ ，那么输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz C ． 100KHz D ．50KHz
北京大学信息技术学院期 末考试试卷 目：数字逻辑电路 1. 请持学生证入场考试，并按指定座位就座；除必要的文具和教师指定的用 具用书外，其他 所有物品包括手机、呼机、MP3、电子词典、书籍、笔记、 纸张等严禁带入座位，必须放 在指定位置。凡有试题印制问题请向监考教 师提出，不得向其他考生询问。 2. 认真、老实、独立并在规定时间内完成答卷，严禁任何形式的违纪作弊行 为；否那么，本 答卷成绩以0分记，并根据《北京大学本科考试工作与学术 规范条例》给予纪律处分。 3. 提前交卷的考生不要在考场逗留，不要在门口、窗外大声喧哗。考试结束 时间到，请停止 答卷，在座位等候监考教师收卷并清点完毕，方可离开考 场；考题和试卷不得带出考场。 以下为试题和答题纸，共12页。 ・数字逻辑电路》 2008年试题参考答案 一、填空，每空1分1110 1. 或2〃》加；7级自激振荡 考试时间: 2008年06月19日任课教师: 学号: 学号: 装 订 线 内 不 要 答 题
2.。二R・S・Q' +S （锁存器）或。5+l） = R5）S5）Q5） + S5）（触发器）并行比拟型 3.Field Programmable Gate Array （现场可编程门阵列）19bits 4.F, F, F（1100,1111）,无，有； （1101,1011），无，有二、时序电路分析 答：电子强答器一一% =0是清除信号，同时表示强答开始，A、B是2个强答输入信号。当某个强答输入信号先出现上升沿，其对应输出为1,同时封锁对方的强答输入信号。（5分） 波形如下所示（10分） 三、解: 1.修改状态转移图略（5分）
东北师范大学22春“公共课”《数字电路与数字逻辑》期末考试高频考点 版（带答案） 一.综合考核(共50题) 1. 如逻辑变量A、B、C及其推理关系f，用逻辑代数表示出来为：逻辑函数F关于逻辑变量A、B、C的推理关系f的表达式记为()。 A.F=f(A，B，C) B.f=F(A，B，C) C.f=f(A，B，C) 参考答案：A 2. 寄存器按照功能不同，可分为以下哪两类?() A.计数器 B.基本寄存器 C.移位寄存器 D.数码寄存器 参考答案：BC 3. 当温度升高时，二极管的反向饱和电流将()。 A.增大 B.不变 C.减小 D.改变 参考答案：AD 4. 一位8421BCD码计数器至少需要()个触发器。 A.3 B.4 C.5 D.10
5. PLD编程连接点有哪几种形式?() A.固定连接 B.不固定连接 C.编程连接 D.不连接 参考答案：ACD 6. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。() A.错误 B.正确 参考答案：B 7. RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。() A.错误 B.正确 参考答案：A 8. 逻辑函数的表示方法中具有唯一性的是真值表，表达式。() A.错误 B.正确 参考答案：B 9. ADC0801～0805芯片具有三态输出锁存器，可以直接驱动数据总线，因此可与微处理器进行接口并且非常简单。() A.错误
参考答案：B 10. 将十进制数的整数化为N进制整数的方法是乘N取余法。() A.错误 B.正确 参考答案：A 11. 环形计数器如果不作自启动修改，则总有孤立状态存在。() A.错误 B.正确 参考答案：B 12. 编码与译码是互逆的过程。() A.错误 B.正确 参考答案：B 13. 单稳态触发器具有()功能。 A.定时 B.延时 C.整形 D.译码 参考答案：ABC 14. 一般门电路的为1-5，最多不超过()。 A.6
试题一 一、填空题。(每空1分，共30分)。 1、(11001.01)2 =( )8=( )|6=( )10 2、十进制整数转换成二进制时采用 ______ 法；十进制小数转换成二 进制时采用 _______ 法。 3、由三种最基本的逻辑关系有导出的几种常用的逻辑运算 ________ 、 4、逻辑函数有四种表示方法，它们分别是 _______ 、_____ 、____ 和 _______ O 5、消除竞争冒险的方法有 _____ 、______ 、_____ 等。 6、按逻辑功能分类，触发器可分为 _______ 、_______ 、________ ________ 等四种类型。 7、从结构上看，吋序逻辑电路的基本单元是 ___________ 。 8、J K触发器特征方程为____________ o 9、A/D转换的一般步骤为：取样、 _______ 、_______ 、编码。 10、___________________________________________________ 一个EPROM有18条地址输入线，其内部存储单元有_____________ 个。 11、_____________________________ D/A转换器的主要参数有、和 o 12、__________________________________________________ 就逐次逼近型和双积分型两种A/D转换器而言，____________________ 的抗 干扰能力强， _______ 的转换速度快。
二、选择题。(每题1分，共15分) 1、以下说法正确的是()： (A)数字信号在大小上不连续，时间上连续，模拟信号则反之； (B)数字信号在大小上连续，时间上不连续，模拟信号则反之； (C)数字信号在大小和时间上均连续，模拟信号则反之； (D)数字信号在大小和吋间上均不连续，模拟信号则反之； 2、A+BC=()。 (A)A+B (B) A+C (C) (A+B) (A+C) (D) B+C 3、具有“有1出0、全0出1”功能的逻辑门是()。 (A)与非门(B)或非门(C)异或门(D)同或门 4、逻辑函数尸=(A+B) (A+C) (A+D) (A+E)=( ) (A)AB+AC+AD+AE (B) A+BCED (C) (A+BC) (A+DE) (D) A+B+C+D 5、C MOS电路的电源电压范围较大，约在()o (A)—5V 〜+5V (B)3、18V (C)5~15V (D) + 5V 6、四输入的译码器，其输出端最多为( )o (A) 4 个(B)8 个(C) 10 个(D) 16 个 7、当74LS148的输入端石〜石按顺序输入11011101时，输出「可为()o (A)101 (B)010 (C)001 (D)110 8、函数F = A(B+C»DE)的反函数亓()