数电期末试卷及答案(1)数电期末试卷及答案 第一部分：选择题 1. 下列哪段代码可以实现2个二进制数的加法？ A. y <= x1 + x2; B. y <= x1 xor x2; C. y <= x1 or x2; D. y <= x1 and x2; 答案：A 2. 如图，若P=0，Q=1，则S2S1S0的值为（MSI） S0 S1 S2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A. 010 B. 001 C. 110 D. 100
答案：A 3. 下列哪个逻辑门的输出始终是0？ A. 与门 B. 或门 C. 非门 D. 异或门 答案：C 4. 如图，若编号相同的控制输入端和定时输入端连接，输出端Q1与标志组Z1连接，D1为1，则经计时电路处理后，输出端Q3的值为 [image: 图片] A. 1 B. 0 C. 不确定 D. 未能实现功能 答案：B 5. 数字电路门电路中，进行加法运算的电路是 A. 选择器 B. 与门 C. 或门 D. 全加器 答案：D 第二部分：填空题
6. 数据位错误率BER是信道传输误码率的一种度量方式，其公式为 ____________。 答案：BER=已传输的数据包中错误数据包的数量÷已传输的数据包的总数量 7. 在卡诺图化简时，最小项指的是只有1个取值为1的项，最大项指的是只有1个取值为0的项。请将下面的卡诺图进行化简，给出化简后的表达式： [image: 图片] 答案：B'D+ACD 8. SR型触发器的名称是基于其2个输入端S和R的名称组合而来的，其中S和R代表什么？ 答案：S代表Set（置位），R代表Reset（清零） 9. 四位二进制数1011的十进制数值为___________。 答案：11 10. 计数器的输出数值加1的功能被称为“向上计数”，输出数值减1的功能被称为“向下计数”，向上计数的计数器称为___________，向下计数的计数器称为___________。 答案：向上计数的计数器称为“升计数器”，向下计数的计数器称为“降计数器” 第三部分：简答题
《数字电路》试卷及答案 一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选 项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。 1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。 [A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X 2、以下各电路中，（ B）能够产生脉冲准时。 [A]多谐振荡器[B]单稳态触发器 [C]施密特触发器[D]石英晶体多谐振荡器 3、以下逻辑电路中为时序逻辑电路的是（C）。 [A]变量译码器[B]加法器[C]数码存放器[D]数据选择器 4、同步时序电路和异步时序电路比较，其差别在于后者（B）。 [A]没有触发器[B]没有一致的时钟脉冲控制 [C]没有稳固状态[D]输出只与内部状态相关 5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。 [A]触发器[B]晶体管[C] MOS 管[D]电容 6、能将输出端直接相接达成线与的电路有（C）。 [A] TTL 与门[B]或门[C]三态门[D]三极管非门 7、 TTL 与非门的剩余脚悬空等效于（A）。 [A] 1[B] 0[C] Vcc[D] Vee 8、以下哪一条不是除去竟争冒险的举措（B）。 [A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计 9、主从触发器的触发方式是（D）。 [A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理 10、组合型 PLA 是由（ A）组成。 [A]与门阵列和或门阵列[B]一个计数器 [C]一个或阵列[D]一个存放器 11、以下四个数中，最大的数是（B）。 [A] (AF) 16[B] (001010000010)8421BCD [C] (10100000) 2[D] (198) 10 12、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。 [A] 2[B] 8[C] 16[D] 32 13、以下门电路属于双极型的是（A）。 [A] OC 门[B] PMOS[C] NMOS[D] CMOS 14、用异步 I/O 输出构造的 PAL 设计逻辑电路，它们相当于（A）。 [A]组合逻辑电路[B]时序逻辑电路 [C]储存器[D]数模变换器
《数字电路》试卷 一、填空题（每空1分，共20分） 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 A B Y 1 Y 2 Y 3
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( ) A ． 八 B. 五 C. 四 D. 三 10．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( )。 A B Q n+1 说明 000 001 010 011 100 101 110 111
杭州电子科技大学计算机组成原理期末样卷(A) 杭州电子科技大学学生考试卷（A）卷答案 一．单项选择题（20分，每题1分） 1．D 2. C 3. C 4. D 5. C 6. D 7. A 8. D 9. B 10. D 11.B 12. D 13. A 14. B 15. C 16.C 17. B 18. A 19. A 20. D 二．填空题（15分，每空1分） 1．控制器中有若干个专用寄存器，__IR _寄存器用来存放指令，PC 用来指出指令地址。微程序控制器中微程序存放于控存（CM）。 2．半导体RAM通常分为SRAM和DRAM，主要区别在于：前者是用双稳态触发器来存储信息的，而后者是用极间电容来存储信息的，前者与后者相比，速度快，价格高。 3．从主存取出一条指令并执行完这条指令的时间，称为指令周期。指令系统是指一台计算机中所有机器指令的集合。 4．在微程序控制器中，指令译码器的作用是产生指令的微程序入口地址。 5．控制器由专用寄存器、指令译码器、时序系统、操作控制器构成，控制器的功能是取指令、分析指令、执行指令、处理特殊请求和异常情况。 6．微指令的格式可以分为水平型微指令和垂直型微指令，前者并行处理能力强，但微指令字长长。 三．计算题（18分） 1．（18分）设浮点数的格式为：阶码5位，包含一位符号位，尾数5位，包含一位符号位，阶码和 则按上述浮点数的格式： ①（2分）若数Z的浮点数的16进制形式为1ABH，求Z的十进制的真值。 [Z]浮＝0，0110 1.01011 Z＝－0.10101×2＋6＝－101010 Z＝－42 ②（4分）若（X）10 =15/32，（Y）10= -1.25，则求X和Y的规格化浮点数表示形式。 X＝0.01111 X＝0.11110×2－1【X】浮＝1,1111 0.11110 Y＝－1.01 Y＝－0.10100×2＋1【Y】浮＝0,0001 1.01100 ③（5分）求（要求用补码计算，列出计算步骤）。
《数字电路基础》期末考试试卷附答案 一、选择题（3分×10＝30分） 1．数字信号的特点是（ ） A ．在时间上和幅值上都是连续的 B ．在时间上是离散的，在幅值上是连续的 C ．在时间上是连续的，在幅值上是离散的 D ．在时间上和幅值上都是不连续的 2．将十六进制数(FD)16转换为二进制数的结果是（ ） A ．(11011111)2 B ．(11111101)2 C ．(11111011)2 D ．(11111100)2 3．-0101的原码、反码和补码分别为( ) A ．10101，11010，11011 B ．00101，11010，11011 C ．10101，11010，11010 D ．00101，01010，11011 4．逻辑函数式C AB AB )('+化简后的最简与或表达式为（ ） A ．BC A + B ．A C ．C AB +')( D ．C AB + 5．逻辑函数)()(''+'+=E D C B A F 的反函数为 ( ) A ． ))(('+''+E D C B A B ． ))(('''+E D C B A C ． ))((''+'+'E D C B A D ． ))(('''+' E D C B A 6．为实现将JK 触发器转换为D 触发器，应使（ ）。 A ． D K D J '==, B ． D K D J ='=, C ． D K J == D ．D K J '== 7．一个4位移位寄存器原来的状态为0000，如果串行输入始终为1，则经过4个移位脉冲后寄存器的内容为（ ）。 A ． 0001 B ． 0111 C ． 1110 D ． 1111 8．石英晶体振荡器的主要优点是( ) A ．电路简单 B ．频率稳定度高
《数字电路》试卷 姓名：?? ??????? 班级：?????????? 考号：??????????? 成绩：???????????? 本试卷共 ? 页，满分 ?? 分；考试时间： ? 分钟；考试方式：闭卷 题 号 一 二 三 四 （ ） 四 （ ） 四 （ ） 四 （ ） 总 分 得 分 一、填空题（每空 分，共 ?分） ??有一数码 ???????，作为自然二进制数时，它相当于十进制数（ ?? ），作为 ??????码时，它相当于十进制数（ ? ）。 ?三态门电路的输出有高电平、低电平和（高电阻 ） 种状态。 ．???与非门多余的输入端应接（ 高电平或悬空 ）。 ．???集成? 触发器正常工作时，其d R 和d S 端应接（ 高）电平。 ? 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F （ ）。 ? 如果对键盘上 ??个符号进行二进制编码，则至少要（ ?位二进制数码。 ? 典型的???与非门电路使用的电路为电源电压为（ ）?，其输出高电平为（ ??? ）?，输出低电平为（ ??? ）?， ????电路的电源电压为（ ??? ） ? 。 ． ??????是 线— 线译码器，译码为输出低电平有效，若输入为? ? ? ???时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ???????）。 ．将一个包含有 ????个基本存储单元的存储电路设计 ?位为一个字节的 ??。该 ?? 有（ ? ）根地址线，有（ ?）根数据读出线。 ?? 两片中规模集成电路 ?进制计数器串联后，最大计数容量为（ ?? ）位。 ?? 下图所示电路中， ? ＝（ ）；? ＝（ ）；? ＝（ ）。 ?? 某计数器的输出波形如图 所示，该计数器是（ ）进制计数器。 ?．驱动共阳极七段数码管的译码器的输出电平为（ 低 ）有效。 二、单项选择题（本大题共 小题，每小题 分，共 分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） ??函数?????????????????的最小项表达式为? ? ? 。 ?．?????????∑?（ ， ， ） ?? ????????∑?（ ， ， ， ） ．?????????∑?（ ， ， ， ） ?? ?????????∑?（ ， ， ， ） ． 线— 线优先编码器的输入为? —? ，当优先级别最高的? 有效时，其输出 012Y Y Y ??的值是（ ? ）。 ?． ?? ?? ??? ?? ??? ?? ? ? ．十六路数据选择器的地址输入（选择控制）端有（ ）个。 ? ? ?
电子技术应用实验2（数字电路综合实验）_电子科技大学中国大学mooc课后章节答案期末考试题库2023年 1.用数字示波器双踪测量不同频率的相关信号时，应选哪个信号为触发源？ 参考答案: 频率低的信号 2.约束文件中“set_property PULLDOWN true [get_ports {col[3]}]”是？ 参考答案: 将第3列下拉至低电平 3.若工程中只使用矩阵键盘中的一个按键,则 参考答案: 可以不需要按键扫描 4.在本次实验示例中，将行列式键盘的行值定义为 参考答案: 输出信号 5.如果要求不仅能显示16进制数，还要包括"-"，那么显示译码器接收的数据 至少应为 参考答案: 5位 6.实现6位数码管动态显示16进制数时，可以不改写哪部分的代码？
参考答案: 显示译码器部分 7.如果你要在一个工程中添加自定义的IP核，首先应在Project manager中 点击 参考答案: Settings 8.IP核的意思是 参考答案: 知识产权核 9.如果实现5位数码管动态显示，则电路中计数器的位数至少为 参考答案: 3 10.所介绍的555多谐振荡器电路中，振荡周期的改变与（）有关。 参考答案: 电容C_电阻R2_电阻R1 11.所介绍的555多谐振荡器电路中，占空比的改变与（）无关。 参考答案: 电容C
12.对于本次实验中的多谐振荡器电路，若要实现其输出矩形波的振荡频率约为 160Hz，占空比约为89%。所选择的电阻R1和R2的比值约为（）。 参考答案: 7:1 13.对于本次实验中的多谐振荡器电路，若要实现其输出矩形波的振荡频率约为 4700Hz，可供选择的电阻R1和R2值约为10千欧姆，则电容C应选取（）。 参考答案: 0.01微法 14.所介绍的555多谐振荡器电路中，当VCC（引脚8端）为9V，电压控制端 （引脚5）悬空，则该多谐振荡器Vc（2、6脚）处三角波的幅度大约为（）。 参考答案: 3V 15.用视频中介绍的方法产生占空比为50%的分频信号输出，将50MHz信号分 频为2KHz，如果计数器计数值从0依次加一到999循环，那么输出频率为？ 参考答案: 25KHz 16.假如clr是清零端，通过语句always@(posedge CP or posedge clr)，可以知 道clr是哪一种清零？ 参考答案: 异步清零
现代数字电子技术基础_杭州电子科技大学中国大学mooc课后章节答案期末考试题库2023年 1.从大到小依次排列下列数据 (120)10, (10011010)2 , (117)8 , (B4)16。 正确的顺序为 答案: (B4)16 > (10011010)2 > (120)10 > (117)8 2.二进制数111001的余3码是 答案: 10001010 3.8421BCD码的1000相当于十进制的数值 答案: 8
4.求[X]原=1.1101的真值和补码，求[x]反=0.1111的补码 答案: -0.1101; 1.0011; 0.1111 5.已知十进制数为92，其对应的余3码为： 答案: (11000101)余3码 6.要表达一个逻辑函数常见的方法有 答案: 其余都是 7.试选择下图门电路的输出状态
答案: 高阻态 8.集成电路74LS245的内部结构如图所示，试说明该电路的逻辑功能。 答案: 双向传输，当C=0，X的信号传送到Y；当C=1，Y的信号传送到X
9.试写出图中NMOS门电路的输出逻辑表达式。 答案: 10.标准或-与式是由（）构成的逻辑表达式。 答案: 最大项相与 11.卡诺图上变量的取值顺序是采用（）的形式，以便能够用几何上相邻的关系 表示逻辑上的相邻。
答案: 循环码 12.已知逻辑电路如图所示，分析该电路的逻辑功能： 答案: 13.引起组合逻辑电路中竟争与冒险的原因是 答案: 电路延时
14.已知某电路的真值表如下，该电路的逻辑表达式为 答案: Y=AB+C 15.八选一数据选择器74151组成的电路如图所示，则输出函数为 答案:
2022年杭州电子科技大学信息管理与信息系统专业《计算机网络基础》 科目期末试卷A（有答案） 一、选择题 1、TCP/IP模型中的网络接口层对应OSI参考模型的（）。 I.物理层Ⅱ.数据链路层Ⅲ.网络层Ⅳ.传输层 A. I、II B. II、III. C. I、Ⅲ D.Ⅱ、Ⅳ 2、在一个网络中，最大TPDU尺寸为256B，最大的TPDU存活时间为20s，使用8位 序列号，则每条连接的最大数据传输速率是（）。 A.16112bit/s B.26112bits C.36112bi/s D.461l2bit/s 3、下面信息中（）包含在TCP首部中而不包含在UDP首部中。 A.目标端口号 B.序号 C.源端口号 D.校验号 4、通过交换机连接的一组工作站（）。 A.组成一个冲突域，但不是一个广播域 B.组成一个广播域，但不是一个冲突域 C.既是一个冲突域，又是一个广播域 D.既不是冲突域，也不是广播域 5、以太网帧的最小长度是（）。 A.32 B.64 C.128 D.256 6、以下关于集线器的说法正确的是（）. A.集线器不能延伸网络可操作的距离 B.集线器不能过滤网络流量
C.集线器不能在网络上发送变弱的信号 D.集线器不能放大变弱的信号 7、根据采样定理，对连续变化的模拟信号进行周期性采样，只要采样频率大于或等于有效信号的最高频率或其带宽的（）倍，则采样值便可包含原始信号的全部信息。 A.0.5 B.1 C.2 D.4 8、下面关于POP3，（）是错误的。 A.由客户端选择接收后是否将邮件保存在服务器上 B.登录到服务器后，发送的密码是加密的 C.协议是基于ASCII码的，不能发送二进制数据 D.一个账号在服务器上只能有一个邮件接收目录 9、在电子邮件应用程序向邮件服务器发送邮件时，最常使用的协议是（） A.IMAP B.SMTP C.POP3 D.NTP 10、下列协议中属于网络层协议的是（）。 I.IP II.TCP Ⅲ.FTP Ⅳ.ICMP A.I和Ⅱ B.Ⅱ和Ⅲ C.Ⅲ和IV D. I和IV 二、填空题 11、IPV6 与IPV4 相比，地址增大到____________，为便于阅读和操纵这些地址，IPV6使用号____________计法 12、在传输介质上传输的信号有____________信号和____________信号之分。 13、ISP的含义是____________。 14、计算机网络最主要的两个性能指标是____________和____________
电子科技大学XXX 学年第二学期 “数字逻辑设计及应用”课程考试题（半期）（120分钟） 考试日期20XX 年4月25日 I. TO FILL YOUR ANSWERS IN THE “[ ]” (4’ X 10=40) 1. [26.125 ]10 = [1A.2]16 2. (7A .C4)16 = ( 172.61 )8 . 3. If [X]10 = -57，then [X]signed-magnitude = [ 10111001 ]2， ( Assumed the number system is 8-bit long ). 4. If the signed-magnitude representation is （101101）2 for one number, then it ’s 8-bit two ’s complement representation is( 11110011 )2. 5. If number [A] tw o’s -complement =11111001 and [B] two’s -complement =11010101, calculate [A-B] two’s -complement and indicate whether or not overflow occurs. [ A-B ] two’s -complement =[ 00100100 ], overflow[ NO ] 6. The binary number code is (1110101)2, then its corresponding Gray code is ( 1001111 ). 7. The unused CMOS NAND gate inputs should be tied to logic (____1___) or another input. 8. A CMOS circuit is shown as Fig1，it s’ logic function F =(____(A ⋅B)’______). (positive logic) 9. If )(E D C B A F ⋅'+⋅'+=，then dual expression =D F (___)))(((E D C B A F +'⋅+'⋅=______________). 10. If F=∏ABCD (1,6,8,10, 13)，then its invert function expression is ='F ∏ABCD (_0,2,3,4,5,7,9,11,12,14,15__). II. Give your answers whether the statements are true or false(2*5=10) F +E D Fig.1
杭州电子科技大学数字电路期末考试试卷及答案 LT
数字逻辑电路 3卷答案第 2 页共 12 页
数字逻辑电路 3卷答案第 3 页共 12 页
数字逻辑电路 3卷答案第 4 页共 12 页
数字逻辑电路 3卷答案 第 5 页 共 12 页 9．下列器件中，属于时序部件的是_____A_____。 A ． 计数器 B ． 译码器 C ． 加法器 D ．多路选择器 10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。 A ． 0100100 B ．1100011 C ． 1011011 D ．0011011 二、填空题（每小题2分，共20分） 11.TTL 电路的电源是__5__V ，高电平1对应的电压范围是__2.4-5____V 。 12.N 个输入端的二进制译码器，共有___N 2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。 15.按逻辑功能分类，触发器可分为__RS___、__D__、__JK__、_T_等四种类型。 16.对于D 触发器，若现态Q n = 0，要使次态Q n+1 =0,则输入D=__0_____。 17.请写出描述触发器逻辑功能的几种方式___特性表、特性方程、状态图、波形图_________。 得分 评卷人 共阴极 A B C D a b c d e f 译码器 g f d e c a b 装 订 线 内 请 勿 答 题
电子科技大学二零零九至二零一零学年第 二 学期期 末 考试 数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分 一、To fill your answers in the blanks （1’×25） 1. If [X]10= - 110, then [X]two's-complement =[ 10010010 ]2, [X]one's-complement =[ 10010001 ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 000111010010 ]2421 B. [1625]10=[ ]excess-3 C. [ 1010011 ]GRAY =[ 10011000 ]8421BCD 3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ). 4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , then the low-state DC noise margin is ,the high-state DC noise margin is . 5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic. 6. A sequential circuit whose output depends on the state alone is called a Moore machine. 7. To design a "001010" serial sequence generator by shift registers, the shift register should need 4 bit as least. 8. If we use the simplest state assignment method for 130 sates, then we need at least 8 state variables.
图1 一、填空题 1．五个变量构成的所有最小项之和等于 ( )。 2．已知某数的二进制原码表示为 ( 110110) 2 , 则其对应的8-bit 补码表示为 ( )2。 3．已知∑ = C B A F ,,)3,0(，则∑=' C B A F ,,（ ） 。 4．要使D 触发器按'*Q Q =工作，则D 触发器的输入D=（ ）。 5．用移位寄存器产生1101010序列，至少需要（ ）位的移位寄存器。 二、单项选择题： 1. 若要将一异或门当作反相器（非门）使用，则输入端A 、B 端的连接方式是（ ）。 A. A 或B 中有一个接“0” B. A 或B 中有一个接“1” C. A 和B 并联使用 D. 不能实现 2．组合电路的竞争冒险是由于（ ）引起的。 A. 电路不是最简 B. 电路有多个输出 C. 电路中使用不同的门电路 D. 电路中存在延时 3．某一逻辑函数真值表确定后，下面描述该函数逻辑功能的表达式中，具有唯一性的是（ ）。 A ．该逻辑函数的最简与或式 B ．该逻辑函数的积之和标准型 C ．该逻辑函数的最简或与式 D ．该逻辑函数的和之积式 4．若最简状态转换表中，状态数为n ，则所需状态变量数K 为 （ ）的整数． A ．n K 2log = B ．n K 2log < C ． n K 2log ≥ D ． n K 2log ≤ 5．某计数器的状态转换图如图1所示，其该计数器的模为（ ）。 A ． 八 B. 五 C. 四 D. 三 三、 组合电路分析： 1．求逻辑函数 Z Y X Y X Z X F ⋅'⋅+⋅+⋅'= 的最简积之和表达式。
2．已知逻辑函数∑ = Z Y X F ,,)7,5,1(， 请写出该函数的标准和（最小项之和）表达式： 3．找出逻辑表达式X W Y W F ⋅+'⋅'=对应的电路的所有静态冒险。 四、组合电路设计： 1、试用一片三输入八输出译码器74X138和适当的与非门实现函数： ∑=Z Y X W F ,,,)15,14,10,6,3( 画出电路连接图。译码器如右图所示。 ,,,,,(3,6,10,14,15)(1,2,4,6,7)W X Y Z W X Z F Y ==⋅∑∑ 2、一个多路复用器，具有4个2位输入总线P 、Q 、R 、T ，3个选择输入端S2~S0根据表1选定4个输入总线中的一个来驱动2位输出总线Y 。如图2所示，可以使用一片74x153（四选一多路复用器）和一个码转换器实现该功能，试写出图2中“码转换器”对应的真值表和逻辑表达式。 1(21)C S S '=⋅，0(10)C S S '=⋅ 表 1 S2 S1 S0 选择的输入 0 0 0 P 0 0 1 P 0 1 0 P 0 1 1 Q 1 0 0 P 1 0 1 P 1 1 0 R 1 1 1 T 码转 换器 图2
………密………封………线………以………内………答………题………无………效…… 电子科技大学二零零七至二零零八学年第二学期期中考试 “数字逻辑设计及应用”课程考试题 期中卷（120分钟）考试形式：闭卷 考试日期 2008年4月26日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末60 分 1-1．与十进制数 (0. 4375 )10 等值的二进制数表达是 ( A ) A. ( 0.0111 ) 2 B. ( 0.1001 ) 2 C. ( 0.0101 ) 2 D. ( 0.01101 ) 2 1-2． 与十六进制数（FD ．A ）16等值的八进制数是( A )8 A. ( 375.5 )8 B. ( 375.6 )8 C. ( 275.5 )8 D. ( 365.5)8 1-3．与二进制数(11010011) 2 对应的格雷码表达是 ( C ) Gray A. ( 11111010 ) Gray B. (00111010 ) Gray C. ( 10111010 )Gray D. (11111011 ) Gray 1-4．下列数字中与(34.42)8 相同 的是（ B ） A.（011010.100101）2 B.（1 C.88）16 C.（27.56）10 D.（54.28）5 1-5．已知[A]补=（10010011），下列表达式中正确的是（ C ） A. [–A]反=（01101100） B. [A]反=（10010100） C. [-A]原=（01101101） D. [A]原=（00010011） 1-6．一个十六路数据选择器，其选择控制输入端的数量为（ A ） A ．4个 B. 6个 C. 8个 D. 3个 1-7．四个逻辑相邻的最小项合并，可以消去（ B ）个因子。 A. （ 1 ） B. （ 2 ） C. （ 3 ） D.（ 4 ） 1-8．设A 补=（1001），B 补=（1110），C 补=（0010），在下列4种补码符号数的运算中，最不可能产生溢出的是 （ D ） A. [A-C]补 B. [B-C]补 C. [A+B]补 D. [B+C]补 1-9．能够实现“线与”的CMOS 门电路叫（ D ） A. （ 与门 ） B. （ 或门 ） C. （集电极开路门） D. （漏极开路门） 1-10．CMOS 三输入或非门的实现需要（ C ）个晶体管。 A. （ 2 ） B. （ 4 ） C. （ 6 ） D. （ 8 ） 1-11．三态门的三个输出状态分别为：逻辑“1”、逻辑“0”和（ C ） A. （短路） B. （ 5V ） C. （高阻） D. （ 0.3V ） 1-12．与()x y xz ''+等价的逻辑关系为（ D ） A. XYZ B. XY ’+XZ ’ C. XY ’+X ’Z ’ D. XY ’Z
2022年杭州电子科技大学计算机科学与技术专业《计算机组成原理》 科目期末试卷B（有答案） 一、选择题 1、一个存储器的容量假定为M×N，若要使用I×k的芯片（I 4、在补码加减交替除法中，参加操作的数和商符分别是（）。 A.绝对值的补码在形成商值的过程中自动形成 B.补码在形成商值的过程中自动形成 C.补码由两数符号位“异或”形成 D.绝对值的补码由两数符号位“异或”形成 5、当满足下列（）时，x>-1/2成立。 A.x1必须为l，x2~x4至少有一个为1 B.x1必须为1，x2~x4任意 C.x1必须为0，x2~x4至少有一个为1 D.x1必须为0，X2~x4任意 6、下列关于同步总线的说法中，正确的有（）。 I.同步总线一般按最慢的部件来设置公共时钟 II.同步总线一般不能很长 III.同步总线一般采用应答方式进行通信 IV.通常，CPU内部总线、处理器总线等采用同步总线 A. I，II B. I，II，IV C.III，IV D.II，III，IV 7、控制总线主要用来传送（）。 I.存储器和1/O设备的地址码 II.所有存储器和I/O设备的时序信号 III.所有存储器和1/O设备的控制信号 电子科技大学22春“计算机科学与技术”《数字逻辑设计及应用》期末考 试高频考点版（带答案） 一.综合考核(共50题) 1. 逻辑式A(A+B)(A+B+C)(A+B+C+D)=() A、A B、A+B C、A+B+C D、A+D 参考答案：A 2. 数据选择器是一种时序电路。() A、错误 B、正确 参考答案：A 3. 一块十六选一的数据选择器，其数据输入端有()个 A、16 B、8 C、4 D、2 参考答案：A 4. 电平异步时序逻辑电路中各反馈回路之间的竞争是由于状态编码引起的。() T、对 F、错 参考答案：F 若AB=AC，一定是B=C。() A、错误 B、正确 参考答案：A 6. 和二进制数110101.01等值的十六进制数是() A、35.4 B、35.1 C、D1.4 D、65.2 参考答案：A 7. 数字系统中，采用()可以将减法运算转化为加法运算 A、原码 B、补码 C、Gray码 D、以上都不正确 参考答案：B 8. 若AB=AC，一定是B=C。() A.错误 B.正确 参考答案：A 9. 表达式A+A+A和B×B×B的值分别是()。 A.B B.A C.1 D.0 10. 属于组合逻辑电路的部件是()。 A.编码器 B.寄存器 C.触发器 D.计数器 参考答案：A 11. 双极型晶体三极管，只要发射结反偏，则一定处于截止状态。() A.错误 B.正确 参考答案：B 12. 移位寄存器T1194工作在并行数据输入方式时，MAMB取值为() A、00 B、01 C、10 D、11 参考答案：D 13. 脉冲异步时序逻辑电路中的存储元件可以采用() A、时钟控制RS触发器 B、D触发器 C、基本RS触发器 D、以上都可以 参考答案：D电子科技大学22春“计算机科学与技术”《数字逻辑设计及应用》期末考试高频考点版(带答案)试卷号5
相关主题
文本预览