. TTL电平的VIH/VIL一般是2V/0.8V,VOH/VOL一般是 2.4V/0.4V，不论是3.3V还是5V 的TTL都一样的；CMOS的VIH/VIL一般是70%VCC/30%VCC，VOH/VOL一般是80% VCC/20%VCC，所以不同的电平不能互推！
另外CMOS的速度比较快，一般的高速器件采用！
常见逻辑电平标准
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low V oltage TTL)。
3.3V LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：
Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK 了。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL 电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
CMOS：Complementary Metal Oxide Semiconductor??PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS：
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)
Vcc=0V；V ee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。
PECL：Pseudo/Positive ECL
Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
LVPELC：Low V oltage PECL
Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)
前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。LVDS：Low V oltage Differential Signaling
差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
LVDS使用注意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。
下面的电平用的可能不是很多，篇幅关系，只简单做一下介绍。如果感兴趣的话可以联系我。CML：是内部做好匹配的一种电路，不需再进行匹配。三极管结构，也是差分线，速度能达到3G以上。只能点对点传输。
GTL：类似CMOS的一种结构，输入为比较器结构，比较器一端接参考电平，另一端接输入信号。1.2V电源供电。
Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V
PGTL/GTL+：
Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V
HSTL是主要用于QDR存储器的一种电平标准：一般有V¬CCIO=1.8V和V¬¬CCIO= 1.5V。和上面的GTL相似，输入为输入为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输入信号。对参考电平要求比较高(1%精度)。
SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V，输入为输入为比较器结构，比较器一端接参考电平1.25V，另一端接输入信号。对参考电平要求比较高(1%精度)。
HSTL和SSTL大多用在300M以下。
RS232和RS485基本和大家比较熟了，只简单提一下：
RS232采用±12-15V供电，我们电脑后面的串口即为RS232标准。+12V表示0，-12V表示1。可以用MAX3232等专用芯片转换，也可以用两个三极管加一些外围电路进行反相和电压匹配。
RS485是一种差分结构，相对RS232有更高的抗干扰能力。传输距离可以达到上千米
各种电平标准的讨论（TTL，ECL，PECL，LVDS、CMOS、CML.......）
2011-06-23 12:36
ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路
不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大
优点是具有相当高的速度这种电路的均匀延迟时间可达几个毫微秒甚至亚毫微秒数
量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。
ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为 2.0V ），当
电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是
ECL电路具有高开关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。
由于单元门的开关管对是轮流导通的，对整个电路来讲没有;截止;状态，所
以单元电路的功耗较大。
从电路的逻辑功能来看， ECL 集成电路具有互补的输出，这意味着同时可以获
得两种逻辑电平输出，这将大大简化逻辑系统的设计。
ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，
故这种电路具有很高的输进阻抗和低的输出阻抗。射极跟随器输出同时还具有对逻
辑信号的缓冲作用。
在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输间隔越来越长的发展趋势，把握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
1 几种常用高速逻辑电平
1.1LVDS电平
LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接***术。
LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS 的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。LVDS接收用具有很高的输进阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输进端产生大约350 mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑;1;和逻辑;0;状态。
LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性，包括：
① 低摆幅（约为350 mV）。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。
② 低压摆幅。恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这答应集成电路密度的进一步进步，即进步了PCB板的效能，减少了本钱。
③ 具有相对较慢的边沿速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差分传输形式，使其信号噪声和EMI都大为减少，同时也具有较强的抗干扰能力。
所以，LVDS具有高速、超低功耗、低噪声和低本钱的优良特性。
LVDS的应用模式可以有四种形式：
① 单向点对点（point to point），这是典型的应用模式。
② 双向点对点（point to point），能通过一对双绞线实现双向的半双工通讯。可以由标准的LVDS的驱动器和接收器构成；但更好的办法是采用总线LVDS驱动器，即BLVDS,这是为总线两端都接负载而设计的。
③ 多分支形式(multidrop)，即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时，可以采用这种应用形式。④ 多点结构（multipoint）。此时多点总线支持多个驱动器，也可以采用BLVDS驱动器。它可以提供双向的半双工通讯，但是在任一时刻，只能有一个驱动器工作。因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合，选用不同的软件协议和硬件方案。
为了支持LVDS的多点应用，即多分支结构和多点结构，2001年新推出的多点低压差分信号（MLVDS）国际标准ANSI/TIA/EIA 8992001，规定了用于多分支结构和多点结构的MLVDS 器件的标准，目前已有一些MLVDS器件面世。
LVDS技术的应用领域也日渐普遍。在高速系统内部、系统背板互连和电缆传输应用中，驱动器、接收器、收发器、并串转换器/串并转换器以及其他LVDS器件的应用正日益广泛。接口芯片供给商正推进LVDS作为下一代基础设施的基本构造模块，以支持手机基站、中心局交换设备以及网络主机和计算机、工作站之间的互连。
1.2ECL电平
ECL(EmitterCoupled Logic)即射极耦合逻辑，是带有射随输出结构的典型输进输出接口电路，如图2所示。
ECL电路的最大特点是其基本门电路工作在非饱和状态，因此ECL又称为非饱和性逻辑。也正由于如此，ECL电路的最大优点是具有相当高的速度。这种电路的均匀延迟时间可达几个ns数目级甚至更少。传统的ECL以VCC为零电压，VEE为-5.2 V电源，VOH=VCC-0.9 V="-0".9 V，VOL=VCC-1.7 V="-1".7 V，所以ECL电路的逻辑摆幅较小（仅约0.8 V）。当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。另外，ECL电路是由一个差分对管和一对射随器组成的，所以输进阻抗大，输出阻抗小，驱动能力强，信号检测能力高，差分输出，抗共模干扰能力强；但是由于单元门的开关管对是轮流导通的，对整个电路来讲没有;截止;状态，所以电路的功耗较大。
假如省掉ECL电路中的负电源，采用正电源的系统(+5 V)，可将VCC接到正电源而VEE 接到零点。这样的电平通常被称为PECL（Positive Emitter Coupled Logic）。假如采用+3.3 V供电，则称为LVPECL。当然，此时高低电平的定义也是不同的。它的电路如图3、4所示。其中，输出射随器工作在正电源范围内，其电流始终存在。这样有利于进步开关速度，而且标准的输出负载是接50Ω至VCC-2 V的电平上。
在使用PECL 电路时要留意加电源往耦电路，以免受噪声的干扰。输出采用交流耦合还是直流耦合，对负载网络的形式将会提出不同的需求。直流耦合的接口电路有两种工作模式：其一，对应于近间隔传送的情况，采用发送端加到地偏置电阻，接收端加端接电阻模式；其二，对应于较远间隔传送的情况，采用接收端通过电阻对提供截止电平VTT 和50 Ω的匹配负载的模式。以上都有标准的工作模式可供参考，不必赘述。对于交流耦合的接口电路，也有一种标准工作模式，即发送端加到地偏置电阻，耦合电容靠近发送端放置，接收端通过电阻对提供共模电平VBB 和50 Ω的匹配负载的模式。
(P)ECL是高速领域内一种十分重要的逻辑电路，它的优良特性使它广泛应用于高速计算机、高速计数器、数字通讯系统、雷达、丈量仪器和频率合成器等方面。 1.3CML电平
CML电平是所有高速数据接口中最简单的一种。其输进和输出是匹配好的，减少了外围器件，适合于更高频段工作。它的输出结构如图5所示。
CML 接口典型的输出电路是一个差分对形式。该差分对的集电极电阻为50 Ω，输出信号的高低电平切换是靠共发射极差分对的开关控制的。差分对的发射极到地的恒流源典型值为16 mA。假定CML的输出负载为一个50 Ω上拉电阻，则单端CML输出信号的摆幅为VCC~VCC-0.4 V。在这种情况下，差分输出信号摆幅为800 mV。信号摆幅较小，所以功耗很低，CML接口电平功耗低于ECL的1/2，而且它的差分信号接口和 ECL、LVDS电平具有类似的特点。
CML到CML之间的连接分两种情况：当收发两真个器件使用相同的电源时，CML到CML 可以采用直流耦合方式，不用加任何器件；当收发两端器件采用不同电源时，一般要考虑交流耦合，中间加耦合电容（留意这时选用的耦合电容要足够大，以避免在较长连0 或连1 情况出现时，接收端差分电压变小）。
但它也有些不足，即由于自身驱动能力有限，CML更适于芯片间较短间隔的连接，而且CML 接口实现方式不同用户间差异较大，所以现有器件提供CML接口的数目还不是非常多。
2 各种逻辑电平之间的比较和互连转化
2.1各种逻辑电平之间的比较
这几种高速逻辑电平在目前都有应用，但它们在总线结构、功率消耗、传输速率、耦合方式等方面都各有特点。为了便于应用比较，现回纳以上三类电平各方面的特点，如表1
所列。
2.2各种逻辑电平之间的互连
这三类电平在互连时，首先要考虑的就是它们的电平大小和电平摆幅各不一样，必须使输出电平经过中间的电阻转换网络后落在输进电平的有效范围内。各种电平的摆幅比较如图6所示。
其次，电阻网络要考虑到匹配题目。例如我们知道，当负载是50 Ω接到VCC-2 V 时，LVPECL 的输出性能是最优的，因此考虑的电阻网络应该与最优负载等效；LVDS 的输进差分阻抗为100 Ω，或者每个单端到虚拟地为50 Ω，该阻抗不提供直流通路，这里意味着LVDS输进交流阻抗与直流阻抗不等，电阻值的选取还必须根据直流或交流耦合的不同情况作不同的选取。另外，电阻网络还必须与传输线匹配。
另一个题目是电阻网络需要在功耗和速度方面折衷考虑：既答应电路在较高的速度下工作，又尽量不出现功耗过大。
下面以图7所示的LVPECL到LVDS的直流耦合连接为例，来说明以上所讨论的原则。
传输线阻抗匹配原则：
Z≈R1//(R2+R3)
根据LVPCEL输出最优性能：
降低LVPECL摆幅以适应LVDS的输进范围：Gain=R3/(R2+R3)
根据实际情况，选择满足以上约束条件的电阻值，例如当传输线特征阻抗为50 Ω时，可取R1=120 Ω，R2=58 Ω，R3=20 Ω即能完成互连。
由于LVDS 通常用作并联数据的传输，数据速率为155 Mbps、622 Mbps或1.25 Gbps；而CML 常用来做串行数据的传输，数据速率为2.5 Gbps或10 Gbps。一般情况下，在传输系统中没有CML和LVDS 的互连题目。
结语
本文粗浅地讨论了几种目前应用较多的高速电平技术。复杂高速的通讯系统背板，大屏幕平板显示系统，海量数据的实时传输等等都需要采用新高速电平技术。随着社会的发展，新高速电平技术必将得到越来越广泛的应用
5V TTL和5V CMOS逻辑电平是通用的逻辑电平。·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。·低电压的逻辑电平还有2.5V和1.8V两种。·ECL/PECL 和LVDS是差分输进输出。·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输进
常用电平标准
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单先容一下各自的供电电源、电平标准以及使用留意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
由于2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分;砍;掉了。也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：
Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用。多用在处理器等高速芯片，使用时查看芯片手册就OK了。
TTL使用留意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；
TTL电平输进脚悬空时是内部以为是高电平。要下拉的话应用1k以下电阻下拉。TTL
输出不能驱动CMOS输进。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相对TTL有了更大的噪声容限，输进阻抗远大于TTL输进阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS：
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用留意：CMOS结构内部寄生有可控硅结构，当输进或输进管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。
ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
速度快，驱动能力强，噪声小，很轻易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。
PECL：Pseudo/Positive ECL
Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
LVPELC：Low Voltage PECL
Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
ECL、PECL、LVPECL使用留意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)
前面的电平标准摆幅都比较大，为降低电磁辐射，同时进步开关速度又推出LVDS电平标准。
LVDS：Low Voltage Differential Signaling
差分对输进输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
LVDS使用留意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧电阻离接收端间隔不能超过500mil，最好控制在300mil以内。
其他的一些：
CML：是内部做好匹配的一种电路，不需再进行匹配。三极管结构，也是差分线，速度能达到3G以上。只能点对点传输。
GTL：类似CMOS的一种结构，输进为比较器结构，比较器一端接参考电平，另一端接输进信号。1.2V电源供电。
Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V
PGTL/GTL+：
Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V
HSTL是主要用于QDR存储器的一种电平标准：一般有V¬CCIO=1.8V和
V¬¬CCIO=1.5V。和上面的GTL相似，输进为输进为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输进信号。对参考电平要求比较高(1%精度)。
SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V，输进为输进为比较器结构，比较器一端接参考电平1.25V，另一端接输进信号。对参考电平要求比较高(1%精度)。
HSTL和SSTL大多用在300M以下。
RS232采用±12-15V供电，我们电脑后面的串口即为RS232标准。+12V表示0，-12V 表示1。可以用MAX3232等专用芯片转换，也可以用两个三极管加一些外围电路进行反相和电压匹配。
RS485是一种差分结构，相对RS232有更高的抗干扰能力。传输间隔可以达到上千米。
差分信号 LVDS
1 差分信号
差分信号用一个数值来表示两个物理量之间的差异。从严格意义上讲，所有电压信号都是差分的，由于一个电压只能相对于另一个电压而言。在某些系统里，系统‘地’被用作电压基准点。当‘地’作为电压丈量基准时，这种信号规划被称为单真个。使用该术语是因信号采用单个导体上的电压来表示的；另一方面，一个差分信号作用在两个导体上。信号值是两个导体间的电压差。尽管不是非常必要，这两个电压的均匀值还是会经常保持一致。
差分信号具有如下优点：
（1）由于可以控制;基准;电压，所以很轻易识别小信号。从差分信号恢复的信号值在很大程度上与‘地’的精确值无关，而在某一范围内。
（2）它对外部电磁干扰（EMI）是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值，这样将忽视在两个导体上出现的任何同样干扰。
（3）在一个单电源系统，能够从容精确地处理‘双极’信号。为了处理单端、单电源系统的双极信号，必须在地与电源干线之间任意电压处（通常是中点）建立一个虚地。用高于虚地的电压表示正极信号，低于虚地的电压表示负极信号。必须把虚地正确分布到整个系统里。而对于差分信号，不需要这样一个虚地，这就使处理和传播双极信号有一个高逼真度，而无须依靠虚地的稳定性。
LVDS、PECL、RS-422等标准都采取差分传输方式。
2 LVDS总线
LVDS(Low Voltage Differential Signaling)是一种小振幅差分信号技术。LVDS在两个标准中定义：1996年3月通过的IEEE P1596.3主要面向SCI(Scalable Coherent Inte***ce)，定义了LVDS的电特性，还定义了SCI协议中包交换时的编码；1995年11月通过的
ANSI/EIA/EIA-644主要定义了LVDS的电特性，并建议655Mbps的最大速率和1.923Gbps的小失真理论极限速率。在两个标准中都指定了与传输介质无关的特性。只要传输介质在指定的噪声容限和可答应时钟偏斜的范围内发送信号到接收器，接口都能正常工作。可用于服务器、可堆垒集线器、无线基站、ATM交换机及高分辨率显示等，也可用于通讯系统的设计。
2.1 LVDS工作原理
图1为LVDS的原理简图，其驱动器由一个恒流源（通常为3.5mA）驱动一对差分信号线组成。在接收端有一个高的直流输进阻抗（几乎不会消耗电流），几乎全部的驱动电流将流经100Ω的接收端电阻在接收器输进端产生约350mV的电压。当驱动状态反转时，流经电阻的电流方向改变，于是在接收端产生有效的;0;或;1;逻辑状态。
2.2 LVDS技术上风
（1）高速度：LVDS技术的恒流源模式低摆幅输出意味着LVDS能高速切换数据。例如，对于点到点的连接，传输速率可达数百Mbps。
（2）高抗噪性能：噪声以共模方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声。这也是差分传输技术的共同特点。
（3）低电压摆幅：使用非常低的幅度信号（约350mV）通过一对差分PCB走线或平衡电缆传输数据。LVDS的电压摆幅是PECL的一半，是RS-422的1/10；由于是低摆幅差分信号技术，其驱动和接收不依靠于供电电压，因此，LVDS可应用于低电压系统中，如5V、3.3V甚至2.5V。
（4）低功耗：接收器真个100Ω阻抗功率仅仅为1.2mV。RS-422接收器真个100Ω阻抗功率为90mV，是LVDS的75倍！LVDS器件采用CMOS工艺制造，CMOS工艺的静态功耗极小。LVDS驱动器和接收器所需的静态电流大约是PECL/ECL器件的1/10。LVDS驱动器采用恒流源驱动模式，这种设计可以减少1cc中的频率成分。从1cc与频率关系曲线图上可以看到在10MHz～100MHz之间，曲线比较平坦；而TTL/CMOS以及GTL接收器件的动态电流则随着频率地增加呈指数增长，由于功率是电流的二次函数，所以动态功耗将随着频率的进步而大幅度进步（见图2）。
（5）低本钱：LVDS芯片是标准CMOS工艺实现技术，集成度高；接收端阻抗小，连线简单，节省了电阻电容等外围元件；低能耗；LVDS总线串行传输数据，LVDS芯片内部集成了串化器或解串器，与并行数据互联相比，节省了约50%的电缆、接口及PCB制作本钱。此外，由于连接关系大大简化，也节省了空间。
（6）低噪声：由于两条信号线四周的电磁场相互抵消，故比单线信号传输电磁辐射小得多。恒流源驱动模式不易产生振铃和切换尖锋信号，进一步降低了噪声。
常用电平及接口电平
目录 一.常用逻辑电平标准 (3) 1.1 COMS电平 (4) 1.2 LVCOMS电平 (5) 2.1 TTL电平 (5) 2.2 LVTTL电平 (5) 3.1 LVDS电平 (6) 4.1 PECL(VCC=5V)/LVPECL(VCC=3.3V)电平 (7) 5.1 CML电平 (7) 6.1 VML电平 (7) 7.1 HSTL电平 (8) 7.2 SSTL电平 (8) 二．常用接口电平标准 (9) 1. RS232、RS485、 RS422 (9) 2 DDR1 ,DDR2,DDR3 (10) 3 PCIE2. 0、PCIE3.0 (11) 4 USB2.0, USB3.0 (13) 5 SATA2.0, SATA3.0 (14) 6 GTX高速接口 (14)
一.常用逻辑电平标准 附图1： 附图2：
附图3： 附图4： 1.1 COMS电平 电平参数条件最大值典型值最小值单位备注电源电压（VCC） 5.5 5 4.5 V 输入高压（VIH） 3.5 V 输入低压（VIL) 1.5 V 输出高压（VOH) 4.44 V 输出低压（VOL）0.5 V 共模电压（VT） 2.5 V
传输延迟时间(25-50ns) 最高速率 耦合方式 1.2 LVCOMS电平 LVCOMS电平参数条件最大值典型值最小值单位备注电源电压（VCC） 3.6 3.3 2.7 V 输入高压（VIH）0.7VCC V 输入低压（VIL) 0.2VCC V 输出高压（VOH) VCC-0.1 V 输出低压（VOL）0.1 V 共模电压（VT）0.5VCC V 最高速率 耦合方式 2.1 TTL电平 电平参数条件最大值典型值最小值单位备注电源电压（VCC） 5.5 5 4.5 V 输入高压（VIH） 2 V 输入低压（VIL) 0.8 V 输出高压（VOH) 2.4 V 输出低压（VOL）0.5 V 共模电压（VT） 1.5 V 传输延迟时间(5-10ns)， 最高速率 耦合方式 2.2 LVTTL电平 电平参数条件最大值典型值最小值单位备注
2012~ 2013 学年第二学期 《模拟电子技术基础》课程设计报告 题目：数字逻辑信号测试器的设计 专业：电子信息工程 班级： 组成员： 指导教师： 电气工程学院 2013年6月5 日
任务书 课题名称数字逻辑信号测试器的设计 指导教师（职称）倪琳 执行时间2012 — 2013 学年第二学期第 15 周学生姓名学号承担任务 音响信号产生电路 音响信号产生电路 音响信号产生电路 输入信号识别电路 输入信号识别电路 输入信号识别电路及仿真 音响驱动电路及仿真 音响驱动电路及仿真 音响驱动电路及仿真 设计目的1、学习数字逻辑电平测试仪电路的设计方法； 2、研究数字逻辑电平测试仪电路的设计方案。 设计要求 1、技术指标：测试高电平、低电平，发出不同的声响。测量范围：低电平＜0.8V, 高电平＞3.5V ，高低电平分别用1KHZ和800HZ的声响表示；被测信号在0.8～3.5v之间不发声；工作电源为5V ,输入阻抗大于20KΩ。 2、设计基本要求 （1）设计一个数字逻辑电平测试仪电路； （2）拟定设计步骤； （3）根据设计要求和技术指标设计好电路，选好元件及参数； （4）运用仿真软件绘制设计电路图； （5）撰写设计报告。
数字逻辑电平测试仪设计 摘要 在检修数字集成电路组成的设备时，经常需要使用万用表和示波器对电路中的故障部位的高低电平进行测量，以便分析故障的原因。使用这些仪器能较准确的测出被测点信号的电平的高低和被测电平的周期，但是使用者必须一方面用眼睛看着万用表的表盘或示波器的屏幕，另一方面还要寻找测试点，因此使用起来很不方便。本文介绍了一个逻辑信号电平测试器，它可以方便快捷的测量某一点的电位的高低，通过声音的有无和声音的频率来判定被测电位的电平范围，从而能解决平常对电路中某点的逻辑电平进行测试其高低电平时，采用很不方便的万用表或示波器等仪器仪表的麻烦。该测试器采用运算放大器作电压比较器进行电平判断，根据电平高低使音响电路产生不同频率方波驱动扬声器，使扬声器有相应不同的声调输出提示。从而达到了测试效果。 关键词放大器；逻辑信号；电平测试；高电平；低电平
一些电平标准 下面总结一下各电平标准，和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。 速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。 PECL：Pseudo/Positive ECL Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V LVPELC：Low Voltage PECL
3.1信号产生与检测电路的组成 信号产生与检测电路的组成框图如图3.1所示。 6 图3.1 信号产生与检测电路的组成框图 信号产生与检测电路的主要技术指标和功能如下： （1）网络接口：100Mb/s，全双工，支持TCP/IP协议； （2）串行接口：1个RS232接口，1个RS485接口，1个RS485转接接口，波特率最高115200B，数据位8位，停止位1位，校验位无； （3）IIC总线：连接信号处理器、主控制器、码产生器、方位控制板插座，经开关控制连接6片PCF8574； （4）高速DAC：2路，位数14位，最大采样速率210 MSP； （5）串行DAC：6路，串行控制接口SPI； （6）输入输出数字信号电平标准：5V CMOS/TTL电平； （7）检测插座：为9种电路板提供检测插座； （8）激励信号：为9种电路板诊断提供电源和激励信号； （9）检测信号：被测信号通过信号诊断钩引入信号产生与检测电路，一部分由FPGA或ARM检测，一部分经模拟开关选通输出至数据采集器检测。 信号产生与检测电路实现的功能见表3.1。
表3.1 信号产生与检测电路的功能
3.2主处理芯片介绍 3.2.1 FPGA（EP3C25） FPGA模块使用的是EP3C25系统，该系统属于FPGA-Cyclone III系列。 Altera公司于2007年07月宣布开始发售业界的首款65nm低成本FPGA-Cyclone III系列，Cyclone III FPGA含有5～120KB逻辑单元（LE），288个数字信号处理（DSP）乘法器，存储器达到4Mb。在可编程逻辑发展历史中，Cyclone III FPGA比其他低成本FPGA系列能够支持实现更多的应用[5]。对于软件无线电（SDR），Cyclone III系列在单个器件中集成了所需的逻辑、存储器和DSP乘法器等信号处理功能，成本非常低；与前一代产品和竞争产品相比，
TTL电平和CMOS电平总结 1，TTL电平： 输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。2，CMOS电平： 1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。 3，电平转换电路： 因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换 4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。 5，TTL和COMS电路比较： 1）TTL电路是电流控制器件，而coms电路是电压控制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。 3）COMS电路的锁定效应： COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。 防御措施： 1）在输入端和输出端加钳位电路，使输入和输出不超过规定电压。 2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。 3）在VDD和外电源之间加限流电阻，即使有大的电流也不让它进去。 4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS 电路的电源。 6，COMS电路的使用注意事项 1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。 2）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。 3）当接长信号传输线时，在COMS电路端接匹配电阻。 4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。 5）COMS的输入电流超过1mA，就有可能烧坏COMS。 7，TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）： 1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。 2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。 8，TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出
几种常用逻辑电平电路的特点及应用 2007-08-13 来源: 作者: LVDS(Low Voltage Differential Signal)低电压差分信号、ECL(EmitterCoupled Logic)即射极耦合逻辑、CML电平等各种逻辑电平的特点以及接口应用。 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 1 几种常用高速逻辑电平 1.1LVDS电平 LVDS（Low V oltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。 LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。LVDS 接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。 图1LVDS驱动器与接收器互连示意 LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性，包括：①低摆幅（约为350 mV）。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。 ②低压摆幅。恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这允许集成电路密度的进一步提高，即提高了PCB板的效能，减少了成本。 ③具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差
我们知道，在电路系统的各个子模块进行数据交换时可能会存在一些问题导致信号无法正常、高质量地“流通”，例如有时电路子模块各自的工作时序有偏差（如CPU与外设）或者各自的信号类型不一致（如传感器检测光信号）等，这时我们应该考虑通过相应的接口方式来很好地处理这个问题。 下面就电路设计中7个常用的接口类型的关键点进行说明一下： （1）TTL电平接口：这个接口类型基本是老生常谈的吧，从上大学学习模拟电路、数字电路开始，对于一般的电路设计，TTL电平接口基本就脱不了“干系”！它的速度一般限制在30MHz以内，这是由于BJT的输入端存在几个pF的输入电容的缘故（构成一个LPF），输入信号超过一定频率的话，信号就将“丢失”。它的驱动能力一般最大为几十个毫安。正常工作的信号电压一般较高，要是把它和信号电压较低的ECL电路接近时会产生比较明显的串扰问题。 （2）CMOS电平接口：我们对它也不陌生，也是经常和它打交道了，一些关于CMOS 的半导体特性在这里就不必啰嗦了。许多人都知道的是，正常情况下CMOS的功耗和抗干扰能力远优于TTL。但是！鲜为人知的是，在高转换频率时，CMOS系列实际上却比TTL消耗更多的功率，至于为什么是这样，请去问半导体物理理论吧。由于CMOS的工作电压目前已经可以很小了，有的FPGA内核工作电压甚至接近1.5V，这样就使得电平之间的噪声容限比TTL小了很多，因此更加加重了由于电压波动而引发的信号判断错误。众所周知，CMOS电路的输入阻抗是很高的，因此，它的耦合电容容量可以很小，而不需要使用大的电解电容器了。由于CMOS 电路通常驱动能力较弱，所以必须先进行TTL转换后再驱动ECL电路。此外，设计CMOS接口电路时，要注意避免容性负载过重，否则的话会使得上升时间变慢，而且驱动器件的功耗也将增加（因为容性负载并不耗费功率）。 （3）ECL电平接口：这可是计算机系统内部的老朋友啊！因为它的速度“跑”得够快，甚至可以跑到几百MHz！这是由于ECL内部的BJT在导通时并没有处于饱和状态，这样就可以减少BJT的导通和截止时间，工作速度自然也就可以提上去了。But，这是要付出代价的！它的致命伤：功耗较大！它引发的EMI问题也就值得考虑了，抗干扰能力也就好不到哪去了，要是谁能够折中好这两点因素的话，那么他（她）就该发大财了。还有要注意的是，一般ECL集成电路是需要负电源供电的，也就是说它的输出电压为负值，这时就需要专门的电平移动电路了。 （4）RS-232电平接口：玩电子技术的基本没有谁不知道它的了（除非他或她只是电子技术专业的“门外汉”）。它是低速串行通信接口标准，要注意的是，它的电平标准有点“反常”：高电平为-12V，而低电平为+12V。So，当我们试图通过计算机与外设进行通信时，一个电平转换芯片MAX232自然是少不了的了。但是我们得清醒地意识到它的一些缺点，例如数据传输速度还是比较慢、传输距离也较短等。 （5）差分平衡电平接口：它是用一对接线端A和B的相对输出电压（uA-uB）来表示信号的，一般情况下，这个差分信号会在信号传输时经过一个复杂的噪声环境，导致两根线上都产生基本上相同数量的噪声，而在接收端将会把噪声的能量
电子技术课程设计——逻辑信号电平测试器 齐齐哈尔大学通信与电子工程学院 电子123：XXX 指导教师：XXX老师 2014年06月23日
逻辑信号电平测试器 一、设计任务 1.设计目的：（1）学习逻辑判断电路的设计方法 （2）研究逻辑判断电路的设计方案 （3）掌握逻辑判断电路的原理和使用方法 （4）进一步熟悉电子线路系统的装调技术 2.技术指标：（1）测量范围:低电平U L <0.8V,高电平U H >3.5V （2）被测信号为高电平时，用1KHZ的音响表示，红色指示灯点亮 （3）被测信号为低电平时，用500HZ的音响表示，绿色指示灯点亮 （4）当被测信号在0.8~3.5V之间时,不发出音响，指示灯不亮 （5）输入电阻大于20KΩ （6）工作外接电源为5V，芯片内部供电为12V 二、设计方案论证 1.设计方案：为了方便进行对某点的逻辑信号电平的测试，设计一个逻辑信号电平测试器。电路是由输入电路、逻辑状态判断电路、二极管LED指示灯电路、音响电路模块组成。以逻辑状态判断电路为核心电路，音响电路则利用LM324（或UA741）设计RC震荡电路分别产生1KH Z和500H Z的频率提供给扬声器，能分别发出不同频率的声信号。根据LED指示灯电路和音响电路所产生的不同颜色光亮及声信号来更方便直接判断高低电平信号。 2.方案论证：根据所设计的原理框图和设计方案，画出电路原理图，设计电路简单明了，各电路部分规划清晰，所涉及元器件简单常用，易于购买。U i采用5V可调电源输入，高电平时，LED指示灯红灯亮，扬声器发出1KH Z声音；低电平时，LED指示灯绿灯亮，扬声器发出500H Z声音。便于及时直观测量电平变化。 三、电路结构及其工作原理 1.电路的结构框图： 图1为测试器的原理框图。由图看出电路可以由5部分组成：输入电路、逻辑状态判断电路、音响电路、指示灯电路和电源。
RS232、RS485、RS422电平，及常见逻辑电平标准 RS232电平或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口（RS232）的电平，采用负逻辑， －15v ~ －3v 代表1 ＋3v ~ ＋15v 代表0 RS485电平和RS422电平由于两者均采用差分传输（平衡传输）的方式，所以他们的电平方式，一般有两个引脚 A,B 发送端 AB间的电压差 ＋2 ～＋6v 1 －2 ～－6v 0 接收端 AB间的电压差 大于＋200mv 1 小于－200mv 0 定义逻辑1为B>A的状态 定义逻辑0为A>B的状态 AB之间的电压差不小于200mv 一对一的接头的情况下 RS232 可做到双向传输，全双工通讯最高传输速率 20kbps 422 只能做到单向传输，半双工通讯，最高传输速率10Mbps 485 双向传输，半双工通讯, 最高传输速率10Mbps
常见逻辑电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。
道路上行驶的汽车造型和性能特征等千差万别，如何区别这些汽车？一般来讲，根据新的汽车分类国家标准(gb9417-89)就可方便地区分车型。中国汽车划分为8大类： 1．载货汽车：依公路运行时厂定最大总质量（ga）划分为：微型货车（ga≤1．8吨）轻型货车（1．8吨＜ga≤6吨）中型货车（6．0吨＜ga≤14吨）重型货车（ga＞14吨） 2．越野汽车：依越野运行时厂定最大总质量（ga）划分为：轻型越野汽车（ga≤5吨）中型越野汽车（5．0吨＜ga≤13吨）重型越野汽车（13＜ga≤24吨）超重型越野汽车（ga＞24吨） 3．自卸汽车：依公路运行时厂定最大总质量（ga）划分为：轻型自卸汽车（ga≤6吨）中型自卸汽车（6．0吨＜ga≤14吨）重型自卸汽车（ga＞14吨）矿山自卸汽车； 4．牵引车：半挂牵引车、全挂牵引车； 5．专用汽车：厢式汽车、罐式汽车、起重举升汽车、仓棚式汽车、特种结构式汽车、专用自卸汽车； 6．客车：依车长（l）划分为：微型（l≤3．5米）轻型（3．5米＜l≤7米）中型（7米＜l≤10米）大型客车（l＞10米）和特大型客车；中大型客车又可分为城市、长途、旅游及团体客车，特大型客车指铰接和双层客车；
7．轿车：依发动机排量（v）划分为：微型轿车（v≤1升）普通轿车（1升＜v≤1．6升）中级轿车（1．6升＜v≤2．5 升）中高级轿车（2．5升＜v≤4升）高级轿车（v＞4升） 8．半挂车：依公路运行时厂定最大总质量（ga）划分为：轻型半挂车（ga≤7．1吨）中型半挂车（7．1吨＜ga≤19．5吨）重型半挂车（19．5＜ga≤34吨）超重型半挂车（ga＞34吨）本站点车型定义与分类本网站主要收集小型客车, 如各种轿车, 轻型越野汽车, 微型 货车, 微型客车。在中国，根据公安部的车辆分类标准,小型客车的共分为四类, 即：·小轿车、越野车、旅行车、轻型小客车·本站点即主要采用这种分类办法。·本站点还同时收录适宜家庭使用的小型货车(皮卡, pickup), 归类为小货车每辆车属于哪一种车型，请参阅该车的行驶证(不是司机驾驶证)正页第5行均已标明。·小轿车举例：桑塔纳，宝马，奥迪等；夏利、奥拓属于小轿车。切诺基小客车在北京行驶按照小轿车进行管理, 但是这里归类为越野车·越野车包括国产吉普和进口吉普等型号, 以及其它品牌越野车·旅行车举例：松花江、昌河、长安、大发、柳州五菱、天津华利等属于7座以下旅行车·轻型小客车指凯特、海玉、中联等类型的小客车，中华子弹头也属于轻型小客车, 小客车的分类似有难以界定,主观上也归并到旅行车一类·小货车,如小轿车旅行轿车station wagon 小轿车厢式轿车旅行车吉普车jeep等越野汽车越野车厢式货车小货车轻型小货车pickup 小货 车国汽车分类标准中国汽车分类标准(gb9417-89)将汽车分类为8类:
Q/DKBA 深圳市华为技术有限公司技术规范 错误！未定义书签。Q/DKBA0.200.035-2000 逻辑电平接口设计规范
2000-06-20发布 2000-06-20实施深圳市华为技术有限公司发布
本规范起草单位：各业务部、研究技术管理处硬件工程室。 本规范主要起草人如下：赵光耀、钱民、蔡常天、容庆安、朱志明，方光祥、王云飞。 在规范的起草过程中，李东原、陈卫中、梅泽良、邢小昱、李德、梁军、何其慧、甘云慧等提出了很好的建议。在此，表示感谢！ 本规范批准人：周代琪 本规范解释权属于华为技术有限公司研究技术管理处硬件工程室。 本规范修改记录：
目录 1、目的 5 2、范围 5 3、名词定义 5 4、引用标准和参考资料 6 5、TTL器件和CMOS器件的逻辑电平8 5.1：逻辑电平的一些概念8 5.2：常用的逻辑电平9 5.3：TTL和CMOS器件的原理和输入输出特 性9 5.4：TTL和CMOS的逻辑电平关系10 6、TTL和CMOS逻辑器件12 6.1：TTL和CMOS器件的功能分类12 6.2：TTL和MOS逻辑器件的工艺分类特点13 6.3：TTL和CMOS逻辑器件的电平分类特点13 6.4：包含特殊功能的逻辑器件14 6.5：TTL和CMOS逻辑器件的选择15 6.6：逻辑器件的使用指南15 7、TTL、CMOS器件的互连17 7.1：器件的互连总则17 7.2：5V TTL门作驱动源20 7.3：3.3V TTL/CMOS门作驱动源20 7.4：5V CMOS门作驱动源20 7.5：2.5V CMOS逻辑电平的互连20 8、EPLD和FPGA器件的逻辑电平21 8.1：概述21 8.2：各类可编程器件接口电平要求21 8.3：各类可编程器件接口电平要求21 8.3.1：EPLD/CPLD的接口电平21 8.3.2：FPGA接口电平25 9、ECL器件的原理和特点35 9.1：ECL器件的原理35 9.2：ECL电路的特性36 9.3：PECL/LVPECL器件的原理和特点37 9.4：ECL器件的互连38 9.4.1：ECL器件和TTL器件的互连38 9.4.2：ECL器件和其他器件的互连39 9.5：ECL器件的匹配方式39 9.6：ECL器件的使用举例41 9.6.1：SYS100E111的设计41 9.6.2：SY100E57的设计42 9.1：ECL电路的器件选择43 9.2：ECL器件的使用原则43
逻辑信号电平测试器的设计 1. 技术指标 设计、组装、调试逻辑信号电平测试器。测试器测量范围：低电平小于0.8V，高电平大于3.5V;用1KHz的音响表示被测信号是高电平，用800Hz的音响表示被测信号是低电平，当被测信号在0.8--3.5V之间时，不发出音响; 工作电源为5V。 2. 设计方案及其比较 2.1 逻辑信号电平测试器的基本原理 电路由输入电路、逻辑判断电路、音响信号产生电路和音响驱动电路，由四部分子电路组成。 电路的输入信号Vi由输入电路输出后，经过逻辑判断电路，在该电路中，通过比较器的比较测试，将该信号区分为高电平和低电平两个信号分别输入音响信号产生电路，在音响信号产生电路中，通过两个电容的充，放电过程，产生不同频率的脉冲信号，在音响驱动电路中，不同频率的脉冲信号使得扬声器发出不同音调的响声，通过音调的不同来区分高低电平的不同。 2.2 方案一 图1为方案一的电路原理图。电路由输入电路、逻辑判断电路、音响信号产生电路和音响驱动电路，由四部分子电路组成。
图1 方案一的原理图2.2.1 输入电路 由R 1和R 2 组成，电路的作用是保证测试器输入端悬空时，输入电压既不是高电平，也 不是低电平。一般情况下，在输入端悬空时，输入电压取Vi=1.4V。根据技术指标要求输入电阻大于20K?。由此可得：1.4V=R2/(R1+R2)5V，R1//R2=20K?。理论值计算得：R1=71.4K ?，R2=27.8Ｋ?。 2.2.2 逻辑判断电路 R3和R4的作用是给U1的反相输入端提供一个3.5V的电压（高电平的基准平的基准）；R5 为二极管D1、D2的限流电阻。D1、D2的作用是提供低电平信号基准具体逻辑判断情况是：当输入是高电平时，Vu1=5V，Vu2=0；当输入是低电平时，Vu1=0V，Vu2=5V; 当输入在0.8~3.5V之间，则Vu1=Vu2=0.由此可得：R4/（R4+R3）·5V=3.5V。所以理论上，R3：R4=3:7。 2.2.3 音响信号产生电路 主要由两个比较器U3和U4组成，根据前面对逻辑判断电路输出的研究，分三种情况讨论。 （1）当输入在0.8~3.5V之间，则Vu1=Vu2=0： 由于稳态时，电容C1两端电压为零，并且此时Vu1和Vu2两输入端均为低电平，二极管D3和D4截止，电容C1没有充电回路，而U3的同相输入端为基准电压3.5V，使得
各种逻辑电平标准 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 5V TTL和5V CMOS逻辑电平是通用的逻辑电平。·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。·低电压的逻辑电平还有2.5V和1.8V两种。·ECL/PECL和LVDS是差分输入输出。·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入 常用电平标准 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL 等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
国家标准分类的基础知识 基础分类 国家标准分类按照标准化对象，通常把标准分为技术标准、管理标准和工作标准三大类。 技术标准——对标准化领域中需要协调统一的技术事项所制定的标准。包括基础标准、产品标准、工艺标准、检测试验方法标准，及安全、卫生、环保标准等。 管理标准——对标准化领域中需要协调统一的管理事项所制定的标准。 工作标准——对工作的责任、权利、范围、质量要求、程序、效果、检查方法、考核办法所制定的标准。 标准的分级 按照标准的适用范围，我国的标准分为国家标准、行业标准、地方标准和企业标准四个级别。 （1）国家标准 由国务院标准化行政主管部门国家质量技术监督总局与国家标准化管理委员会（属于国家质量技术监督检验检疫总局管理）指定（编制计划、组织起草、统一审批、编号、发布）。国
家标准在全国范围内适用，其他各级别标准不得与国家标准相抵触。 （2）行业标准 由国务院有关行政主管部门制定。如化工行业标准（代号为HG）、石油化工行业标准（代号为SH）由国家石油和化学工业局制定，建材行业标准（代号为JC）由国家建筑材料工业局制定。行业标准在全国某个行业范围内适用。 （3）地方标准 由省、自治区、直辖市标准化行政主管部门制定。在地方辖区范围内适用。 （4）企业标准 没有国家标准、行业标准和地方标准的产品，企业应当制定相应的企业标准，企业标准应报当地政府标准化行政主管部门和有关行政主管部门备案。企业标准在该企业内部适用。 此外，围绕当前国家技术创新体系的重要组成部分-------产业技术创新战略联盟，国标委目前还正在酝酿开展联盟标准试点工作。将通过试点的方式，支持有条件的国家级试点联盟，探索开展联盟标准化与当前标准体系并存互相补充的标准管理方式。
逻辑信号电平测试器的设计 课程设计的任务与目的 学生通过理论设计和实物制作解决相应的实际问题，巩固和运用在《模拟电子技术》中所学的理论知识和实验技能，掌握常用的模拟电路的一般设计方法，提高设计能力和实践动手能力，为以后从事电子电路设计、研发电子产品打下良好的基础。 课程设计的基本要求 掌握电子电路分析和设计的基本方法。包括：根据设计任务和指标初选电路；调查研究和设计计算确定电路方案；选择元件、安装电路、调试改进；分析实验结果、写出设计总结报告。 培养一定的自学能力、独立分析问题的能力和解决问题的能力。包括：学会自己分析解决问题的方法；对设计中遇到的问题，能通过独立思考、查询工具书和参考文献来寻找解决方案，掌握电路测试的一般规律；能通过观察、判断、实验、在判断的基本方法解决实验中出现的一般故障；能对实验结果独立的进行分析，进而做出恰当的评价。 掌握普通电子电路的生产流程及安装、布线、焊接等基本技能。巩固常用电子仪器的正确使用方法，掌握常用电子器件的测试技能。 通过严格的科学训练和设计实践，逐步树立严肃认真、一丝不苟、实事求是的科学作风，并逐步建立正确的生产观、经济观和全局观。 课设计任务 （一）设计目的 学习逻辑信号电平测试器的设计方法。 设计要求和技术指标 在检修数字集成电路组成的设备时，经常需要使用万用表对电路的故障部位的高低电平进行测量，以便分析故障原因。使用这些仪器能较准确地测出被测点信号电平的高低和被测信号的周期，但使用者必须一面用眼睛看着万用表的表盘或者示波器的屏幕，
一面寻找测试点，因此使用起来很不方便。本课题所设计的一起采用声音来表示被测信号的逻辑状态，高电平和低电平分别用不同声调的声音来表示，使用者无需分神去看万用表的表盘或示波器的荧光屏。 1.技术指标 （1）测量范围：低电平<，高电平>； （2）用1KHz的音响表示被测信号为高电平； （3）用800Hz的音响表示被测信号为低电平； （4）当被测信号在～之间时，不发出音响； （5）输入电阻大于20kΩ； （6）工作电源为5V； 2．设计要求 （1）进行方案论证及方案比较； （2）分析电路的组成及工作原理； （3）进行单元电路设计计算； （4）画出整机电路图； （5）写出元件明细表； （6）小结和讨论； （7）写出对本设计的心得体会； 3.撰写内容要求： （1）设计说明书一份（不少于10页）； （2）整机电路图一份（B5纸）； （3）元件明细表一份； （4）正文层次分明、客观真实、绘图规范、书写工整、语言流畅； （5）设计中引用的参考文献不少于5篇；
常见逻辑电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
《全国主要产品分类与代码》国家标准发布实施 ———粮食行业相关代码介绍 中华人民共和国国家标准《全国主要产品分类与代码第1部分：可运输产品》（GB/T 7635.1-2002）(以下简称“可运输产品代码”标准)经中华人民共和国国家质量监督检验检疫总局发布，于2003年4月1日开始实施。 “可运输产品代码”标准是一项大型的基础性标准，是与国际通行产品目录协调一致的国家产品分类编码标准体系。规定了全国可运输产品的分类原则与方法、代码结构、编码方法、分类与代码。主要用于信息处理和信息交换。 一、《全国主要产品分类与代码》的组成 《全国主要产品分类与代码》由相对独立的两个部分组成，第一部分为可运输产品，第二部分为不可运输产品。第一部分由五大部类组成，与联合国统计委员会制定的《主要产品分类》（CPC）1998年10版的第1部分相对应，一致性程度为非等效。 “可运输产品代码”标准是对《全国工农业产品（商品、物资）分类与代码》（GB/T7635—1987）的修订。主要变化有： 1、对GB/T7635—1987标准名称进行了修改； 2、对代码结构和编码方法进行了修改。GB/T7635—1987代码结构是四层8位数字码，每层2位码，采用了平均分配代码的方法。“可运输产品代码”标准代码结构是六层8位数字码，前五 —1 —
层是一层1位码，第六层是3位码，采用了非平均分配代码方法； 3、产品分类和类目的设置进行了较大幅度的调整。 4、采用了GB/T10113-1988《分类编码通用术语》中确立的术语；产品类目采用了规范的产品名称。 二、我国主要粮食与机械产品分类代码介绍 在“可运输产品代码”标准中，与粮食行业相关的产品分类代码涉及我国原粮、米面油产品和粮油加工机械产品等三个方面。摘录如下： —2 —
电平信号及接口电路 ——————————————————————————————————— 摘要：介绍了目前数字信号设计中，IC芯片常用电平的原理、应用及各种电平信号相互转换的实现方法，PCB布线技巧等。 关键词：TTL、CMOS、ECL、PECL、LVPECL、LVDS、CML 概述 随着数据传输业务需求的增加，如何高质量的解决高速IC 芯片间的互连变得越来越重要。从目前发展来看，芯片主要有以下几种接口电平：TTL（LVTTL）、CMOS、ECL、PECL、LVPECL、LVDS等，其中PECL、LVPECL、LVDS主要应用在高速芯片的接口，不同电平间是不能直接互连的，需要相应的电平转换电路和转换芯片，了解各种电平的结构及性能参数对分析电路是十分必要有益的，本文正是从各种电平信号的性能参数开始，结合参考资料对电平信号的互连进行介绍。 图1 常用电平信号 图1展示了各种电平信号的差异:方波的振幅表示逻辑高低电平值，括号中的电压值表示电源电压值。 下面先介绍一下电路的相关基本概念： （1）输出高电平（VOH）：逻辑电平为1的输出电压，相应的输出电流用I OH表示。 （2）输出低电平（VOL）：逻辑电平为0的输出电压，相应的输出电流用I OL表示。 （3）输入高电平（VIH）：逻辑电平为1的输入电压，相应的输入电流用I IH表示。 （4）输入低电平（VIL）：逻辑电平为0的输入电压，相应的输入电流用I IL表示。 （5）关门电平（V OFF）：保证输出为标准高电平V SH（出厂时厂家给出）的条件下所允许的最大 输入低电平值。 （6）开门电平（V ON）：保证输出为标准低电平V SL（出厂时厂家给出）的条件下所允许的最小输 入高电平值。 （7）低电平噪声容限（V NL）：是保证输出高电平的前提下，允许叠加在输入低电平上的最大噪 声电压，其数值为关门电平V OFF与输入最小低电平的差值。 （8）高电平噪声容限（V NH）：是保证输出低电平的前提下，允许叠加在输入高电平上的最大噪 声电压，其数值为输入最大低电平与开门电平V ON的差值。 (9) 输出差分信号