关于模拟设计的基本考虑
Basic Precautions and Tips that an Analog Designer Should Know.
很多时候，我们在初期设计或者优化电路时，满脑子想的都是性能如何能一点一点提高，而忽略了所谓的模拟设计的一些基本考虑；待到版图设计时已经晚矣。那个时候再去修改基本设计无疑是不值得，要么耗费精力，要们前功尽弃。作为教训，如果我们能够在设计初期，就带着这些基本考虑，那么在选择基本器件的时候，就会有的放矢，知道一个大概的合理的选取范围，有利于版图设计和优化。
1. Minimum channel length of the transistor should be four to five times the minimum feature size of the process. We do it, to make the lambda of the transistor low i.e. the rate of change of Id w.r.t to Vds is low.
晶体管最小沟长为工艺最小特征尺寸的4-5倍，用来减小沟长调制效应。
2. Present art of analog design still uses the transistor in the saturation region. So one should always keep Vgs of the Transistor 30% above the Vt.
目前模拟设计仍然是使晶体管工作在饱和区，故应使Vgs大于Vt约30%。
3. One should always split the big transistor into small transistors having width or length feature size < or = 15um.
应把大管分成小晶体管，使其宽/长特征尺寸<或=15um。
4. W/L Ratio of transistors of the mirror circuit should be less than or equal to 5, to ensure the proper matching of the transistors in the layout. Otherwise, it results to the Systematic Offset in the circuit.
电流镜电路的晶体管的w/l比应小于或等于5，以保证较好的Matching,否则会有系统失调。
5. One should make all the required pins in the schematic before generating the layout view. Because it’s difficult to add a pin in the layout view. All IO pins should be a metal2 pins whereas VDD and Ground should be metal1 pins
在电路中画出所有的管脚（pin），之后才作layout。因为在layout中增加一个pin是比较困难的。所有的IO pin应该用metal2 pin，VDD和GND用metal1。
6. One should first simulate the circuit with the typical model parameters of the devices. Since Vt of the transistor can be anything between Vt(Typical) -/+ 20%. So we check our circuit for the extreme cases i.e. Vt+20%, Vt-20%. A transistor having Vt-20% is called a fast transistor and transistor having Vt+20% is called slow transistor. It’s just a way to differentiate them. So with these fast and slow transistor models we make four combination called nfpf, nfps, nspf, nsps, which are known as process corners. Now, once we are satisfied with the circuit performance with typical models than we check it in different process corners, to take the process variation into account. Vt is just one example of the process variation there are others parameter too.
首先先用tt做电路仿真。考虑Vt有+20% (slow)和-20% (fast),需要对工艺角考虑，FF，SS，FS，SF。除Vt，其他工艺参数也会有变化。
7. Its thumb rule that poly resistance has a 20% process variation whereas well resistance has got 10%. But the poly resistance has got lower temperature coefficient and lower Sheet Resistance
Capacitance has got a process variation of 10%.
多晶硅电阻大约有20%的工艺变化，而阱区电阻变化约为10%。但多晶硅电阻有较低的温度系数和低的方块电阻，应根据需要来选择电阻。多晶硅电容约有10%工艺变化。
8. One should also check the circuit performance with the temperature variation. We usually do it for the range of -40C to 85C.
需考虑温度变化对电路性能的影响，通常在-40C到85C范围。
9. One should take the parasitic capacitance into account wherever one is making an overlap with metal layers or wells.
有覆盖金属层或阱区时，须考虑寄生电容。
10. In Layout, all transistors should be placed in one direction, to provide the same environment to all the transistors.
Layout中，所有晶体管统一摆放方向，使有相同的环境。
11. One should place all transistor in layout with a due care to the pin position before start routing them.
在对晶体管布局布线之前，考虑Pin的位置。
12. One should always use the Metal 1 for horizontal routing and Metal 2 for the vertical routing as far as possible.
尽量使用metal1横向布线，metal2纵向布线半导体。
13. One should never use POLY as routing layer when the interconnects carries a current. One can have a short gate connection using poly.
在互连用来传送电流时，不要用Poly来做互连。可以用poly做短的栅连接。
14. One should try to avoid running metal over poly gate. As this cause to increase in parasitic capacitance.
避免金属在多晶硅栅上走线，会增加寄生电容。
15. Current in all the transistor and resistor part should flow in the same direction.
所有晶体管和电阻有相同的电流走向。
16. One should do the Power(VDD & GND) routing in top layer metal (metal5 only). Because Top layer metals are usually thicker and wider and so has low resistance.
在最上层金属做电源（VDD和GND）布线。因为最上层金属通常更厚、更宽，因而电阻较小。
17. One should always merge drain and source of transistor (of same type) connected together.
merge连接的Source和Drain。
18. To minimize the process variation in the Resistor value one should always take the resistor’s width three to four times of the default value. we do it to decrease the value of differential of R(L)
为减小工艺变化对电阻影响，应使电阻的宽度为默认值的3-4倍半导体。
19. One should cover the resistance with metal layer, to avoid the damaged during the wafer level testing.
用金属覆盖电阻，避免wafer级测试时的损伤。
20. One should always make a Common Centroid structure for the matched transistor in the layout. Each differential pair transistor should be divide into four transistors and should be placed in two rows common centroid structure. One may use the linear common centroid structure for the current mirror circuit.
对匹配的晶体管用共中心的结构
*差分对管，分割为4管，2*2排列，共中心
可用线形共中心
21. It’s advisable to put a dummy layers around the resistance and the capacitance to avoid the erosion at the time of etching.
建议在电阻和电容周围作dummy。
22. One should always have a Guard Ring around the differential pair.
在差分对周围作保护环。
23. Always put a Guard Ring around the N-well and P-well.
在N阱和P阱作保护环。
24. Thumb rule for the metal current density is 0.8mA/um. It’s larger for the top most metal layer.
金属电流密度0.8mA/um，最上层金属可以更大半导体。
25. To avoid the Latch-up, one should always make the PN junction reverse biased i.e. In NWELL should be connected to positive power supply (VDD) and PWELL should be connected to negative power supply (GND). Designers do it to make the leakage current small.
为避免Latch-up，应使PN结反偏，如N-Well应连到正电源，P-Well应连到负电源。这样可减小漏电。
26. It’s always a good practice to use an info-text layer to put the name of the device on the top of it in layout and have a net-name for every nets in schematic. Designer should put the pin name on the top of the pin with same metal-txt layer because hercuels takes the net-name from metal-txt only whereas Diva takes from the pin-name.
在layout中用info-text标明器件名称，在schematic中标明net。用相同的metal-txt层标明pin。
27. Cadence SPICE simulator take vdd! & gnd! as a global VDD and GND net i.e. any net ending with ‘ !’ is considered as a global net.
Cadence 模拟工具对以‘!’结尾的net认为全局net。
28. Transistor Equation: 基本晶体管方程
Id=(beta/2)*square(Vgs-Vt)
Gm=square root of(2Id*beta)
手机结构设计检查表一．通用性项目 二．功能性项目 1．镜片Sub Len s 镜片的工艺(IMD/IML/模切/注塑+硬化/电铸+模切)
镜片的厚度及最小厚度 IMD/IML/注塑镜片P/L,draft,radius? 固定方式及定位方式,最小粘接宽度是否大于1.5mm? 窗口(VA&AA)位置是否正确 镜片本身及固定区域有无导致ESD问题的孔洞存在 周边的电铸或金属件如何避免ESD 小镜片周边的金属是否会对天线有影响(开盖时) 2．转轴Hing e 转轴的直径 转轴的扭力 打开角度(SPEC) 有无预压角度(开盖预压为4-6度,建议5度 装拆有无空间问题? 固定转轴的壁厚是多少,材料(推荐PC GE C1200HF或者三星HF1023IM) 转轴配合处的尺寸及公差是否按照转轴SPEC? 3．连接FLIP(SLIDE)/BASE的FPC 1) FPC的材料,层数,总厚度 2) PIN数,PIN宽PIN距 3)最外面的线到FPC边的距离是多少(推荐0.3mm) 4) FPC内拐角处最小圆角要求大于1mm,且内拐角有0.20mm宽的布铜,防止折裂. 5)有无屏蔽层和接地或者是刷银浆? 6) FPC的弯折高度是多少(仅限于SLIDE类型) 7) FPC与壳体的长度是否合适,有无MOCKUP 验证 8)壳体在FPC通过的地方是否有圆角?多少?推荐大于0.20mm. 9) FPC与壳体间隙最小值?(推荐值为0.5mm) 10) FPC不在转轴内的部分是否有定位及固定措施? 11)对应的连接器的固定方式 12) FPC和连接器的焊接有无定位要求?定位孔? 13)补强板材料,厚度 4．LCD 模组 主副LCD的尺寸是否正确及最大厚度 主副LCD的VA/AA区是否正确 主副LCD视角,6点钟还是12点钟? 副LCD是黑白/OLED/CSTN/TFT?相应的背光是什么? 副板是用FPC还PCB? PCB/FPC的厚度及层数. LCD模组是由供应商整体提供吗? 如果不是,主LCD如何与PCB/FPC连接?连接器类型及高度or HOTBAR? 副LCD如何与PCB/FPC连接?连接器类型及高度or HOTBAR? FPC/PCB上有无接地?周边有无露铜 有无SHIELDING屏蔽?厚度,材料,如何接地? 元件的PLACEMENT图是否确定? 有无干涉? 主副LCD的定位及固定 LCD模组的定位及固定 LCD模组有无CAMERA模组,是否屏蔽?
电子工程师PCB设计基础知识 PCB于1936年诞生,美国于1943年将该技术大量使用于军用收音机内；自20世纪50年代中期起，PCB技术开始被广泛采用。目前，PCB已然成为“电子产品之母”，其应用几乎渗透于电子产业的各个终端领域中，包括计算机、通信、消费电子、工业控制、医疗仪器、国防军工、航天航空等诸多领域。 说了这么多，那么你知道PCB是如何设计出来的呢？立创电子小编告诉你： 1、前期准备 包括准备元件库和原理图。在进行PCB设计之前，首先要准备好原理图SCH元件库和PCB元件封装库。 PCB元件封装库最好是工程师根据所选器件的标准尺寸资料建立。原则上先建立PC的元件封装库，再建立原理图SCH元件库。 PCB元件封装库要求较高，它直接影响PCB的安装；原理图SCH元件库要求相对宽松，但要注意定义好管脚属性和与PCB元件封装库的对应关系。 2、PCB结构设计 根据已经确定的电路板尺寸和各项机械定位，在PCB设计环境下绘制PCB板框，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。 充分考虑和确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域）。 3、PCB布局设计 布局设计即是在PCB板框内按照设计要求摆放器件。在原理图工具中生成网络表（Design→Create Netlist），之后在PCB软件中导入网络表（Design→Import Netlist）。网络表导入成功后会存在于软件后台，通过Placement操作可以将所有器件调出、各管脚之间有飞线提示连接，这时就可以对器件进行布局设计了。 PCB布局设计是PCB整个设计流程中的首个重要工序，越复杂的PCB 板，布局的好坏越能直接影响到后期布线的实现难易程度。 布局设计依靠电路板设计师的电路基础功底与设计经验丰富程度，对电路板设计师属于较高级别的要求。初级电路板设计师经验尚浅、适合小模块布局设计或整板难度较低的PCB布局设计任务。 4、PCB布线设计 PCB布线设计是整个PCB设计中工作量最大的工序，直接影响着PCB
模具的checklist表： 产品名称模具编号材料收缩率 序号内容自检确认 1与客户交流清楚外观面位置及外观要求如镜面，皮纹，亚光等。 2清楚产品的安装方向，产品的出模方向及它们之间的关系。 3产品在出模方向无不合理结构。 4壁厚合理，壁厚均匀，没有过薄，过厚及壁厚突变。 5圆角齐全，所有外观面倒圆角（特殊要求除外），所有非外观面倒圆角，非外观面圆角足够大。且圆角处壁厚均匀，无漏掉的圆角。 6脱模斜度齐全，正确，无放反的情况，脱模斜度足够大，已用DRAFTCHECK命令进行检查。7透明件，皮纹处理的外观面，插穿面脱模斜度足够大，满足标准。 8透明件已考虑外观效果，可见结构，并与客户进行交流。 9需贴膜的件已经考虑到膜在实际安装方向的定位， 10电镀件装配考虑到镀层厚度和装配间隙， 11一面用插接，一面用卡爪的结构已考虑到装配过程中是否有与外观干涉，是否有造成外观面破坏的情况，卡爪是否易断 12加强筋高度，宽度，脱模斜度结构及工艺均合理。 13外观件检查产品结构如壁厚，加强筋（尤其是横在制品侧壁的筋考虑与侧壁的防缩）、螺钉柱等不会引起缩水，已采取防缩措施。 14产品变形，收缩等注塑缺陷轻微，且已与客户协商，得到客户的书面认可。 15需出斜顶，滑块，抽芯的结构活动距离及空间足够，结构能否简化。 16产品无引起模具壁薄，尖角等不合理结构。 17带嵌件的产品考虑嵌件在模具中的牢固固定,内桶底的嵌件要求将嵌件和包嵌件的胶位合并到一起作为模具嵌件。 18与客户交流清楚分型面的位置，外观面滑块，抽芯允许的夹线位置。 19备份产品已检查所有修模报告及更改记录并进行了更改，重要装配尺寸进行了样件的实际测绘验证。 笔记本的CHECKLIST DesignCheckListBySub-Assy. 1.U-Case 1-1上下盖嵌合部份 1-1-1上下盖PL是否Match 1-1-2Lip是否完成，是否符合外观要求(修饰沟) 1-1-3侧壁之TAPER/与下盖是否配合/考虑到开模 1-1-4上下盖之配合卡勾共几处，是否位置match 1-1-5卡勾嵌合深度多少 1-1-6卡勾两侧有无夹持Rib，拆拔时是否易断裂 1-1-7卡勾是否造成侧壁缩水(如果太厚) 1-1-8公模内面形状(如各处高度). 1-1-10PL切口处是否有刀口产生(全周Check) 1-2BOSS 1-2-1上下盖BOSS孔位是否相合 1-2-2BOSS尺寸是否标准化，内缘有没有倒角
仪表板内饰工艺数据checklist 1、是否根据确定方案进行设计； 2、数模分层符合公司标准； 3、零部件编号是否符合标准； 4、电子文档命名、版本编制是否符合规范； 5、零部件坐标系的统一性（模型一律采用整车坐标系）； 6、检查**件与点云偏差，车身结构件数模有安全配合是否的面与测量云的偏差± 0.3；自由曲面数模与测量云偏差±1；安装孔位与测量点云的偏差± 0.5； 7、明细表中件号、数模是否对应； 8、零件成型方法是否合格； 9、仪表板最高的及两端点，校核仪表板位置参数，是否满足人机工程要求； 10、各零件的成型工艺是否确定（如注射、挤出、模压、压延、铸型、吹塑等成型的方法）； 11、脱模方向是否正确； 12、检查塑料零件壁厚是否均匀一致，壁厚不均匀处易产生气泡和收缩变形，甚至产生断裂； 13、检查数模内部是否有凹陷（即复角部分），凹陷存在不便出模； 14、选用合适的脱模斜度和适当的脱模剂，脱模斜度大小与塑料件材料的性质、厚度、形状等有关；
15、载塑料零件上，是否避免锐角及直角过渡； 16、安装方式是否正确； 17、正确的选择定位尺寸基准，应尽可能使设计基准和工艺基准重合，避免装配过程中，误差的积累过大； 18、经常所装的零部件，为了更换方便，应以螺栓成自攻螺钉和簧片螺母配合紧固连接； 19、明确安装工具，预留所需的被动空间； 20、在安装过程中，需要进行装配调整的零部件要考虑孔位的合理布置及适当地预留间隙调整； 21、考虑到仪表板内线束的固定，明确线卡固定点及固定方式，钣金上的线束的过孔是否加以保护套成翻边结构； 22、检查保险杆外表面在X方向是否有负面保证模具成型后外表面的完整和美观； 23、检查外表面面与面的偏差是否超标； 24、检查外表面可增厚性； 25、检查零件的强度是否适当，是否有强度薄弱的区域（薄弱的区域需增加加强筋）； 26、检查零件的材料选用是否适当（如毛面需要镀铬地零件应选用同ABS 等可镀铬材料，不能选用PP难镀的材料； 27、在塑料件结构设计中，为避免转角处应刀集中，应采用圆弧过渡，这对于模具制造及使用寿命足很有利的； 28、对于保险杆要进行相关国家法规的检查（接近角、离车角等）；
单板硬件设计审查评审表 文档编号：文档名称： 文档作者：文档完成时间：项目经理： 所属单板名称： 1、可读性评价： □很好□较好□一般□较差 说明：文档是否表达清晰，逻辑条理分明，表达形式通用，使具有一定技术背景的工程师容易读懂。如：在难懂的地方增加注释，在适当时采用图文并茂的方式等。选择认可的项打叉或打勾。 2、准确性评价： □很好□较好□一般□较差 说明：指文档是否对其中的技术内容能表达准确，对其中设计的测试方法有其操作性，并且准确有实效，不应该有关键技术表达错误等。选择认可的项打叉或打勾。 3、规范性评价： □很好□较好□一般□较差 说明：指文档的内容和形式是否是规范的，如：文档是否按模板来写；在特殊的情况下不使用模板而写的文档其封面格式、字体、主要内容顺序是否和相应的文档模板类型的要求是否一致等。选择认可的项打叉或打勾。 4、完备性评价 完备性总评： □很好□较好□一般□较差 说明：指文档包含的测试项目是否完整（即：没有漏测现象等），本次测试总体上对测试指导书的遵从程度和测试深度。可对照附录的内容进行判断。 总评： 说明：概括总结该文档的优点、缺点及改进建议 评审人签字：评审日期：联系电话： 附单板设计审查项目列表：
请参照此表，审查过的项目请打（9），未审查的项目请打（x），单板无此审查项目可不填。 1.单元电路审查： 1.1滤波电路审查 1.审查电路中有无设计电源滤波器。有无审查（） 2.审查电路中电源滤波器的形式是否有效，是否为单电 容型或单电感型，而未采用П形电源滤波器。有无审查（） 3.对单板的П形电源滤波器参数进行审查。有无审查（） 1.2ID电路审查 1.审查ID电路的形式是否符合规范电路的要求。有无审查（） 2.审查ID电路的参数是否正确。有无审查（） 3.审查ID电路是否有隔离电阻或隔离芯片。有无审查（） 4.在沿用未能提供正确ID处理的旧母板时，单板是 否进行相应的处理。有无审查（） 1.3主备倒换电路审查 1.审查主备倒换电路是否为主倒备型电路。有无审查（） 2.主备电路设计中是否考虑到单板复位后一段时间 内该板一直设为备用，以更有效防止备抢主。有无审查（） 3.电路中是否考虑在主板复位时，自动转为备板，两块 板同时复位时，自动将0号板设为主用，1号板设为备用。有无审查（） 4.在备板插拔时，由于插针接触或脱离的次序先后 有别，会否导致备抢主现象。有无审查（） 5.备板在插入的过程中，会否有可能导致主板的状态不正常。有无审查（） 6.是否未将/Reset信号引入主备倒换电路，可否存在隐患。有无审查（） 7.主备倒换电路能否在单板所有的故障状态下均 能进行正常的倒换，包括主板通讯中断时的自动倒 换，CPU故障时的自动倒换等情况。有无审查（） 8.主备倒换电路与系统的时序配合能否满足系统实时倒换的要求。有无审查（） 9.若单板有一一对应关系，有否考虑到相关单板的联动倒换。有无审查（） 10.设计中是否考虑到本板通过光纤，双绞线输入的重要信号丢失 时的自动倒换.有无审查（） 1.4复位、WDT电路审查 1.硬件设计中不推荐使用可关闭的WDT系统，即计数器清零电路应
一. 塑胶件 Plastic components 1.有无做干涉检查? If interference test 2.有无做draft检查? If draft test 3.有无透明件背后丝印/喷涂要求?如果有,不能有任何特征在该面上. If requirements of silk printing or painting in the back of the transparency components, and with no features on it. 4.壳体材料, Housing material 5.壳体最小壁厚,侧面是否厚度小于1.2mm. If the least thickness of the side wall of the housing less than 1.2mm 6.设计考虑的浇口位置,有无避位? If anti-interference according with the gate 7.熔接线位置是否会是有强度要求的地方? If weld line with requirements of intensity 8.壁厚突变1.6倍以上处有无逃料措施? If wall thickness break over 1.6 times with slope transition 9.壳体对主板的定位是否足够(至少四点) If housing locating to main board enough(at least with four points) 10.壳体对主板的固定方式,如果是螺丝柱夹持,是否会影响附近的键盘手感? If the screw nipping method of housing to PCBA affect the near key click 11.壳体之间的固定及定位应该有四颗螺丝+每侧面两个卡扣+顶面两卡扣+周边唇边 If housing fixing and locating with four screws and each side with two snap fits and upper side two snap fits and lip around. 12.螺丝是自攻还是NUT?螺径?单边干涉量?配合长度?螺丝头的直径?( 机械螺钉锁3 牙，自攻螺钉5牙以上) If screws manner, such as self-tapping or nut, the screw diameter? One side interference quantity? Matching length? The screw cap diameter?(Over 3 pitch assembly length mechanical screw, over 5 self-tapping screw) 13.螺柱的直径?孔的直径?螺柱壁厚? The screw boss diameter? The boss hole diameter? The thickness of boss wall ? 14.螺丝面是定位面吗?测量基准是什么? If screw surface locating surface? The measure benchmark? 15.唇边的宽度(1/2壁厚左右),高度?之间的配合间隙是否小于0.10mm? The lip width(about1/2 wall thickness),height? If the assembling clearance less than 0.10mm 16.卡扣壁厚/宽度?公卡扣壁厚是否小于0.70mm?卡扣干涉量是否小于0.5mm? The clip thickness/width? If male clip thickness less than 0.70mm, or clip interference less than 0.5mm 17.卡扣导入方向有无圆角或斜角? If clip guide direction with R or bevel
嵌入式软件可靠性设计规范汇总
43.高级报警显示：红色，1.4Hz～ 2.8Hz，信占比率20%～60%开 44.中级报警显示：黄色，0.4Hz～0.8Hz，信占比率20%～60%开 45.低级报警显示：蓝绿色或者黄色，常开，信占比率100% 46. 高优先级和中优先级的报警上、下限设置值，一旦超出可能引起较严重后果的非合理报警数值区域时，均需加单独的对话弹出框予以提醒操作者 47. 默认的报警预置不允许修改，并提供让用户能恢复到出厂默认报警设置的操作途径 48.做报警日志记录，为以后的故障分析、维修检查或商业纠纷提供依据 与硬件接口的软件49. 数据传输接口的硬件性能限制了数据传输速率的提高，在确定波特率前，要确认硬件所能承受的最高传输率，光耦、485、232、CAN、传输线上有防护 器件（TVS或压敏电阻）的端口 50.硬件端口读进来的数据必须加值域范围的判断 51.硬件端口读取数据，必须加可控时间或次数的有限次限制 52.A/D的位数比前端放大电路的精度要求略高即可，并通过数学计算验证 53. 对运动部件的控制，正向运动突然转向反向运动时，必须控制先正向减速到0，然后再反向加速的控制方式 54. 运动部件停机后、再快速启动的工作控制方式是不允许的。须停机、开机、delay延时、再启动执行机构，以确保执行机构先释放原来运动状态的惯性，然后再从静态下启动 55. 运动部件都有过渡过程特性，软件驱动时的上升沿和下降沿的过渡特性会 直接影响到硬件的安全和执行效果 56. 板卡启动时，先initMCU、然后Delay、然后initIO，以确保各芯片的上电 电源都已经稳定下来再启动工作 57. 对采集自有可能受到干扰的模拟端口输入的数字量数据，一定要加上、下 限、Δ/Δt、规律性干扰的滤波措施三个方面的容错性机制 58. 对数字端口传输数据可以连续传输两遍，以防范随机性偶发干扰，实时性要求较高的，可以连续传三遍，2：1判定 59. 模块之间的数据通信联络，用周期性读取的方式、或请求-应答的方式传送 数据，一旦超出周期性时间要求，或未应答，则判定硬件失效，需有软件的
. 塑胶件 Plastic components 1.有无做干涉检查? If interference test 2.有无做draft 检查? If draft test 3.有无透明件背后丝印/喷涂要求?如果有,不能有任何特征在该面上. If requirements of silk printing or painting in the back of the transparency components, and with no features on it. 4.壳体材料, Housing material 5.壳体最小壁厚, 侧面是否厚度小于 1.2mm. If the least thickness of the side wall of the housing less than 1.2mm 6.设计考虑的浇口位置, 有无避位? If anti-interference according with the gate 7.熔接线位置是否会是有强度要求的地方? If weld line with requirements of intensity 8.壁厚突变 1.6 倍以上处有无逃料措施? If wall thickness break over 1.6 times with slope transition 9.壳体对主板的定位是否足够( 至少四点) If housing locating to main board enough(at least with four points) 10.壳体对主板的固定方式,如果是螺丝柱夹持,是否会影响附近的键盘手感? If the screw nipping method of housing to PCBA affect the near key click 11.壳体之间的固定及定位应该有四颗螺丝+每侧面两个卡扣+顶面两卡扣+周边唇边 If housing fixing and locating with four screws and each side with two snap fits and upper side two snap fits and lip around. 12.螺丝是自攻还是NUT螺径？单边干涉量？配合长度？螺丝头的直径?(机械螺钉锁 3 牙，自攻螺钉 5 牙以上) If screws manner, such as self-tapping or nut, the screw diameter? One side interference quantity? Matching length? The screw cap diameter?(Over 3 pitch assembly length mechanical screw, over 5 self-tapping screw) 13.螺柱的直径?孔的直径?螺柱壁厚? The screw boss diameter? The boss hole diameter? The thickness of boss wall ? 14.螺丝面是定位面吗?测量基准是什么? If screw surface locating surface? The measure benchmark? 15.唇边的宽度(1/2 壁厚左右), 高度?之间的配合间隙是否小于0.10mm? The lip width(about1/2 wall thickness),height? If the assembling clearance less than 0.10mm 16.卡扣壁厚/宽度？公卡扣壁厚是否小于0.70mm?卡扣干涉量是否小于0.5mm? The clip thickness/width? If male clip thickness less than 0.70mm, or clip interference less than 0.5mm 17.卡扣导入方向有无圆角或斜角? If clip guide direction with R or bevel
如果有朋友想到更多的检查项,也希望可以留言大家一起讨论 1. 开发人员是否提交了测试申请? 2. 测试对象是否已经明确? 3. 测试范围是否已经明确? 4. 本次不被测试的范围是否已经明确? 5. 测试目标是否已经明确? 6. 何时开始性能测试? 7. 何时终止一轮性能测试? 8. 性能测试需要做几轮? 9. 所需的测试环境是什么?是否已经到位并配置完成?（包括硬件、软件、网络等10. 所需的测试工具是什么?是否已经到位并保证可以正常使用? 11. 被测系统的版本是否已经明确?是否已发布?从哪里可以获得?是否已经部署成功? 12. 被测系统的相关功能是否已经正确实现? 13. 压力点是否已经明确?响应时间的计算方式是否已经明确? 14. 本次测试工作参考的文档有哪些? 15. 场景是否已经设计完成并记录在场景管理文档中? 16. 每个场景是否有明确的测试意图、前置条件和详细的设置? 17. 脚本是否已经录制并调试通过? 18. 是否已经明确了哪些地方需要参数化?
19. 是否已经明确了各个参数的取值方式? 20. 是否已经为参数化的部分准备了必须的数据? 21. 是否已经准备了相应历史数据量? 22. 是否已经准备了相应的数据恢复方法?（例如准备一个SQL 语句用来恢复数据环境 23. 在Controller 中对多VU 、多次迭代的情况是否已经调试通过? 24. 在Controller 中Result 的路径设置是否正确? 25. 在Controller 中检查脚本选择是否正确? 26. 在Controller 中检查VU 数量设置是否正确? 27. 在Controller 中检查集合点是否禁用/启用? 28. 在Controller 中检查VU 加载策略是否设置正确? 29. 在Controller 中检查迭代次数是否设置正确? 30. 在Controller 中检查迭代间隔设置是否正确? 31. 在Controller 中检查日志是否禁用/启用? 32. 在Controller 中检查Think_Time 是否回放? 33. 在Controller中检查是否为UNIX服务器和Load Generator机添加了资源监视器并确认可以收到性能数据? 34. 在Controller 中检查是否为其他必要的资源添加了资源监视器,并确认可以收到性能数据（例如Oracle , WebSphere ? 35. 在Controller中检查Load Generator机是否可以连上？ 36. 检查场景管理文档中是否添加了新的“场景执行情况”并, 记录了运行
关于模拟设计的基本考虑 Basic Precautions and Tips that an Analog Designer Should Know. 很多时候，我们在初期设计或者优化电路时，满脑子想的都是性能如何能一点一点提高，而忽略了所谓的模拟设计的一些基本考虑；待到版图设计时已经晚矣。那个时候再去修改基本设计无疑是不值得，要么耗费精力，要们前功尽弃。作为教训，如果我们能够在设计初期，就带着这些基本考虑，那么在选择基本器件的时候，就会有的放矢，知道一个大概的合理的选取范围，有利于版图设计和优化。 1. Minimum channel length of the transistor should be four to five times the minimum feature size of the process. We do it, to make the lambda of the transistor low i.e. the rate of change of Id w.r.t to Vds is low. 晶体管最小沟长为工艺最小特征尺寸的4-5倍，用来减小沟长调制效应。 2. Present art of analog design still uses the transistor in the saturation region. So one should always keep Vgs of the Transistor 30% above the Vt. 目前模拟设计仍然是使晶体管工作在饱和区，故应使Vgs大于Vt约30%。 3. One should always split the big transistor into small transistors having width or length feature size < or = 15um. 应把大管分成小晶体管，使其宽/长特征尺寸<或=15um。 4. W/L Ratio of transistors of the mirror circuit should be less than or equal to 5, to ensure the proper matching of the transistors in the layout. Otherwise, it results to the Systematic Offset in the circuit. 电流镜电路的晶体管的w/l比应小于或等于5，以保证较好的Matching,否则会有系统失调。 5. One should make all the required pins in the schematic before generating the layout view. Because it’s difficult to add a pin in the layout view. All IO pins should be a metal2 pins whereas VDD and Ground should be metal1 pins 在电路中画出所有的管脚（pin），之后才作layout。因为在layout中增加一个pin是比较困难的。所有的IO pin应该用metal2 pin，VDD和GND用metal1。 6. One should first simulate the circuit with the typical model parameters of the devices. Since Vt of the transistor can be anything between Vt(Typical) -/+ 20%. So we check our circuit for the extreme cases i.e. Vt+20%, Vt-20%. A transistor having Vt-20% is called a fast transistor and transistor having Vt+20% is called slow transistor. It’s just a way to differentiate them. So with these fast and slow transistor models we make four combination called nfpf, nfps, nspf, nsps, which are known as process corners. Now, once we are satisfied with the circuit performance with typical models than we check it in different process corners, to take the process variation into account. Vt is just one example of the process variation there are others parameter too. 首先先用tt做电路仿真。考虑Vt有+20% (slow)和-20% (fast),需要对工艺角考虑，FF，SS，FS，SF。除Vt，其他工艺参数也会有变化。 7. Its thumb rule that poly resistance has a 20% process variation whereas well resistance has got 10%. But the poly resistance has got lower temperature coefficient and lower Sheet Resistance
PCB-Checklist
阶段项 目 序 号 检查内容EDA 设计 EDA 复审 EDA 确认 备注 资料输入阶段1.在流程上接收到的资料是否齐全（包括：原理图、*.brd文件、料单、PCB设计说明以及PCB 设计或更改要求、标准化要求说明、工艺设计说明文件） 2.3确认PCB模板是最新的 3.确认模板的定位器件位置无误 4.PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确 5.4确认外形图上的禁止布放器件和布线区已在PCB模板上体现 6.比较外形图，确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确 7.5 确认PCB模板准确无误后最好锁定该结构文件，以免误操作被移动位置 布局后检查 阶段器 件 检 查 8.确认所有器件封装是否与公司统一库一致，是否已更新封装库（用viewlog检查运行结果）如 果不一致，一定要Update Symbols 9.母板与子板，单板与背板，确认信号对应，位置对应，连接器方向及丝印标识正确，且子板有 防误插措施，子板与母板上的器件不应产生干涉 10.元器件是否100% 放置 11.打开器件TOP和BOTTOM层的place-bound，查看重叠引起的DRC是否允许 12.M ark点是否足够且必要 13.较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲 14.与结构相关的器件布好局后最好锁住，防止误操作移动位置 15.压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或 焊点 16.确认器件布局是否满足工艺性要求（重点关注BGA、PLCC、贴片插座） 17.金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置 18.接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置 2
原理图checklist
原理图checklist 类别描述 检视规则原理图需要进行检视，提交集体检视是需要完成自检，确保没有低级问题。 检视规则原理图要和公司团队和可以邀请的专家一起进行检视。 检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。检视规则正式版本的原理图在投板前需要经过经理的审判。 差分网络原理图中差分线的网络，芯片管脚处的P和N与网络命令的P和N 应该一一对应。 单网络原理图中所有单网络需要做一一确认。空网络原理图中所有空网络需要做一一确认。 网格1、原理图绘制中要确认网格设置是否一致。 2、原理图中没有网格最小值设置不一致造成网络未连接的情况。 网络属性确认网络是全局属性还是本地属性 封装库1、原理图中器件的封装与手册一致。 2、原理图器件是否是标准库的symbol。 绘制要求原理图中器件的封装与手册一致。 指示灯设计默认由电源点亮的指示灯和由MCU点灭的指示灯，便于故障时直观判断电源问题还是MCU问题 网口连接 器 确认网口连接器的开口方向、是否带指示灯以及是否带PoE 网口变压 器 确认变压器选型是否满足需求，比如带PoE 按键确认按键型号是直按键还是侧按键 电阻上下 拉 同一网络避免重复上拉或者下拉 OD门芯片的OD门或者OC门的输出管脚需要上拉
匹配高速信号的始端和末端需要预留串阻 三极管三极管电路需要考虑通流能力 可测试性在单板的关键电路和芯片附近增加地孔，便于测试 连接器防 呆 连接器选型时需要选择有防呆设计的型号 仿真低速时钟信号，一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认，例如MDC/MDIO、IIC、PCI、Local b us 仿真电路中使用电感、电容使用合适Q值，可以通过仿真。时序确认上电时序是否满足芯片手册和推荐电路要求。 时序确认下电时序是否满足芯片手册和推荐电路要求。 时序确认复位时序是否满足芯片手册和推荐电路要求。 复位开关单板按键开关设计，要防止长按按键，单板挂死问题，建议按键开关设计只产生一段短脉宽低电平。 复位设计复位信号设计 （1）依据芯片要求进行上下拉 （2）确认芯片复位的默认状态 （3）Peset信号并联几十PF的电容滤波，优化信号质量。（4）复位信号保证型号完整性。 复位所有接口和光模块默认处于复位状态。 电平匹配不同电平标准互连，关注电压、输入输出门限、匹配方式。 功耗详细审查各个芯片的功耗设计，计算出单板各个电压的最大功耗，选择有一定余量的电源。 缓启热插拔电路要进行缓启动设计 磁珠小电压大电流（安培级）值电源输出端口的磁珠，需要考虑磁珠压降 连接器板间电源连接器通流能力及压降留有预量 标识扣板与母板插座网络标识是否一致，前后插卡连机器管脚信号要一一对应。
1. 需求分析及前期准备 1). 详细研究并理解实际需求; 如：性能指标、产品功能要求、机构认证需求、项目成本目标等，明确设计任务; 2). 学习Intel平台资料，针对设计任务和要求，设计可靠合理、经济可行的设计文档，进行评估; 需要特别注意Intel 平台各项功能参数与实际需求相符合；具体参考&中文产品说明网站，进行芯片选型； 3). 需要时联系Intel 工程师了解产品路线图，讨论芯片选型，开发调试工具（ITP etc.），项目开发计划及时间表，或申请Intel CRB 调试评估方案，缩短产品开发周期，避免走弯路； 4). 参考Intel 平台各项功能参数&EDS, 内说明特性指标章节； 5). 需要产品定义初期研究讨论软件实现的可行性，如与BIOS厂家讨论BIOS开发与设计，EC的配合程度，OS 与driver配合程度； 2. 可行性分析及设计文档 1). 务必画出系统架构/线路框图/电源分配/时钟/上电时序与复位，中断，调试等设计单元框图，并且深刻理解； 2). 依据Intel平台原理框图，进行器件选择与单元设计，以及EC方案的制定； 3). 注意CPU &chipset的工作电压、工作频率、时钟、时序、功耗等，满足设计需求； 4). 参考资料：DG，EDS，CRB 3. 硬件设计之原理图 1). 绘制原理图时排版清晰合理、排列均匀，可参考Intel原理图库文件Lib； 2). 建议参考Intel CRB 线路设计，注意电源分配，时钟安排，高速信号的连接等； 3). 认真与Intel 的schematic design check list排查容易出错的地方，尤其是DDR、PCIE等高速信号； 4). 需要及时与BIOS工程师讨论准备好BIOS，为第一版打样与试产的开机作好准备； 5). 原理图设计小组最终讨论并修改，审查项目：功能/性能/冗余设计/DFx(可生产性、可调试性、可测试性); 6). 参考资料：DG，EDS，CRB, Schematic Design Check List 4. 硬件设计之PCB布局 1). 与机构/外观/EMI/Power/RF/thermal team 讨论主要芯片的位置摆放，以满足产品设计方案需求； 2).计算各组总线走线宽度、讨论电源元器件位置及走线、敏感元器件位置摆放，产生正式设计文档; 3). I/O 端口位置，温度，时钟等元器件位置讨论，产生正式设计文档； 4). 参考资料：DG，CRB file. 5. 硬件设计之PCB布线 1). 绘制PCB layout时选择叠层合理、元器件排列均匀，高速信号布线顺畅，严格遵守Intel参考设计文档； 2). 要注意干扰源及敏感信号的屏蔽、各种不同功能模块的供电要做到相对隔离； 3). 参考layout(customer reference board file)及layout库文件；注意电源分配、时钟安排、DDR等高速信号的连接； 4). 认真与layout check list一项一项的排查，尤其是高速信号、电源、EMI对策等部分； 5). 在底片发给PCB板厂制板前，进行全面layout check, gerber out check 会议（审查项目：如SI/PI/DFx），讨论并修改后产生正式设计文档； 6). 参考：DG，CRB file, layout checklist，TLC:Trace Length Calculator.，
机械结构设计CHECK LIST 机械3D结构设计CHECK LIST 版本:A/0 项目: 负责人: 制定日期: 检查内容自评结果序号备注 (OK/NG/PENDING) 类别检查清单 1 严格遵守原始ID设计意图 2 上下壳间美工线宽度0.3mm 3 TFT翻盖与周边配合间隙均匀一致，最大尺寸为0.5mm 4 外观喷油颜色隔 离美工线的截面尺寸为0.5mm(W)*0.3mm(H) 5 外形上无尖角毛刺，满足相应的安全标准 外表面上无容易细小金属物掉进去的孔，如果有这样的孔则必须增加防护措6 施，例如:喇叭孔内需增加防尘网等等 7 装配体中各零部件之间无干涉 8 各零部件相互之间的固定牢靠且在公差范围之内 可动零部件所给的自由度合理且有足够的活动空间以及其相对的固定位置的9 稳定可靠装配工艺组装步骤科学、合理，能充分满足工厂现实情况中的装配要求，能有效的提10 性高生产效率 11 有利于维护及修理 零部件容易辨认，装配方式位置的唯一性(要有防呆措施) 12 排线的放置合理，设置卡线槽或者采用其他的固定方式整理好排线的放置 所使用材料满足区域安全标准(ROHS等)及行业的通用标准，如耐寒、耐火、13 耐热、耐磨、无毒性等
电器的安装部位满足必须的区域安全标准，如是否容易造成短路，高压是否14 容易触电，是否需要接地保护及标识等 弹簧的疲劳性是否满足要求(在“\\angle\share\设计基准”文件夹里面有弹 簧的15 计算公式) 产品较薄弱的部位是否有增加防护措施以保证跌落时机器的完好性(如外露16 的端子、按键等) 17 按键弹性臂的设计需考虑按键作动10000次的寿命试验 安全及可18 端子的固定要牢靠，需考虑10000次的插拔动作试验 靠性翻盖转轴设计要考虑10000次翻盖动作的疲劳和磨损情况，以及翻盖的 定位19 准确牢靠，动作过程中与其他零部件之间的间隙至少做到0.5mm以上，以保 证少量变形后都不会与其他零部件有干涉情况 20 OPEN键动作顺畅，装配简单，需考虑10000次寿命试验的磨损情况 21 对于受力零部件要有特别加强的措施，以保证高温高湿的情况下不会变形 22 塑胶件共模情况合理，应考虑胶件大小、复杂程度、使用数量等情况 23 要考虑模具制作的可行性、尽量简化模具工艺 图纸中(包括3D和2D)需标出重要位置的拔模斜度(如外观面、配合面、24 有可能造成缩水的位置等) 塑胶件制25 要考虑出模方向(包括前模面、后模面、浇口位置、抽芯、斜顶等等) 造工艺性要考虑模具制作的精度，预留胶件公差，以保证尺寸的稳定性和注塑供应的26 可靠性以及装配过程中的良品率要考虑胶件成型时可能会出现的各种不良缺陷以及结构上的改善措施，如缩27 水、顶白、夹水纹、成型不足、气孔等现象 28 成型工序少，模具制作简单易行 29 尺寸精度容易控制，所给公差范围合理五金件制