序列信号发生器
一、设计一个双序列信号发生器，同时输出的两个序列分别如下：
Y1：110101 (高位先出)
Y2：010110 (高位先出)
要求：
1. 简单写出设计过程，画出原理图（30分），有合理设计过程，且原理图正
确得30分，若使能端电平接错或者不接,扣5分.
2. 根据设计搭试电路（15分）
3. 静态验证结果并用双踪示波器观察并分别输入时钟和Y1、Y2输出的波
形。（由老师检查，只能够正确实现模6计数器给15分，完全实现25分）（25分）
4. 在答卷上绘出输入时钟和Y1、Y2输出的波形。（波形应注意相位对齐，
并至少画满一个周期，方波的边沿一定要画出）（10分）
相位对齐6分（每个波形3分），至少画满一个周期3分，方波边沿画出1分。
二、简答：
函数发生器的V oltage Out端口输出的方波能否作为TTL电路的输入信号，为什么？（20分）
答：直接输出不能，因为V oltage Out端口输出的方波是一个交流信号，其VH 和VL等于（1/2）VPP。若想作为TTL电路的输入信号，则其VPP至少要为6V以上，否则不能满足TTL电平的要求；或者，若是VPP大于3V，则叠加上（1/2）VPP的直流电平后就可以作为TTL电路的输入信号了。
实验8-序列信号发生器
实验8 序列信号发生器 实验目的： 1.熟悉掌握EDA软件工具Multisim 的仿真测试应用。 2.熟悉序列信号发生器的工作原理。 3.学习序列信号发生器的设计方法。 实验仪器设备与主要器件： 实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。 4位十进制加法计数器74LS160;4位二进制加法计数器74LS161。 8选1数据选择器74LS251、74LS152、74LS151。 实验内容： 1.用计数器74LS160设计一个7位巴克码（0100111）的产生电路，画出电路时序图。用示波器观察电路输出的波形。 实验原理： ①先设计计数器。由于序列长度为7，所以选用74LS160设计一个八进制计数器。 QB?。 现采用置零法，有效状态为0000~0110,所以LOAD=QC ②然后设计组合输出电路。令计数器计数过程中每一状态的输出符合给定序列要求，用8选一数据选择器74LS251.实现逻辑函数，且数据选择器的数据输入端D0 D1 D2 D3 D4 D5 D6 D7 0 1 0 0 1 1 1 * 实验分析：如电路图所示，将计数器的输出QCQBQA作用于数据选择器的地址输入端，于是，每计一个数，数据选择器就输出一个预先置好的数据。当CP信号持续不断地加到计数器上，QCQBQA的状态（也即74LS251的地址输入代码）按0000~0110的顺序不断循环，对应的输出也不断地循环：0100111 实验结果与现象：
2.设计灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表2—8—2 CP顺序红绿黄 0 0 0 0 1 1 0 0 2 0 1 0 3 0 0 1 4 1 1 1 5 0 0 1 6 0 1 0 7 1 0 0 8 0 0 0 实验原理： ①先设计计数器。从表2—8—2可以看出三个序列信号的序列长度为8，所以选用74LS160设计一个八进制计数器。现采用置零法，有效状态为0000~0111,所以LOAD=QC ?。 QA? QB ②然后设计组合输出电路。该电路需产生三个序列信号，所以需要三个数据选择器74LS251。令计数器计数过程中每一状态的输出符合给定序列要求，用8选一数据选择器74LS251.实现逻辑函数，且数据选择器的数据输入端所置数为： D0 D1 D2 D3 D4 D5 D6 D7 0 1 0 0 1 0 0 1 D0 D1 D2 D3 D4 D5 D6 D7 0 0 1 0 1 0 1 0
东南大学电工电子实验中心 实验报告 课程名称：数字逻辑电路设计实践 第 4 次实验 实验名称：基本时序逻辑电路 院（系）：信息科学与工程学院专业：信息工程姓名：学号： 实验室: 实验组别： 同组人员：无实验时间： 评定成绩：审阅教师：
时序逻辑电路 一、实验目的 1.掌握时序逻辑电路的一般设计过程； 2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求； 3.掌握时序逻辑电路的基本调试方法； 4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。 二、实验原理 1.时序逻辑电路的特点（与组合电路的区别）： ——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。 2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器） 触发器实现状态机（流水灯中用到） 3.时序电路中的时钟 1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端） 2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过 电路产生，就是用到此原理。 4.常用时序功能块 1)计数器（74161） a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联 b)序列发生器 ——通过与组合逻辑电路配合实现（计数器不必考虑自启动） 2)移位寄存器（74194） a)计数器（一定注意能否自启动） b)序列发生器（还是要注意分析能否自启动） 三、实验内容 1.广告流水灯 a.实验要求 用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。 ①写出设计过程，画出设计的逻辑电路图，按图搭接电路。 ②将单脉冲加到系统时钟端，静态验证实验电路。 ③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲 CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。 b．实验数据 ①设计电路。 1）问题分析 流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
华南师范大学实验报告 学生姓名林竞浩李瑜贤学号20102804016 专业多媒体与网络技术年级、班级2010级4班 课程名称模拟电路与数字电路实验项目555定时器的应用 实验类型□验证□设计□综合实验时间2011年月日 实验指导老师实验评分 一、实验目的 1 学会构建序列发生器的基本方法 2掌握对序列信号发生器序列信号的测试分析方法。 二、实验仪器 安装有Multisim10软件的个人电脑 三、实验原理 序列信号器产生序列信号，有多种方法。本实验采用计数器和数据选择器构成发生。图一中四位二进制同步计数器74S163状态输出端QC,QB,QA输出的数据，送入8选1数据选择器74S151的地址输入端ABC，需要获取产生的序列信号接至数据选择器74S151数据输入端D0-D7，数据从Y或W端输出，实验电路原理图如下
四、实验步骤 1设定产生周期为00010111序列信号。 2打开电脑Multisim10操作平台，从TTL元件库中取出74S163，74S151，显示器件库中取下带译码器的数码管及探针等器件，以及逻辑分析仪，按实验电路图连接好。 3设定时钟信号发生器V1的频率为100HZ .调整好实验电路后，数码管有0-7计数显示，探针有闪动。 4双击打开逻辑分析仪工作界面，以备测试波形。调整逻辑分析仪时钟源为外同步。正常后，观察数码管，探针，逻辑分析仪波形的变化，把相关数据填入表1中 输入时钟脉冲计数器输出逻辑指示灯数码管显示 QC QB QA Y 0 0 0 0 N 0 1 0 0 1 N 1 2 0 1 0 N 2 3 0 1 1 Y 3 4 1 0 0 N 4 5 1 0 1 Y 5
H a r b i n I n s t i t u t e o f T e c h n o l o g y EDA技术高级应用 实验报告 姓名：禾小鬼 同组人： 学号：16S 班级：信息2班 指导教师：xxx 院系：电信学院
实验一函数信号发生器 一、实验内容 实验内容包括下面两个方面 1.熟悉quartus ii开发环境 第一次接触quartus ii开发环境，首先可以通过新建一个工程熟悉quartus ii的各种基本操作。需要学习的包括以下几个方面：选器件，采用原理图方法画一个电路图实现某种功能，并对这个功能进行行为仿真以验证功能上的正确性。 2.设计一个函数信号发生器 在开始之前，首先要明确设计目的，我们的想要用电路图方法实现设计一个“函数信号发生器”。然后，可以先根据自己的思路想好一个电路图的设计方案，再开始实验。 二实验结果 1.第一步：建立一个新的工程 新建工程的过程中，最重要的是设置器件，不同的器件的设计之间并不兼容。会有一个综合的信息框，注明了我所做的设置，看看没问题就可以了。然后新建一个原理图文件schematic，作为顶层文件，将顶层文件命名为DDS在上面进行画图。 2.第二步：画电路图 本次实验采用软件自带的器件库MegaWizard Plug-in Manager中的器件。自定义3个ROM，并将ROM表中存储事先准备好的三种波形的数据文件，波形数据文件由matlab产生，ROM中存储8bit-32words的数据，包括一个时钟输入，一个5位地址输入和一个7位输出；还需要一个5位计数器，用以输出读取ROM 的地址；一个时钟控制整个电路工作； 我画的电路图，如图1所示。其原理为：三个ROM表存储三种波形数据，整个电路通过时钟控制，时钟每翻转一次，计数器加一，产生一个地址，输入到
数字电路实验讲义 课题：实验一门电路逻辑功能及测试课型：验证性实验 教学目标：熟悉门电路逻辑功能，熟悉数字电路实验箱及示波器使用方法 重点：熟悉门电路逻辑功能。 难点：用与非门组成其它门电路 教学手段、方法：演示及讲授 实验仪器： 1、示波器； 2、实验用元器件 74LS00 二输入端四与非门 2 片 74LS20 四输入端双与非门 1 片 74LS86 二输入端四异或门 1 片 74LS04 六反相器 1 片 实验内容： 1、测试门电路逻辑功能 （1）选用双四输入与非门74LS20 一只，插入面包板（注意集成电路应摆正放平），按图1.1接线，输入端接S1～S4(实验箱左下角的逻辑电平开关的输出插口)，输出端接实验箱上方的LED 电平指示二极管输入插口D1～D8 中的任意一个。 （2）将逻辑电平开关按表1.1 状态转换，测出输出逻辑状态值及电压值填表。
2、逻辑电路的逻辑关系 （1）用74LS00 双输入四与非门电路，按图1.2、图1.3 接线，将输入输出逻辑关系分别填入表1.2，表1.3 中。 （2）写出两个电路的逻辑表达式。 3、利用与非门控制输出 用一片74LS00 按图1.4 接线。S 分别接高、低电平开关，用示波器观察S 对输出脉冲的控制作用。 4、用与非门组成其它门电路并测试验证。 （1）组成或非门：
用一片二输入端四与非门组成或非门B = =，画出电路图，测试并填 + Y? A B A 表1.4。 （2）组成异或门： ①将异或门表达式转化为与非门表达式； ②画出逻辑电路图； ③测试并填表1.5。 5、异或门逻辑功能测试 （1）选二输入四异或门电路74LS86，按图1.5 接线，输入端1、2、4、5 接电平开关输出插口，输出端A、B、Y 接电平显示发光二极管。 （2）将电平开关按表1.6 的状态转换，将结果填入表中。
东南大学电工电子实验中心实验报告 数字逻辑设计实践 实验一数字逻辑电路实验基础 学院电气工程学院 指导老师团雷鸣 地点 104 姓名 学号 __________得分实验日期
1．实验目的 （1）认识数字集成电路，能识别各种类型的数字器件和封装； （2）学习查找器件资料，通过器件手册了解器件； （3）了解脉冲信号的模拟特性，了解示波器的各种参数及其对测量的影响，了解示波器探头的原理和参数，掌握脉冲信号的各项参数； （4）了解逻辑分析的基本原理，掌握虚拟逻辑分析的使用方法； （5）掌握实验箱的结构、功能，面包板的基本结构、掌握面包板连接电路的基本方法和要求； （6）掌握基本的数字电路的故障检查和排除方法。 2．必做实验 （1）复习仪器的使用，TTL信号参数及其测量方法 用示波器测量并记录频率为200KHz的TTL信号的上升沿时间、下降沿时间、脉冲宽度和高、低电平值。 接线图 理论仿真TTL图像 TTL实验数据表格
（2）节实验：电路安装调试与故障排除 要求：测出电路对应的真值表，并进行模拟故障排查，记录故障设置情况和排查过程。 接线图 真值表 F=1，G=1 序号S1B1S2B2L 100000110100001020110 103 110040 150110 006101107111001800 001190 思考题 ①能否用表格表示U8脚输出端可能出现1的全部情况 2
②存在一个使报警器信号灯持续接通的故障，它与输入的状态无关。那么，什么是最有可能的故障？ 答：两个集成电路74HC00与74HC20未加工作电压VCC并接地，造成集成电路无法工作，L一直为低电平，Led发光。 ③下列故障的现象是什么样的？ a.U8脚输出端的连线开路。1答：无论S2与B2输入什么信号，都视为U4 与U5输入0信号(副驾驶有人22且安全带未扣上)，会造成报警。 b.U3脚的输出停留在逻辑0。1答：无论B1输入什么信号，都视为U13输 入0信号。（驾驶座安全带扣上）1 ④当汽车开始发动，乘客已坐好，而且他的座位安全带已扣上，报警灯亮，这结果仅与司机有关，列出可能的故障，并写出寻找故障的测试顺序。 可能情况：司机未系安全带
信息科学与工程学院《程控交换原理》上机实验报告 专业班级电信姓名学号 实验时间 2010年 12月 2 日指导教师成绩
图4—1 本实验系统传送信号流程图 4、数字信号的产生 在数字程控交换机中直接进行交换的是PCM数字信息，在这样的情况下如何使用户家收到信号音（如拨号音、回铃音、忙音等）是一个重要的问题。因为模拟信号产生的信号音是不能通过PCM交换系统的，这就要求设计一个数字信号发生器，使之能与交换网络输出这样一些PCM信息，这些数字信息经过非线性译码后能成为一个我们所需的模拟信号音。 ）传统方式产生数字信号音 ）由图4—2可知，这是一种常见的PCM编码方式，400HZ—500HZ的正弦信号由硬（3）数字电路产生数字音信号
图4—3 450HZ正弦波信号一个周期取样示意图 我们对正弦信号再以每隔125us取样一次，并将取样所得的正弦信号幅度按照A规律十三 图4—4 数字信号产生电流原理图 5、拨号音及控制电路 主叫用户摘机，CPU检测到该用户有摘机状态后，立即向该用户发出声音信号，表示可以拨号，当CPU中央处理单元收到第一个拨号脉冲后，立即切断该声音信号，该声音信号就叫拨号音。拨号音由上述数字信号产生，一旦一有用户摘机，交换网路把数字信号音送给该用户，经过TP3067的译码，提供给用户450hz的正弦波。
图4—5断续电路原理图 7、忙音及控制电路 忙音表示被叫用户处于忙状态，此时用户应该挂机，等一会在从新呼叫 本试验箱大于采用0、35秒断，0、35秒继续的400hz—450hz的方波信号，图4是该电路的原理图。 图4—6忙音控制电路的原理图。
实验一 （2）如何用万用表测量数字集成电路的好坏? 数字集成电路损坏分为两种情况，一种是彻底不能工作；另一种是工作不稳定，可靠性非常低。 用万用表主要测量其阻抗值，可以拿一只好的相同的IC比较，测试管脚到地的阻抗值；另外就是放到具体的电路中加上适当的电压测试各个管脚的电压或电平值；数字IC的范围非常广，拿一只单片机来讲，要判断其工作问题，还要用到示波器观察数据收发期间对应管脚上高低电平的变化，对于其他数字IC，可以测试并对应真值表来比较。由于IC应用不同，并没有一个归一化的方法，只有通过不断实践来完成整个电路的调试了。 （3）如何用示波器确定输入信号是直流还是交流? 答案一：示波器有交流输入和直流输入的转化按钮，如果选中直流按钮，测得的就是直流和交流的叠加信号（如果有交流信号）；选中交流按钮，只能测得交流信号（不管信号是否有直流成分）。 如果用直流档和交流档测得的信号完全相同，则说明信号只有交流成分；若果直流档有信号，交流档测不到信号则说明只有直流成分没有交流成分；交直流都测得信号灯信号形状不同，则说明信号同时存在交直流成分。 答案二：先把示波器的“AC-GND-DC”置于GND位置，把参考点选在中间位置，再把“AC-GND-DC”置于DC位置，再进行测试，如果波形是在参考点中心线的上方或下方，那就是直流；如果在参考点中心线的上方和下方都有波形显示，那就是交流。特别提示：直流不一定就是直线， （4）如何用示波器测量电流信号? 使被测电流通过一个电阻(叫取样电阻)，适当选取电阻值，使被测电流信号在该电阻上的压降达数十至数百毫伏，并使毫伏数，与电流值有便于运算的比例关系，之后，用示波器测量该电阻上的压降即可。 实验三 （2）与非门中多余端如何处理?
信号发生器设计 一、设计任务 设计一信号发生器，能产生方波、三角波和正弦波并进行仿真。 二、设计要求 基本性能指标：(1)频率范围100Hz~1kHz；(2)输出电压：方波U p-p≤24V，三角波U =6V，正弦波U p-p>1V。 p-p 扩展性能指标：频率范围分段设置10Hz~100Hz, 100Hz~1kHz，1kHz~10kHz；波形特性方波t r<30u s（1kHz，最大输出时）用仪器测量上升时间，三角波r△<2%，正弦波r <5%。（计算参数） ～ 三、设计方案 信号发生器设计方案有多种，图1是先产生方波、三角波，再将三角波转换为正弦波的组成框图。 图1 信号发生器组成框图 主要原理是：由迟滞比较器和积分器构成方波——三角波产生电路，三角波在经过差分放大器变换为正弦波。方波——三角波产生基本电路和差分放大器电路分别如图2和图4所示。 图2所示，是由滞回比较器和积分器首尾相接形成的正反馈闭环系统，则比较器A1输出的方波经积分器A2积分可得到三角波，三角波又触发比较器自动翻转形成方波，这样即可构成三角波、方波发生器。其工作原理如图3所示。
图2 方波和三角波产生电路 图3 比较器传输特性和波形 利用差分放大器的特点和传输特性，可以将频率较低的三角波变换为正弦波。（差模传输特性）其基本工作原理如图5所示。为了使输出波形更接近正弦波，设计时需注 应接近晶体意：差分放大器的传输特性曲线越对称、线性区越窄越好；三角波的幅值V m 管的截止电压值。 图4 三角波→正弦波变换电路
图5 三角波→正弦波变换关系 在图4中，RP 1调节三角波的幅度，RP 2调整电路的对称性，并联电阻R E2用来减小差分放大器的线性区。C 1、C 2、C 3为隔直电容，C 4为滤波电容，以滤除谐波分量，改善输出波形。取Ic2上面的电流（看输出） 波形发生器的性能指标： ①输出波形种类：基本波形为正弦波、方波和三角波。 ②频率范围：输出信号的频率范围一般分为若干波段，根据需要，可设置n 个波段范围。(n>3) ③输出电压：一般指输出波形的峰-峰值U p-p 。 ④波形特性：表征正弦波和三角波特性的参数是非线性失真系数r ～和r △；表征方波特性的参数是上升时间t r 。 四、电路仿真与分析 实验仿真电路图如图
南昌大学实验报告学生姓名：学号：专业班级：中兴101班 实验类型：□验证□综合■设计□创新实验日期：2012、11、16成绩： 实验四序列信号发生器与检测器设计 一、实验目的 1、学习VHDL文本输入法 2、学习有限状态机的设计 3、利用状态机实现串行序列的输出与序列的检测 4、继续学习优化设计 二．实验内容与要求 1. 设计序列发生器，完成序列为0111010011011010的序列生成器 2．用有限状态机设计序列检测器，实现串行序列11010的检测器 3. 若检测到符合要求的序列，则输出显示位为“1”，否则为“0” 4. 对检测到的次数计数 5.整个工程采用顶层文件+底层模块的原理图或文本的设计思路 三、实验仪器 PC机、Quartus II软件、EDA实验箱 四、实验思路 1.设计序列发生器 基本思想为一个信号CQ1计数，给另一个信号CO（代表序列的每一位）赋值的方法： 先设定端口CQ1用于产生序列时计数，因为序列共16位，因此端口CQ1为标准逻辑矢量，位宽为4，设另一个端口M代表序列的每一位，CQ1每计一个数，就给M赋一个值，这样产生一个16位的序列。由于端口不能参与相关运算，因此在结构体中我分别定义了信号CQ1(标准逻辑矢量，位宽4)，信号Q与相应的端口CQ1 CO对应，在进程中参与相应的运算，在程序的最后再用端口接收信号： CO<=Q; 在进程中我采用case –when 语句，如当CQ1为“0000”的时候，给另一信号Q赋‘0’，当CQ1为“0001” 2.序列检测器 序列检测器设计的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及序列，直到在连续的检测中收到的每一位码都与实验要求相同。在此，必须利用状态转移图。 电路需要分别不间断记忆：初始状态、1、11、110、1101、11010共六种状态，状态转移如图：
数字电路实验考试参考题目 1.请采用两种方法（分别用与非门器件和数据选择器）设计一个三人表决器。 2.请采用两种方法（分别用与非门器件和数据选择器）设计一个四人表决器。 3.采用数据选择器（74LS151）设计完成下列逻辑函数： F1=A BC+A B D+B C D+AC D； F2=ABC+BCD+ACD+ABD 4.利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输 入、输出波形。 5.设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 6.设计一个模22的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 7.设计一个模23的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 8.设计一个模24的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 9.设计一个模25的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 10.设计一个模20的计数器（可采用74LS390或74LS192等），用发光二极管观察电路的 所有有效计数状态；并用示波器观测计数器的输入输出端波形。 11.采用移位寄存器设计一个具有自启动功能的四位环形计数器，记录电路所有状态（包括 由偏离态进入有效循环的过程），并画出状态转移图。 12.设计一个具有自启动功能的、有效状态分别为1000，0100，0010，0001的四位右移环 形计数器。 13.设计一个具有自启动功能的、有效状态分别为0001，0010，0100，1000的四位左移环 形计数器。 14.设计一个具有自启动功能的、有效状态分别为1110，1101，1011，0111的四位左移环 形计数器。 15.设计一个具有自启动功能的、有效状态分别为1110，0111，1011，1101的四位右移环 形计数器。 16.设计一个具有自启动功能的、有效状态分别为1100，1001，0011，0110的四位左移环 形计数器。 17.设计一个具有自启动功能的、有效状态分别为1100，0110，0011，1001的四位右移环 形计数器。 18.采用2MHZ的晶体振荡器、与非门、电阻等器件设计一个晶体稳频多谐振荡电路，经 分频后，电路输出脉冲信号频率为1MHZ。 19.采用555定时器设计电路，要求输出一个频率为1KHZ的脉冲信号，并用示波器观测电 路输出波形。 20.采用大规模集成存储器、编程器、计数器等元件和设备，设计完成一个八路彩灯控制电 路。 （可能还有小范围调整，请大家继续关注网站通知）
信号发生器 一、实验目的 1、掌握集成运算放大器的使用方法，加深对集成运算放大器工作原理的理解。 2、掌握用运算放大器构成波形发生器的设计方法。 3、掌握波形发生器电路调试和制作方法 。 二、设计任务 设计并制作一个波形发生电路，可以同时输出正弦、方波、三角波三路波形信号。 三、具体要求 （1）可以同时输出正弦、方波、三角波三路波形信号，波形人眼观察无失真。 （2）利用一个按钮，可以切换输出波形信号。。 （3）频率为1－2KHz 连续可调，波形幅度不作要求。 （4）可以自行设计并采用除集成运放外的其他设计方案 （5）正弦波发生器要求频率连续可调，方波输出要有限幅环节，积分电路要保证电路不出现积分饱和失真。 四、设计思路 基本功能：首先采用RC 桥式正弦波振荡器产生正弦波，然后通过整形电路(比较器)将正弦波变换成方波，通过幅值控制和功率放大电路后由积分电路将方波变成三角波,最后通过切换开关可以同时输出三种信号。 五、具体电路设计方案 Ⅰ、RC 桥式正弦波振荡器 图1 图2 电路的振荡频率为：RC f π21 0= 将电阻12k ，62k 及电容100n ，22n ，4.4n 分别代入得频率调节范围为：24.7Hz~127.6Hz ，116.7Hz~603.2Hz ，583.7Hz~3015Hz 。因为低档的最高频率高于高档的最低频率，所以符合实验中频率连续可调的要求。 如左图1所示，正弦波振荡器采用RC 桥式振荡器产生频率可调的正弦信号。J 1a 、J 1b 、J 2a 、J 2b 为频率粗调，通过J 1 J 2 切换三组电容，改变频率倍率。R P1采用双联线性电位器50k ，便于频率细调，可获得所需要的输出频率。R P2 采用200k 的电位器，调整R P2可改变电路A f 大小，使得电路满足自激振荡条件，另外也可改变正弦波失真度，同时使正弦波趋于稳定。下图2为起振波形。
南昌大学实验报告 学生姓名：林聪学号：5801209051 专业班级：中兴091班 实验类型：□验证□综合□设计□创新实验日期：2011/10/19实验成绩： 实验三序列信号发生和检测器 一、实验目的 1、进一步熟悉EDA实验装置和QuartusⅡ软件的使用方法； 2、学习有限状态机法进行数字系统设计； 二、设计要求 完成设计、仿真、调试、下载、硬件测试等环节，在EDA实验装置上实现一个串行序列信号发生器和一个序列信号检测器的功能，具体要求如下： 1、先设计0111 0100 1101 1010序列信号发生器，其最后8BIT数据用LED显示出来； 2、再设计一个序列信号检测器，检测上述序列信号，若检测到串行序列“11010”则输出为“1”， 否则输出为“0”； 三、主要仪器设备 1、微机1台 2、QuartusII集成开发软件1套 3、EDA实验装置1套 四、实验步骤 1、分析实验，由于实验需要产生具备序列发生器和序列检测器的功能，根据分模块处理的 思想，可以把实验分为两个模块，通过顶层元件建立输入输出的连接。 2、建立模块使用VHDL编程，首先，建立序列发生器的模块，名为xlfsq，VHDL代码如下： libraryieee; use ieee.std_logic_1164.all; useieee.std_logic_unsigned.all; entityxlfsq is port(clk,rst:instd_logic; cout,e1,e2,e3,e4,e5,e6,e7,e8:out std_logic); endxlfsq; architecture one of xlfsq is signalcq:std_logic; signal f1,f2,f3,f4,f5,f6,f7:std_logic; begin P1:process(clk,rst) variablecount:std_logic_vector(3 downto 0); begin if(rst='0')then count:="0000"; elsif(clk'event and clk='1')then count:=count+1; end if;
实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais或XK实验仪一台 2.万用表一台 3.器件：74LS00 三输入端四与非门3片 74LS86 三输入端四与或门1片 74LS55 四输入端双与或门1片 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 1.组合逻辑电路功能测试。 图2－1 ⑴用2片74LS00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。 ⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。 ⑷将运算结果与实验比较。
2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。 图2－2 ⑴在实验仪上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。 ⑵按表2－2要求改变A、B状态，填表。 3.测试全加器的逻辑功能。 ⑴写出图2－3电路的逻辑表达式。 ⑵根据逻辑表达式列真值表。 ⑶根据真值表画逻辑函数SiCi的卡诺图。 图2－3 ⑷填写表2－3各点状态。
⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。 4.测试用异或、与或和非门组成的全加器的逻辑功能。 全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个非门实现。 ⑴画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。 ⑵找出异或门、与或非门和与门器件，按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。 ⑶当输入端Ai、Bi、Ci－1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入表2－5。 五、实验报告 1.整理实验数据、图表并对实验结果进行分析讨论。 2.总结组合逻辑电路的分析方法。 实验3 触发器 一、实验目的 1．熟悉并掌握R－S、D、J－K触发器的构成，工作原理和功能测试方法。 2．学会正确使用触发器集成芯片。 3．了解不同逻辑功能FF相互转换的方法。 二、实验仪器及材料 1．双踪示波器一台 2．Dais或XK实验仪一台 3．器件74LS00 二输入端四与非门1片 74LS74 双D触发器1片 74LS112 双J-K触发器1片 二、实验内容
南昌大学实验报告 学生姓名：王晟尧学号：6102215054专业班级：通信152班 实验类型：□验证□综合□设计□创新实验日期：实验成绩： 信号发生器设计 一、设计任务 设计一信号发生器，能产生方波、三角波和正弦波并进行仿真。 二、设计要求 基本性能指标：(1)频率范围100Hz~1kHz；(2)输出电压：方波U p-p≤24V，三角波U p-p=6V，正弦波U p-p>1V。 扩展性能指标：频率范围分段设置10Hz~100Hz, 100Hz~1kHz，1kHz~10kHz；波形特性方波t r<30u s（1kHz，最大输出时），三角波r△<2%，正弦波r～<5%。三、设计方案 信号发生器设计方案有多种，图1是先产生方波、三角波，再将三角波转换为正弦波的组成框图。 图1 信号发生器组成框图 主要原理是：由迟滞比较器和积分器构成方波——三角波产生电路，三角波在经过差分放大器变换为正弦波。方波——三角波产生基本电路和差分放大器电路分别如图2和图4所示。 图2所示，是由滞回比较器和积分器首尾相接形成的正反馈闭环系统，则比较器A1输出的方波经积分器A2积分可得到三角波，三角波又触发比较器自动翻转形成方波，这样即可构成三角波、方波发生器。其工作原理如图3所示。
图2 方波和三角波产生电路 图3 比较器传输特性和波形 利用差分放大器的特点和传输特性，可以将频率较低的三角波变换为正弦波。其基本工作原理如图5所示。为了使输出波形更接近正弦波，设计时需注意：差分放大器的传输特性曲线越对称、线性区越窄越好；三角波的幅值V 应接近晶 m 体管的截止电压值。 图4 三角波→正弦波变换电路
实验8 序列信号发生器电路设计 一、实验目的： 1．熟悉序列信号发生器的工作原理。 2．学会序列信号发生器的设计方法。 3．熟悉掌握ＥＤＡ软件工具Proteus 的设计仿真测试应用。 二、实验仪器设备： 仿真计算机及软件Proteus 。 74LS161、74LS194、74LS151 三、实验原理： 1、反馈移位型序列信号发生器 反馈移位型序列信号发生器的结构框图如右图 所示，它由移位寄存器和组合反馈网络组成， 从寄存器的某一输出端可以得到周期性的序列 码。设计按一下步骤进行： （1）确定位移寄存器位数n ，并确定移位 寄存器的M 个独立状态。 CP 将给定的序列码按照移位规律每 n 位一组，划分为M 个状态。 若M 个状态中出现重复现象，则应增加移位寄存器的位数。用n+1位再重复上述过程，直到划分为M 个独立状态为止。 （2）根据M 各不同状态列出寄存器的态序表和反馈函数表，求出反馈函数F 的表达式。 （3）检查自启动性能。 （4）画逻辑图。 2、计数型序列信号发生器 计数型序列信号发生器和组合的结构框图 如图 所示。它由计数器和组合输出网络两部分 组成，序列码从组合输出网络输出。设计 过程分为以下两步： （1）根据序列码的长度M 设计模M （2）按计数器的状态转移关系和序列码的要求组合输出网络。由于计数器的状态设置和输出序列没有直接关系，因此这种结构对于输出序列的更改比较方便，而且还能产生多组序列码。 四、计算机仿真实验内容及步骤、结果： 1、设计一个产生100111序列的反馈移位型序列信号发生器。 1、根据电路图在protuse 中搭建电路图
数字电路期末考题二 一、教务处需要一考试监考装置：设定每场考试为2小时，假设一个时钟周期是10分钟，用两个数码管分别显示分钟的十位和小时的个位。当到半小时的时候，红灯亮持续10分钟后灭，提醒监考老师没来的考生不得入场，在场的考生可以交卷离开。当到1小时50分时，黄灯亮持续10分钟后灭，提醒监考老师考试时间将到，准备收卷。 要求： 1．简单写出设计过程，画出逻辑电路图（30分） 2．根据设计搭试电路（15分） 3．用单脉冲验证电路（由老师检查）（25分） 4．用双踪示波器或者逻辑分析仪观察并分别绘出输入时钟和分钟十位输出时的Q m2、Q m1、Q m0输出波形。（10分） 二、简答 几个三态门的输出端是否允许短接？有无条件限制，应注意什么问题？ OC门的输出端是否允许短接，结果是什么？（20分） 页脚内容1
数字电路期末考题四（答案及评分标准） 1．简单写出设计过程，画出逻辑电路图（30分） 由题意，设时钟脉冲的周期为10分钟，则分钟部分可设计成模6计数器，整个监考装置是模12计数器，其功能见下表 页脚内容2
80001000100 90001001000 100001001100 110001010000 120001010101 130000000000逻辑电路图： 页脚内容3
评分：a、设计过程15分 b、逻辑电路图15分 2．电路接线符合基本规范，电源连接正确（15分）； 3．用单脉冲验证电路（由老师检查）（25分） 4．波形记录符合规范（波形应注意相位对齐，并至少画满一个周期，方波的边沿一定要画出）：波形描述正确且相位对齐8分（每个波形2分）方波边沿画出2分 CLK Qm2 Qm1 Qm0 二、简答题： 几个三态门的输出端允许短接，但有条件限制，不能同时有两个或两个以上三态门的控制端处于使能状态。(10分) OC门的输出端允许短接，但要在输出端接一个合适的上拉电阻和电源才能正常工作，结果是将各个OC门的输出相与。（10分） 页脚内容4
数字电路期末试卷一 一、设计一个模18计数器（共40分） 要求:1．设计电路,写出设计过程并将逻辑图画在答题纸；(15分) 2．用单脉冲或秒脉冲验证实验结果；(由老师检查)(15分) 3．用示波器或者逻辑分析仪观察并记录时钟与个位的低两位信号（Q1、Q0）波形。（10分） 二、设计一个具有自启动功能的序列信号发生器1011 （共60分） 要求:1．设计出电路图,写出设计过程并将逻辑图画在答题纸上；(20分) 2．根据设计搭试电路；（15分） 3．用指示灯验证电路的正确性,并检查该电路是否具有自启动功能；(15分) 4．用示波器或者逻辑分析仪观察波形,并将测试结果画在答题纸上。(由老师检查)(10分)
一、设计一个模18计数器（共40分） 要求:1．设计电路，写出设计过程并将逻辑图画在答题纸；(15分) 评分标准：原理图完全正确15分；若其中低位或者高位单独正确给5分； 如果两个单独均正确但级联错误给10分；接地不画扣2分。 2．用单脉冲或秒脉冲验证实验结果.(由老师检查)(15分) 3．记录结果（10分） 评分标准:：相位对齐6分（每个输出端信号3分），画满一个周期3分，方波边沿画出1分。 二、1． 评分标准:原理图正确20分，输入没有使能端扣3分，接地不画扣2分。2．根据设计搭试电路；（15分） 3．用指示灯验证电路的正确性,并检查该电路是否具有自启动功能；(15分) 评分标准:实验操作,仪器使用5分,指示灯验证和自启动功能检查15分 4．用示波器或者逻辑分析仪观察波形,并将测试结果画在答题纸上.(由老师检查)(10分) 评分标准:波形观察记录，相位对齐6分，至少画满一个周期（3分），且画出边沿（1分）10分
实验1 示波器、函数信号发生器的原理及使用 【实验目的】 1. 了解示波器、函数信号发生器的工作原理。 2. 学习调节函数信号发生器产生波形及正确设置参数的方法。 3. 学习用示波器观察测量信号波形的电压参数和时间参数。 4. 通过李萨如图形学习用示波器观察两个信号之间的关系。 【实验仪器】 1. 示波器DS5042型，1台。 2. 函数信号发生器DG1022型，1台。 3. 电缆线（BNC 型插头），2条。 【实验内容与步骤】 1. 利用示波器观测信号的电压和频率 （1）参照“实验1 示波器函数信号发生器的原理及使用（实验指导书）”相关内容，产生如图1-1所示的正余弦波形，显示在示波屏上。 图1-1 函数信号发生器生成的正、余弦信号的波形 学生姓名/学号 指导教师 上课时间 第 周 节
（2）用示波器对图1-1中所示的正余弦波形进行测量并填写下表 表1-1 正余弦信号的电压和时间参数的测量 电压参数（V）时间参数 峰峰值最大值最小值频率（Hz）周期（ms）正弦信号 3sin(200πt) 余弦信号 3cos(200πt) 2. 用示波器观测函数信号发生器产生的正余弦信号的李萨如图形 （1）参照“实验1 示波器函数信号发生器的原理及使用（实验指导书）”相关内容，产生如图1-2所示的正余弦波形的李萨如图形，调节并正确显示在示波屏上。 图1-2 正弦信号3sin(200πt)和余弦信号3cos(200πt)的李萨如图形 3. 观测相同幅值、相同频率、不同相位差条件下的两正弦信号的李萨如图形 （1）在函数信号发生器CH1通道产生的正弦信号3sin(200πt)保持不变的情况下，调节函数信号发生器CH2通道产生正弦信号3sin(200πt+45o)，观测并记录两正弦信号的李萨如图形于图1-3中。 （2）在函数信号发生器CH1通道产生的正弦信号3sin(200πt)保持不变的情况下，调节函数信号发生器CH2通道产生正弦信号3sin(200πt+135o)，观测并记录两正弦信号的李萨如图形于图1-3中。
实验一基本门电路 实验类型: 验证 实验类别: 专业主干课 实验学时: 3 所属课程: 数字电子技术 一、实验目的 ( 1) 熟悉常见门电路的逻辑功能; ( 2) 学会利用门电路构成简单的逻辑电路。 二、实验要求: 集成逻辑门电路是最简单、最基本的数字集成元件, 任何复杂的组合电路和时序电路都可用逻辑门经过适当的组合连接而成。本实验要求熟悉74LS00、 74LS02、 74LS86的逻辑功能, 需要查阅集成块的引角图, 并能够利用它们构成简单的组合逻辑电路, 写出设计方案。 三、实验仪器设备及材料 数字电路实验箱 1台; 74LS00、 74LS02、 74LS86各一块 四、实验方案 1、 TTL与非门逻辑功能测试 将四2输入与非门74LS00插入数字电路实验箱面板 的IC插座上, 任选其中一与非门。输入端分别输入不 同的逻辑电平( 由逻辑开关控制) , 输出端接至 LED”电平显示”输入端。观察LED亮灭, 并记录对应 的逻辑状态。按图1－1接线, 检查无误方可通电。 图1－1 表1－1 74LS00逻辑功能表
2、 TTL或非门、异或门逻辑功能测试 分别选取四2输入或非门74LS02、四2输入异或门74LS86中的任一门电路, 测试其逻辑功能, 功能表自拟。 3、若要实现Y=A′, 74LS00、 74LS02、 74LS86将如何连接, 分别画出其实验连线图, 并验证其逻辑功能。 4、用四2输入与非门74LS00实现与或门Y=AB+CD的功能。画出实验连线图, 并验证其逻辑功能。 五、考核形式 检查预习情况占30％, 操作占40％, 实验报告占30％。 六、实验报告 主要内容包括, 对实验步骤, 实验数据、实验中的特殊现象、实验操作的成败、实验的关键点等内容进行整理、解释、分析总结, 回答思考题, 提出实验结论或提出自己的看法等。 七、思考题 如何处理各种门电路的多余输入端?
东南大学-数字电路实验-第4章-时序逻辑 电路 --------------------------------------------------------------------------作者: _____________
东南大学电工电子实验中心 实验报告 课程名称：数字逻辑电路设计实践 第 4 次实验 实验名称：基本时序逻辑电路 院（系）：信息科学与工程学院专业：信息工程姓名：学号： 实验室: 实验组别： 同组人员：无实验时间： 评定成绩：审阅教师：
时序逻辑电路 一、实验目的 1.掌握时序逻辑电路的一般设计过程； 2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求； 3.掌握时序逻辑电路的基本调试方法； 4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。 二、实验原理 1.时序逻辑电路的特点（与组合电路的区别）： ——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。 2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器） 触发器实现状态机（流水灯中用到） 3.时序电路中的时钟 1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端） 2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过 电路产生，就是用到此原理。 4.常用时序功能块 1)计数器（74161） a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联 b)序列发生器 ——通过与组合逻辑电路配合实现（计数器不必考虑自启动） 2)移位寄存器（74194） a)计数器（一定注意能否自启动） b)序列发生器（还是要注意分析能否自启动） 三、实验内容 1.广告流水灯 a.实验要求 用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。 ①写出设计过程，画出设计的逻辑电路图，按图搭接电路。 ②将单脉冲加到系统时钟端，静态验证实验电路。 ③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并 记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波 形。 b．实验数据 ①设计电路。 1）问题分析 流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制