3 组合逻辑电路
3.1 试分析图3.59所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。
(b)
(c)
(a)A B C D
L
=1
=1
=1
C
2
L 1L 2L 3
图3.59 题3.1图
解：由逻辑电路图写出逻辑函数表达式： 图a ：D C B A L ⊕⊕⊕= 图b ：)()(21B A C AB B A C AB L C B A L ⊕+=⊕=⊕⊕=
图c ：A L AB A B L A B L =+=+=+++==+=321
由逻辑函数表达式列写真值表：
A
B
C
D
L
0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0
A B C
L 1L 2
0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1
A B
L 1L 20 0 0 1 0L 3
0 1 0 0 11 0 1 0 01 1 0 1 0
由真值表可知：图a 为判奇电路，输入奇数个1时输出为1；图b 为全加器L 1为和，L 2
为进位；图c 为比较器L 1为1表示A>B ，L 2为1表示A=B, L 3为1表示A 3.2 图3.60是一密码锁控制电路。开锁条件是：拨对密码；钥匙插入锁眼将开关S 闭合。当两个条件同时满足时，开锁信号为“1”，锁被打开。否则，报警信号为“1”，接通警铃。试分析密码ABCD 为多少？ B D L 1 L 2 图3.60 题3.2图 解：设S 断开为0，闭合为1。由电路可写出输出逻辑函数的表达式并化简： C BD A S C D B A S L =++=1 )()2D C B A S C D B A S L +++=++= A B C D 0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0 L 1 L 2S 1111111111111111 00 01111101111111111 密码ABCD=0101. 3.3 设有四种组合逻辑电路，它们的输入波形（A 、B 、C 、 D ）如图3.61所示，其对应的输出波形分别为W 、 X 、Y 、Z ，试分别写出它们逻辑表达式并化简。 D C B A W X Y Z 输入输出 图3.61 题3.3图 解： BA C A C D B C A C D W +++=A C D A C D CBA A C D A B B D X +++=B D A C D CB D B C D Y ++=B C D A B D DBA CA CB D Z +++= D C B A W X Y Z 输入 输出 B C BA C A C D A C D W DCBA +++==∑)13,12,11,10,8,6,5,4,3()( A C D CBA B D A B X DCBA +++==∑)15,13,12,9,8,7,4,2,0()( A C D CB D B C D Y DCBA ++==∑)10,8,7,6,1,0()( CB D DBA A B D CA Z DCBA +++==∑)15,13,12,11,8,7,6,5()( 3.4 X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。 设： 当 0≤X≤ 4时, Y=X+1 ；当 5≤X≤9 时，Y=X -1,且X 不大于9。 (1) 试列出该逻辑电路完整的真值表； (2) 用与非门实现该逻辑电路。 解：(1) 按题意要求列真值表如下： 0 0 0 0x 3x 2x 1x 0y 3y 2 y 1y 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0x x x x x x x x x x x x x x x x x x x x x x x x X X Y 0 33= x 3X X X X X Y 0 31022++= x 3X X X X X X X X X X X X Y 0 132012012031+++= x 3X Y 0 0=0100 111000011110 1x 3x 2 x 1x 0 11 1 1 (2) 把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。 X X X X Y 03033== X X X X X X X X X X Y 0310*******=++= X X X X X X X X X X X X X X X X X X X X X X X X Y 0 132012012030132012012031=+++= X Y 00= 作图如下： x 3 x 2 x 1 x 0 y 3 y 2 y 1 y 0 3.5 设计一交通灯监测电路。 红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。 解:设A 、B 、C 分别表示红、绿、黄三只灯，且亮为1，灭为0；检修信号用L 表示，L 为1表示需要检修。依据题意列写真值表： A B C L 0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 BC AC AB C B A L +++=01 00BC 1110 A 1 1 1 11 1 A B C BC AC AB C B A BC AC AB C B A L =+++= 3.6 试用优先编码器74LS148和门电路设计医院优先照顾重患者呼唤的逻辑电路。医院的某科有一、二、三、四间病房，每间病房设有呼叫按钮，护士值班室内对应的装有一号、 二号、三号、四号指示灯。患者按病情由重至轻依次住进1～4号病房。护士值班室内的四盏指示灯每次只亮一盏对应于较重病房的呼唤灯。 解:设B 1、B 2、B 3 、B 4分别表示一、二、三、四间病房的呼叫按钮，且低电平有效；L 1、 L 2、L 3 、L 4分别表示护士值班室内对应的一号、二号、三号、四号指示灯。依据题意列写功能表： B 1 B 2B 3B 4 L 1L 2L 3L 41 00 1 0 0 00 1 0 00 0 1 00 0 0 1 0 0 0 0110 11 1 111 1 对于优先编码器74LS148，EI ＝0，I 7、I 6、I 5、I 4分别与B 1、B 2、B 3 、B 4相连接，I 3、I 2、I 1、I 0 接1。则： A A A L 0121= A A A L 0122= A A A L 0123= A A A L 0124= B B 2B 3B 41 L 2 L 3 L 4 3.7 试用译码器 74LS138 和适当的逻辑门设计一个三位数的奇校验器。 解:设用A 、B 、C 表示三位二进制数输入 ，L 表示输出，L=1表示输入有奇数个1 。列写真值表,求表达式，作图如下： A B C L 0 0 0 00 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 Y Y Y Y ABC C B A C B A C B A L m m m m m m m m 7 4217 4 2 1 7421==+++=+++= 3.8 试用译码器 74LS138 和与非门实现下列逻辑函数： （1） ???? ????=++=+=AC B A L B A C A L C B A AB L 321 （2） (0,2,6,8)m L =∑ 解: 取ABC=A 2A 1A 0则： Y Y Y C B A C AB ABC C B A AB L m m m m m m 7657 6 5 7651==++=++=+= Y ABC B A C B A C A L m 77 2===++=++= Y Y Y Y Y Y m AC B A AC B A L 765410),7,6,5,4,1,0(==++=?=∑ L 2 L 1 L 3 L D D C B A BC A C B A C B A D C B A D BC A D C B A D C B A m L )()8,6,2,0(+++=+++==∑分析可见 D=1时，L=0; D=0时，C B A BC A C B A C B A L +++=。取ABC=A 2A 1A 0，S 1=1, S 2=D, S 3=0, 则：Y Y Y Y C B A BC A C B A C B A L m m m m 43104 3 1 =+++= +++= 也可利用2片74138扩展为4－16线译码器，然后取ABCD= A 3A 2A 1A 0进行设计。 3.9 某一组合逻辑电路如图3.62所示，试分析其逻辑功能。 图3.62 题3.9图 解:设用L 表示发光管点亮或者熄灭，由电路图可得： A B C D D A A B C D D A L +== A B C D A D L +=10100BA 1110 00DC 011110 11 11 可见当编码输入为奇数时，发光二极管亮。 3.10 试用译码器 74LS138 和适当的逻辑门设计一个1位数的全加器。 解：列写真值表，F 1 表示和，F 2表示进位。 A B C F 1 0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 F 200010111 F 1 F 2 Y Y Y Y F m m m m 742174211=+++= Y Y Y Y F m m m m 765376532=+++= 3.11 试用译码器 74LS138 和适当的逻辑门设计一个组合电路。该电路输入X 与输出L 均为三位二进制数。二者之间的关系如下： 当 2≤X≤5 时 L = X + 2 当 X ＜2 时 L = 1 当 X ＞5 时 L = 0 解：按题意列写真值表、求表达式、画图 x 1 0 0 0 00 0 1 00 1 0 10 1 1 11 0 0 11 0 1 11 1 0 01 1 1 0 x 2 0001100 L 1x 0 L 0 L 211010100 L 1L 2 x 2 x 0x 1L 0 Y Y Y Y L m m m m 543254322=+++= Y Y L m m 54541=+= Y Y Y Y L m m m m 531053100=+++= 3.12 试用三片3—8线译码器 74LS138组成5—24线译码器。 解：用A4A3控制各个芯片的工作状态，具体分配如下： A 10 00 11 1 A 2第1片工作A 4A 0 A 3第2片工作第3片工作 1 A 2A 0A 174LS138A 0A 1A 2 S 1S 2S 3Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 074LS138A 0A 1A 2 S 1S 2S 3Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 074LS138A 0A 1A 2 S 1S 2S 3 Y 7 Y 6Y 5Y 4Y 3Y 2Y 1Y 0A 4 A 30 Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0Y 15Y 14Y 13Y 12Y 11Y 10Y 9Y 8Y 23 Y 22Y 21Y 20Y 19Y 18Y 17Y 16 3.13 试用一片4—16译码器 74LS154组成一个5421BCD 码十进制数译码器。 解：功能表、电路图 0 0 0 0x 3x 2x 1x 0y 15y 14y 13y 120 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0y 11y 10y 9y 8y 7y 3 y 6 y 5y 4y 2 y 1y 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 1 1 1 1 0 1 1 1 11 1 1 1 1 1 1 1 1 1 0 1 1 1 1 11 1 1 1 1 1 1 1 1 0 1 1 1 1 1 11 1 1 1 1 1 1 1 0 1 1 1 1 1 1 11 1 1 1 1 1 1 0 1 1 1 1 1 1 1 11 1 1 1 1 1 0 1 1 1 1 1 1 1 1 11 1 1 1 1 0 1 1 1 1 1 1 1 1 1 11 1 1 1 0 1 1 1 1 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 01234 56789 A 2A 0A 174LS154 A B C G 1G 2 Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0A 3 7654 3210Y 15 Y 14Y 13Y 12Y 11Y 10Y 9Y 8D 9 8 3.14 由数据选择器组成的逻辑电路如图3.63所示，试写出电路的输出函数式。 Z W 图3.63 题3.14图 解：由图可见A 1A 0=YX , D 3= 0,D 2=1, 1WZ W Z D ==+， 0W D =，G=0 1 2 3 1 2 3 ()i i L Y G m m m m D D D D D WY X W Z Y X Y X WY X WY X ZY X Y X m ===+++∑=+++=+++ 化简有： Y X Y ZX Y W X X W L +++= 3.15 试用四选一数据选择器实现下列逻辑函数： （1） (0,2,4,5)L m =∑ （2） (1,3,5,7)L m =∑ （3） (0,2,5,7,8,10,13,15)L m =∑ （4） (1,2,3,14,15)L m =∑ 解：利用卡诺图法确定D i 的连接关系 。 (1) 0100BC 11100A 1 1 11 1 1 3 2 10 A A D D D D ==== B C 或者： D =0C D =12D 0 3=D A B (2) D 00 =D 112D 0 31 D B C 或者： D 0 C =D 1C 2 D C 3 C D B (3) B D 或者： L = BD + BD 1 3 2 D 0B =D 2=D 1B =D 3= (4) 1 0100CD 111000AB 011110 1 1 1 10 C D D =+1 D =2 D =3 C D = A B 3.16 试用四选一数据择器设计一判定电路。只有在主裁判同意的前提下，三名副裁判 中多数同意，比赛成绩才被承认，否则，比赛成绩不被承认。 解：设用A 表示主裁判、B 、C 、D 表示副裁判，L 表示比赛成绩；A 、B 、C 、D 分别为1表示同意，为0表示不同意；L 为1表示承认比赛成绩，L 为0表示不承认比赛成绩。列写真值表如下： A B C D L 0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 1 ACD ABC ABD L ++=00=0 1=CD =2D C +=3 A B （1）取AB=A 1A 0,G=0，采用卡诺图法确定D 0~D 3,并作图。 （2）取,G=A ,CD=A 1A 0，采用卡诺图法确定D 0~D 3,并作图。 1B =2C D 3.17 试画出用2个半加器和一个或门构成一位全加器的逻辑图，要求写出S i 和C i 的逻辑表达式。 解： B A S ∑ C O B A S ∑ C O >1A i B i C i S i C i-1 对于半加器有： B A S ⊕=,C O =AB, 所以： C B A i S i i i 1-⊕⊕= C B A B A C i i i i i i 1)(-⊕+= 3.18 利用4位集成加法器74LS283实现将余3码转换为8421BCD 码的逻辑电路。 解：因为8421BCD 等于余3码减3，减3可用补码相加完成，作图如下： 74283A 0 1 A 2A 3A 1101 B 01 B 2B 3 B I C S 0 1 S 2S 3 S 8421BCD 码输出 余3码输入 3.19 利用4位集成加法器74LS283和适当的逻辑门电路，实现一位余3代码的加法运算，画出逻辑图。（提示：列出余3代码的加法表，再对数进行修正）。 解：利用74283实现一位余3代码的加法运算，应解决的主要问题是和的修正问题，因为余3码比8421码多3。经分析可得：余3码和有进位，其和加3，无进位，其和减3。（进位表示16，比10进制多6，但原代码已多6，正好抵消，但输出是余3码，需要加3；若无进位，原代码多6，因此需要减3，减3利用变补相加完成）。作图如下： 余3码输入 余3码输入 余3码输出 3.20 设：A 、B 均为3位二进制数，利用4位二进制加法器74LS283 ，实现一个 L = 2(A+B)的运算电路。 解：因L = 2(A+B)＝2A+2B ，一个二进制数乘以2相当于这个二进制数向左移一位，最低位补0。 74283A 01A 2A 3A B 01 B 2B 3B I C S 0 1 S 2 S 3 S 0 B 01B 2B A 01A 2 A 0L O C 3.21 图3.64是3—8线译码器74LS138 和8选1数据选择器74LS151组成的电路，试分析整个电路的功能。8选1数据选择器74LS151的功能见表3.25所示。 Ｌ 74LS138 ａａ10ａ 图3.64 题3.21图 表 3.25 74LS151的功能表 解： 74138使能端有效，译码器处于工作状态，m i i Y =；74151处于工作状态，L=∑m j D j = ∑m j Y i ,当i=j 时，L=0; 当i ≠j 时，L=1。 3.22 试用16选1数据择器和一个异或门，实现一个八用逻辑电路。其逻辑功能要求如表3.26所示。 表3.26 S 2 S 1 S 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 L 0A ⊙B A+B AB B A ⊕1A+B AB 解：分析题目要求，由于要实现8种逻辑功能，功能选择由S 2S 1S 0确定，逻辑函数的输入变量A 、B 可通过数据输入端和地址选择信号的低位输入，分析设计结果如下表，并作图。 S 10 0 0S 2S 0 L 0 0 10 1 00 1 11 0 01 0 11 1 01 1 1 Y 0?+?A A 01 ?+?A B A A+B B A A ?+?1AB B A =+B A B A ?+?B A ⊕11?+?A A 1 ?+?A B A B A B A +=?B A A ?+?0AB B A B A ?+?B A B A ?+? 3.23 判断下列逻辑函数是否存在冒险现象？若有，试消除之。 （1） C B C A B A L ++= （2） ∑=)14,12,11,9,8,6,2(m L （3） ∑=)15,14,9,8,4,3,2,0(m L （4） ))()((C B A C B A C B A L ++++++= 解：（1） C B C A B A L ++= 当A ＝1，B=0时， C C L +=；或者当B ＝1，C=0 时， A A L +=，存在冒险现象。改变原函数表达式 ： C B B A C A C B B A C A L +++++= 可以消除冒险现象。 （2） ∑=)14,12,11,9,8,6,2(m L 存在冒险现象，利用卡诺图重新组合逻辑函数表达式，可消除冒险现象，如图： D B A C B A D C A D AB D BC D C A L +++++= （3 ） ∑=)15,14,9,8,4,3,2,0(m L 存在冒险现象，利用卡诺图重新组合逻辑函数表达式，可消除冒险现象，如图： ABC C B A D C B D C A D B A C B A L +++++= （4） ))()((C B A C B A C B A L ++++++= 存在冒险现象，例如当A ＝1，B=0时，C C L =。化简原函数表达式，可消除冒险现象，如图示。 C A B L += 第三章 组合逻辑电路 一、选择题 1．下列表达式中不存在竞争冒险的有 。 A.Y =B +A B B.Y =A B +B C C.Y =A B C +A B D.Y =(A +B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.50 3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。 A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 。 A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++= E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为 时，将出现冒险现象。 A.B =C =1 B.B =C =0 C.A =1，C =0 D.A =0，B =0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的 逻辑表达式为Y = 。 A.3X A A X A A X A A X A A 01201101001+++ B.001X A A C.101X A A D.3X A A 01 7.一个8选一数据选择器的数据输入端有 个。 A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有 。 A.译码器 B.编码器 C.全加器 D.寄存器 9．八路数据分配器，其地址输入端有 个。 A.1 B.2 C.3 D.4 E.8 10．组合逻辑电路消除竞争冒险的方法有 。 A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出 位二进制代码。 A.2 B.6 C.7 D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 。 A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D 第六章组合逻辑电路 一、概述 1、组合逻辑电路的概念 数字电路根据逻辑功能特点的不同分为: 组合逻辑电路：指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。 时序逻辑电路：指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。 2、组合逻辑电路的特点 逻辑功能特点：没有存储和记忆作用。 组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。 3、组合逻辑电路的描述 4、组合逻辑电路的分类 按逻辑功能分为：编码器、译码器、加法器、数据选择器等； 按照电路中不同基本元器件分为：COMS、TTL等类型； 按照集成度不同分为：SSI、MSI、LSI、VLSI等。 二、组合逻辑电路的分析与设计方法 1、分析方法 根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能，其基本步骤为： a、根据给定逻辑图写出输出逻辑式，并进行必要的化简； b、列出函数的真值表； c、分析逻辑功能。 2、设计方法 设计思路：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。 基本步骤：分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。 首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0 ，何时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。 三、若干常用的组合逻辑电路 （一）、编码器 把二进制码按一定规律编排，使每组代码具有特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。 n 位二进制代码有n 2种组合，可以表示n 2个信息；要表示N 个信息所需的二进制代码应满足n 2≥ N 。 1、普通编码器 （1）、二进制编码器 将输入信号编成二进制代码的电路。下面以3位二进制编码器为例分析普通编码器的工作原理。 3位二进制编码器的输入为70~I I 共8个输入信号，输出是3位二进制代码012Y Y Y ，因此该电路又称8线-3线编码器。它有以下几个特征： a 、将70~I I 8个输入信号编成二进制代码。 b 、编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。 c 、设输入信号高电平有效。 由此可得3位二进制编码器的真值表如右图所示，那么由真值表可知： 765476542I I I I I I I I Y =+++= 763276321I I I I I I I I Y =+++= 753175310I I I I I I I I Y =+++= 进而得到其逻辑电路图如下： 第20章习题 门电路和组合逻辑电路 S10101B 为实现图逻辑表达式的功能，请将TTL 电路多余输入端C 进行处理（只需一种处理方法），Y 1的C 端应接 ，Y 2的C 端应接 ， 解：接地、悬空 S10203G 在F = AB +CD 的真值表中，F =1的状态有( )。 A. 2个 B. 4个 C. 3个 D. 7个 解：D S10203N 某与非门有A 、B 、C 三个输入变量，当B =1时，其输出为( )。 A. 0 B. 1 C. AC D. AC 解：C S10204B 在数字电路中，晶体管的工作状态为( )。 A. 饱和 B. 放大 C. 饱和或放大 D. 饱和或截止 解：D S10204I 逻辑电路如图所示，其逻辑函数式为( )。 A. B A B A + B. AB B A + C. B A B A + D. A AB + 解：C S10204N 已知F =AB +CD ，选出下列可以肯定使F = 0的情况( )。 A. A = 0，BC = 1 B. B = C = 1 C. C = 1，D = 0 D. AB = 0，CD = 0 解：D S10110B 三态门电路的三种可能的输出状态是 ， ， 。 解：逻辑1、逻辑0、高阻态 1 & B 1 & ≥1 逻辑图和输入A ，B 的波形如图所示，分析当输出F 为“1”的时刻应是( )。 A. t 1 B. t 2 C. t 3 解：A S10211I 图示逻辑电路的逻辑式为( )。 A. F =A B AB + B. B A AB F = C. F =()A B AB + 解：B S10212I 逻辑电路如图所示，其功能相当于一个( )。 A. 门 B. 与非门 C. 异或门 解：C S10216B 图示逻辑电路的逻辑式为( )。 A. F =A B +A B B. F =AB AB + C. F =AB +A B 解：C S10217B 逻辑图如图（a ）所示，输入A 、B 的波形如图（b ），试分析在t 1瞬间输出F 为( )。 A. “1” B. “0” C. 不定 解：B S10218B 图示逻辑符号的逻辑状态表为( )。 A. B. C. 解：B A B F A B F A B F 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 第4章 [题4.1]．分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。 图P4.1 B Y AP 56 P P = 图P4.2 解：（1）逻辑表达式 ()()() 5623442344 232323232323 Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+ ()()()2323Y P P C P P C AB AB C AB ABC AB AB C AB AB C ABC ABC ABC ABC =+=+++=+++=+++ （2）真值表 （3）功能 从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。 [题4.3] 分析图P4.3电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。 图P4.3 B 1 Y 2 [解] 解： 2Y AB BC AC =++ 12 Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（）） B 、 C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。 [题4.4] 图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。 图P4.4 [解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 COMP =0、Z=0的真值表从略。 [题4.5] 用与非门设计四变量的多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。 [解] 题4.5的真值表如表A4.5所示，逻辑图如图A4.5(b)所示。 第10章组合逻辑电路 一、基本要求 1．掌握组合电路的特点及其分析方法和设计方法； 2．理解几种常用的组合逻辑电路及其中规模器件的功能并掌握使用方法； 3．了解组合逻辑电路中的竟争——冒险现象。 二、阅读指导 1、组合逻辑电路的特点 组合逻辑电路在逻辑功能上的特点是电路任意时刻的输出状态，只取决于该时刻的输入状态，而与该时刻之前的电路输入状态和输出状态无关。 组合逻辑电路在结构上的特点是不含有具有存储功能的电路。可以由逻辑门或者由集成组合逻辑单元电路组成，从输出到各级门的输入无任何反馈线。 组合逻辑电路的输出信号是输入信号的逻辑函数。这样，逻辑函数的四种表示方法，都可以用来表示组合逻辑电路的功能。 2、组合逻辑电路的分析 组合逻辑电路的分析就是根据给定的逻辑电路，通过分析找出电路的逻辑功能，或是检验所设计的电路是否能实现预定的逻辑功能，并对功能进行描述。其一般步骤为：（1）根据逻辑图写出输出逻辑函数表达式 由输入端逐级向后推（或从输出向前推到输入），写出每个门的输出逻辑函数表达式，最后写出组合电路的输出与输入之间的逻辑表达式。有时需要对函数式进行适当的变换，以使逻辑关系简单明了。 （2）列出真值表 列出输入逻辑变量全部取值组合，求出对应的输出取值，列出真值表。 （3）说明电路的逻辑功能 根据逻辑表达式或真值表确定电路的逻辑功能，并对功能进行描述。 3、组合逻辑电路的设计 根据给定的逻辑功能要求，设计出能实现这一功能要求的最简组合逻辑电路，就是设计组合逻辑电路的任务。 在设计组合逻辑电路时，电路的最简是我们追求的目标之一。电路的“最简”含意是指所用器件数最少、器件的品种最少、器件间的连线也最少。 组合逻辑电路设计的一般步骤如下： (1)进行逻辑规定 根据设计要求设计逻辑电路时，首先应分析事件的因果关系，确定输入与输出逻辑变量，并规定变量何时取1何时取0，即所谓逻辑状态赋值。 (2)列真值表并写出逻辑函数式 根据输入、输出之间的因果关系，列出真值表。至此，便将一个具有因果关系的事件表示为逻辑函数，并且是以真值表的形式给出。 真值表中输出为1时所对应的各最小项之和就是输出逻辑函数式。 (3) 对输出逻辑函数式化简 习题 4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。（基本题属于4.1节） 习题4.1图 解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能 4.2分析图所示电路，写出输出函数F 。（基本题属于4.1节） 习题4.2图 解：[]B A B B B A F ⊕=⊕⊕⊕=)( 4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．（基本 题属于4.1节） 图 解：B A B A B A AB B AB A AB B AB A F ⊕=?=???=???= 4.4由与非门构成的某表决电路如图所示。其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。（基本题属于4.1节） （1） 试分析电路，说明决议通过的情况有几种。 （2） 分析A 、B 、C 、D 四个人中，谁的权利最大。 B A C & & & & D L B A =1 =1 =1 F F A B & & & & & F B A 习题4.4图 解：（1）ABD BC CD ABD BC CD L ++=??= （2） (3)4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。（基本题属于4.1节） 习题4.5图 解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕= (2) (3)当S 1S 0=00和S 1S 0=11时，该电路实现两输入或门，当S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。 4.6试分析图所示电路的逻辑功能，并用最少的与非门实现。（综合题属于4.1、4.2节） 10 复习思考题 3-1 组合逻辑电路的特点？ 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。 3-2 什么是半加？什么是全加？区别是什么？ 若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。 3-3 编码器与译码器的工作特点？ 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。 3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题？ 中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。 3-5 什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？ 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。 习 题 3-1试分析图3.55所示各组合逻辑电路的逻辑功能。 解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕= (2) 化简与变换： 令 D C Y B A Y ⊕=⊕=21 则 21Y Y Y ⊕= (3)由表达式列出真值表，见表3.1。 输入 中间变量 中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 (4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。 (b)图 (1) 由逻辑图逐级写出表达式： B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为1 3-2 试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。 第4章组合逻辑电路 一、教学目的： 本章主要介绍组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法，以及加法器、编码器、译码器、数据选择器、数据比较器、奇偶校验器等常用组合逻辑电路的电路结构、工作原理和使用方法，最后介绍组合逻辑电路中的竞争-冒险。 二、教学题要 4.1 概述 尽管各种组合逻辑电路在功能上千差万别，但是它们的分析方法和设计方法有共同之处。掌握了分析方法，就可以识别任何一个给定的组合逻辑电路的逻辑功能；掌握了设计方法，就可以根据给定的设计要求设计出相应的组合逻辑电路。 4.1.1 组合逻辑电路的结构和特点 4.1.2 组合逻辑电路的分析方法 4.1.3 组合逻辑电路的设计方法 4.2 若干常用的组合逻辑电路 在数字系统设计中，有些逻辑电路是经常或大量使用的，为了使用方便，一般把这些逻辑电路制成中、小规模集成电路产品。在组合逻辑电路中，常用的集成电路产品有加法器、编码器、译码器、数据选择器、数据比较器及奇偶校验器等。下面分别介绍这些组合逻辑部件的电路结构、工作原理和使用方法。为了增加使用的灵活性，在多数中规模集成的组合逻辑电路上，都设置了附加的控制端。控制端既可以控制电路的工作状态(工作或禁止)，又可作为输出信号的选通信号，还可以实现器件的扩展。合理地运用这些控制端，不仅能使器件完成自身的逻辑功能，还可以用这些器件实现其他组合逻辑电路，最大限度发挥电路的潜力。 4.2.1 算术运算电路 4.2.2 编码器 4.2.3 译码器 4.2.4 数据选择器 4.2.5数值比较器 4.2.6奇偶校验器 4.3 采用中规模集成部件实现组合逻辑电路 由于中规模集成电路的大量出现，许多逻辑问题可以直接选用相应的集成器件来实现，这样既省去繁琐的设计，又可以避免设计中带来的错误。中规模集成部件都具有与其名称相吻合的专用功能，但对于某些中规模集成电路来说，除了能完成自身的功能外，还可以用来实现组合逻辑电路。下面以译码器和数据选择器为例，介绍用中规模集成电路实现组合逻辑电路的方法。 4.3.1 用译码器实现组合逻辑电路 4.3.2 用数据选择器实现组合逻辑电路 4.4 组合逻辑电路的竞争—冒险现象 为了增加组合逻辑电路使用的可靠性，需要检查电路中是否存在竞争—冒险。如果发现有竞争—冒险存在，则应采取措施加以消除。 4.4.1 竞争—冒险现象及其成因 第三章 组合逻辑电路 授课题目： 3.1小规模组合逻辑电路的分析 教学目标： 1、熟练各种门电路的逻辑功能及描述方法。 2、掌握组合逻辑电路的分析方法。 3、小规模组合逻辑电路的设计 教学内容（包括重点、难点）： 教学重点：组合逻辑分析步骤，小规模组合逻辑电路设计方法。 教学难点：分析和设计的步骤、思路和注意事项。 教学过程设计 ● 复习并导入新课 问题：1、逻辑电路有哪些表示方法？ 2、如何由真值表写出函数表达式？ ● 就新课内容提出问题 1、总结如何由具体事件分析输入变量、输出变量和它们的关系？ 2、总结如何由具体事件分析输入变量、输出变量和它们的关系？ 3、真值表如何写出？ ● 讲授新课 3.1 小规模组合逻辑电路的分析和设计 按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。 组合逻辑电路的特点：即刻输入，即刻输出。 F A B C 一、组合逻辑电路的分析方法 分析步骤如下： 第一步：写出逻辑函数表达式； 第二步：逻辑表达式进行化简； 第三步：列真值表； 第四步：分析电路的逻辑功能。 注：以上步骤并非一定要遵循，应视具体情况而定，可略去其中的某些步骤。 举例1： 分析上图所示电路的逻辑功能。 解 第一步：写出逻辑表达式。 P=AB N=BC Q=AC F=Q N P ??=AC BC AB ??=AB+BC+AC 第二步：列出真值表。 第三步：逻辑功能描述。由真值表可见，在输入三个变量中，只要有两个以上变量为1，则输出1，所以该电路是一个三变量多数表决器。 二、组合逻辑电路的设计 （一）设计的一般步骤如下： 第一步：分析要求； 第二步：列真值表； 第三步：写出逻辑表达式并化简； 第四步：画逻辑图。 举例2：设计一个三变量多数表决电路，用与非门实现。 解：（1）分析命题； （2 - 59 - 第11章 组合逻辑电路 从本章开始介绍数字集成电路。数字电路或逻辑电路，可以分为组合逻辑电路和时序逻辑电路两类。本章介绍组合逻辑电路，下章介绍时序逻辑电路。门电路是数字电路的基本部件，集成门电路是数字集成电路的一部分，本章首先介绍常用的集成门电路。 组合逻辑电路种类很多，由于应用广泛，中规模集成电路和大规模集成电路都有产品供应，在此将介绍几种常见的组合逻辑电路。 11.1 集成基本门电路 门电路又称逻辑门，是实现各种逻辑关系的基本电路，是组成数字电路的基本部件，由于他既能完成一定的逻辑运算功能，又能像“门”一样控制信号的通断，门打开时，信号可以通过；门闭合时，信号不能通过，因此称为门电路或门逻辑。集成门电路是数字集成电路的一部分，它的产品种类很多，内部电路各异，对一般读者来说，只需将其视为具有某一逻辑功能的器件，对于内部电路可不必深究。 按逻辑功能的不同，门电路可分为很多种，其中实现或、与、非三种逻辑关系的或门电路、与门电路和非门电路是最基本的门电路。 （一）或门电路 1．定义：在决定某一事件的各种条件中，只要有一个或一个以上的条件具备，事件就会发生，符合这一规律的逻辑关系称为或逻辑。 2．电路图及符号 如11-1a 所示电路。只要开关A 和B 中有一个或一个以上闭合，灯F 就会亮。这里开关的闭合和灯亮之间的关系为或逻辑关系。 实现或逻辑关系的电路称为或门。反映在逻辑电路中则是输入和输出电位的高与低两种状态，因此，习惯上把电位的高与低称为高电平和低电平。为便于逻辑运算，分别用0与1来表示。若规定高电平为1，低电平为1，这种逻辑关系称为正逻辑，反之称为负逻辑，本书一律采用正逻辑。或门的逻辑符号如图11-1a 电路所示。F 是输出端，A 和B 是输入端。输入端的数量可以不止两个，输入和输出都只有高电平1和低电平0两种状态。或门反映的逻辑关系是：只要输入中有一个或一个以上为高电平，输出便为高电平。 3．逻辑表达式 F=A+B 4．运算规律 ?? ? ?? =+=+=+A A A A A A 110 图11-1 或逻辑和或门 b) 或门 a) 或逻辑 第三章 组合逻辑电路 本章教学目的、要求： 1.掌握组合逻辑电路的分析方法和设计方法。 2.熟悉常用中规模集成组合逻辑电路的工作原理。 3.了解组合电路中的竞争和冒险现象。 重点：组合逻辑电路的分析方法和设计方法。 难点：组合逻辑电路分析中的功能判断 第一节 概述 一、组合逻辑电路的特点 数字电路按逻辑功可分为两大类 1．组合逻辑电路：任意时刻 的输出只取决于该时刻的输 入，与电路原来的状态无关。 2．时序逻辑电路：任意时刻 的输出不仅取决于该时刻的输 入，而且与电路原来的状态有关。 在组合逻辑电路中 例：右图所示电路： CI B A S ⊕⊕=)( AB CI B A CO +⊕=)( 二、逻辑功能的描述 逻辑图、函数式或真值表均能描述，这里用函数式说明： y 1=f 1(a 1,a 2,…a n ) 框图 y 2=f 2(a 1,a 2,…a n ) . . y m =f m (a 1,a 2,…a n ) 1．功能特点： 电路的输出状态不影响输入；电路的输入确定后，输出即确定。 2．结构特点： 电路不包含存储信号的记忆元件；电路不存在从输出到输入的反馈电路。 组合逻辑电路 a 1 y 1 y 2 y m a 2 a n · · · · ＝1 & ≥1 1 A i B i C i S i C i +1 (a ) 全加器 S i C i +1 A i B i C i (b ) ＝1 第二节、组合逻辑电路的分析方法和设计方法 一、组合逻辑电路的分析方法 所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能。分析过程一般按下列步骤进行： 1．根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。 2．根据输出函数表达式列出真值表。 3．用文字概括出电路的逻辑功能。 例1：分析图4-2所示组合逻辑电路的逻辑功能。 解：根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式： 列真值表 由真值表可以看出，在三个输入变量中，只要有两个或两个以上的输入变量为1，则输出函数F 为1，否则为0，它表示了一种“少数服从多数”的逻辑关系。因此可以将该电路概括为：三变量多数表决器。 例2：分析下图所示电路，指出该电路的逻辑功能。 解： ① 写出函数表达式。 ② 列真值表。 ③ 分析功能。 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 A i B i C i C i+1 S i & & & & P 2 P 1P 3 F A B C 图 4-2 AC BC AB AC BC AB P P P F AC P BC P AB P ++=??=??====321321,,i i i i i i i i i i B A C B A C C B A S +⊕=⊕⊕=+)(1 习题 写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。 习题图 解：B A B A B A B A B A F⊕ = + = + = 该电路实现异或门的功能 分析图所示电路，写出输出函数F。 习题图 解：[]B A B B B A F⊕ = ⊕ ⊕ ⊕ =) ( 已知图示电路及输入A、B的波形，试画出相应的输出波形F，不计门的延迟． 解：B A B A B A AB B AB A AB B AB A F⊕ = ? = ? ? ? = ? ? ? = 由与非门构成的某表决电路如图所示。其中A、B、C、D表示4个人，L=1时表示决议通过。 （1）试分析电路，说明决议通过的情况有几种。 （2）分析A、B、C、D四个人中，谁的权利最大。 习题图 解：（1）ABD BC CD ABD BC CD L+ + = ? ? = B A C& & & & D L B A= 1 == 1 F F A B F B A （2） L 0 0010111 (3)分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。 习题图 解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕= (2) L 试分析图所示电路的逻辑功能。 习题图 解：（1）ABC C B A F )(++= (2) F 01111110 F 电路逻辑功能为：“判输入ABC 是否相同”电路。 已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。 习题图 解：（1）根据波形图得到真值表： F 1 0010010 C AB BC A C B A F ++= 、设∑= )14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。 1）用与非门实现。 2）用或非门实现。 3) 用与或非门实现。 F C B A 20章 组合电路 20-0XX 选择与填空题 20-1XX 画简题 20-2XX 画图题 20-3XX 分析题 20-XX 设计题 十二、[共8分]两个输入端的与门、 或门和与非门的输入波形如图 12 所示， 试画出其输出信号的波形。 解： 设与门的输出为F 1， 或门的输出为F 2，与非门的输出为F 3，根据逻辑关系其输出波形如图所示。 20-0XX 选择与填空题 20-001试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，其他输入端应如何连接？ 答案 与非门当反相器使用时，把多余输入端接高电平 或非门当反相器使用时，把多余输入端接低电平 异或门当反相器使用时，把多余输入端接高电平 20-002、试比较TTL 电路和CMOS 电路的优、缺点。 A B F 1F 2F 3 (a) (b) 答案 COMS 电路抗干扰能力强，速度快，静态损耗小，工作电压范围宽， 有取代TTL 门电路的趋势。 20-003简述二极管、三极管的开关条件。 答案 二极管：加正向电压导通，相当于开关闭合；反向电压截止，相当于 开关断开。三极管：U BE <0V 时，三极管可靠截止，相当于开关断开； i B 》I BS 时，三极管饱和，相当于开关闭合。 20-0004、同或运算关系，当两输入不相等时，其输出为1；异或运算关系，当两输入相等时，其输出为0； 20-0005、 若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为 _________,或非门的输出为___ ___,同或门的输出为__ __。 20-0006、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 20-0007、逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。 20-0008、将2004个“1”异或起来得到的结果是（ ）。 20-0009、是8421BCD 码的是（ ）。 A 、1010 B 、0101 C 、1100 D 、1101 2）、和逻辑式BC A A + 相等的是（ ）。 A 、ABC B 、1+B C C 、A D 、BC A + 3）、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式 Y= （ ）。 A 、A B B 、AB C 、B A + D 、A+B 20-0010、若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.50 第 3章 组合逻辑电路 逻辑电路按照逻辑功能的不同可分为两大类：一类是组合逻辑电路（简称组合电路）, 另一类是时序逻辑电路（简称时序电路）。所谓组合电路是指电路在任一时刻的输出状态只与同一时刻各输入状态的组合有关，而与前一时刻的输出状态无关。组合电路的示意图如图所示。组合逻辑电路的特点： （１） 输出、输入之间没有反馈延迟通路。 （２） 电路中不含记忆元件。 图 组合电路示意图 组合逻辑电路的分析方法和设计方法 （1）3.1.1组合逻辑电路的分析方法 分析组合逻辑电路的目的是为了确定已知电路的逻辑功能,或者检查电路设计 是否合理。 组合逻辑电路的分析步骤如下： (1） 根据已知的逻辑图， 从输入到输出逐级写出逻辑函数表达式。 (2） 利用公式法或卡诺图法化简逻辑函数表达式。 (3) 列真值表, 确定其逻辑功能。 例 1 分析如图所示组合逻辑电路的功能。 解（1） （2）化简 （3） 例真值表：如表3·1所示 图 例 1 的逻辑电路 X 1X 2 X n 12 m 输入信号 输出信号 AC BC AB Y ??=AC BC AB Y ++= A B B C A C Y 表例1的真值表 由表可知，若输入两个或者两个以上的1(或0), 输出Y为1(或0), 此电路在实际应用中可作为多数表决电路使用。 例 2分析如图所示组合逻辑电路的功能。 解(1) 写出如下逻辑表达式: (2) 化简AB Y= 1 AB A Y A Y? = ? = 1 2 B AB B Y Y? = ? = 1 3 B AB AB A Y Y Y? ? = = 3 2 B AB AB A Y? ? = ) ( ) (B AB AB A+ ? + = AB B A+ = B A⊕ = 第12章门电路和组合逻辑电路 10636晶 体 管 的 开 关 作 用 是 ( )。 (a) 饱 合 时 集— 射 极 接 通， 截 止 时 集— 射 极 断 开 (b) 饱 合时 集— 射 极 断 开， 截 止 时 集— 射 极 接 通 (c) 饱 合 和 截 止 时 集— 射 极 均 断 开 20639逻 辑 图 和 输 入 A 、B 的 波 形 如 图 所 示， 试 分 析 在 t 1 瞬 间 输 出 F 为( )。(a) “1” (b) “0”(c) 不 定 t 1 A B 图1 图2 30646逻 辑 符 号 图 如 图 所 示， 其 逻 辑 式 为 ( ) 。 (a) F ＝AB (b) F ＝AB (c) F ＝A B + (d) F ＝A B + 40649图 示 逻 辑 符 号 的 逻 辑 状 态 表 为 ( )。 & A F B 50653逻 辑 符 号 如 图 所 示， 表 示 “ 或” 门 的 是( ) 。 & A F B ≥1A F B & A F B =1 A F B () a () b () c () d 60664逻 辑 图 和 输 入 A 的 波 形 如 图 所 示， 输 出 F 的 波 形 为 ( )。 "0" 1 A F () a () b (c) A F F 70702由 开 关 组 成 的 逻 辑 电 路 如 图 所 示， 设 开 关 接通 为“1”， 断 开 为“0”， 电 灯 亮 为“1”， 电 灯 暗 为“0”， 则 该 电 路 的 逻 辑 式 为( )。 (a) F ＝ 0 (b) F ＝ 1 (c) F ＝ A A A 第三章（组合逻辑电路）作业及答案 1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。 图3-1：组合逻辑电路逻辑图 解：（1）C A A AC B A Y +=++=1 （2）D B C B A CD B A CD B A D BD CD A B A Y ++=++=+=++=）（ 2 2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。若设S 1﹑S 0为功能控制信号，A ﹑B 为输入信号，L 为输出，说明当S 1﹑S 0取不同信号值时，电路所实现的逻辑功能。 图3-2：组合逻辑电路逻辑图 3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关系，画出相应的逻辑电路图。 （1）1 Y AB BC =+ A B S 1 S =1 =1 & =1 （2）2Y A C B = +（） （3）3Y ABC B EF G =++（） & & 1 ≥Y1. 1 A B C . & 1 ≥Y2 . 1 A B C & 1 ≥1 ≥& & 1 A B C . E F G .Y3 . . . 4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效，要求任一按键按下时，G S 为1，否则G S =0；还要求没有按键按下时，E O 信号为1，否则为0。 5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S，输出信号为Y，要求写出真值表、逻辑函数表达式和画出逻辑电路图。 6、某公司3条装配线各需要100kW电力，采用两台发电动机供电，一台100kW，另外一台是200kW，3条装配线不同时开工，试设计一个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的。 第3章组合逻辑电路 德州学院计算机系：刘树海 3-1概述 组合逻辑电路的特点 ?从功能上 ?从电路结构上 逻辑功能的描述 组合逻辑电路的分析方法 组合逻辑电路的设计方法 一、逻辑抽象 ?分析因果关系，确定输入/输出变量 ?定义逻辑状态的含意（赋值） ?列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用M S I） 或进行相应的描述（P L D）五、画出逻辑电路图，或下载到P L D 六、工艺设计 设计举例： ?设计一个监视交通信号灯状态的逻辑电路 设计举例： 1.抽象 ?输入变量:红（R）、黄（A）、绿（G） 信号（Z） 2. 写出逻辑表达式 设计举例： 3. 选用小规模S S I 器件 4. 化简 5. 画出逻辑图 3-2若干常用组合逻辑电路 ? 加法器 ? 数值比较器 ? 编码器 ? 译码器 ? 数据选择器 ? 数据分配器 加法器 一、1位半加器 RAG RAG G RA AG R G A R Z ++++='''''' 逻辑图： S i A i B i C i i i i i i i i i i i i A B S +=i i i B A C =B A ⊕=2. 全加器（F ull A dder ） 两个 1 位二进制数相加，考虑低位进位。 A i + B i + C i -1 ( 低位进位 ) = S i ( 和 ) → C i ( 向高位进位 ) 1 0 1 --- A 1 1 1 0 --- B + --- 低位进位 1 0 0 1 0 1 1 1 1 1 -1-1-1- i i i i i i i i i i i i i C B A C B A C B A C B A S +++=1 111----+++=i i i i i i i i i i i i i C B A C B A C B A C B A C --- S 高位进位← 0 第4章 [题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。 图P4.1 B Y AP 56 P P = 图 解：（1）逻辑表达式 ()()() 5623442344 232323232323 Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+ ()()()2323Y P P C P P C AB AB C AB ABC AB AB C AB AB C ABC ABC ABC ABC =+=+++=+++=+++ （2）真值表 （3）功能 从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0 时，Y =1，否则Y=0。 [题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。 图P4.3 B 1 Y 2 [解] 解： 2Y AB BC AC =++ 12 Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（）） 真值表： 由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。 [题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。 图P4.4 [解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 、 COMP=1、Z=0时的真值表 COMP=0、Z=0的真值表从略。 [题] 用与非门设 1，输 第12章组合逻辑电路 12.1 什么叫半加，什么叫全加，两者有何不同，半加器可否组成全加器？全加器可否用作半加器？ 【答】半加器是一种不考虑低位来的进位数，只能对本位上的两个二进制数求和的组合电路。 全加器是一种将低位来的进位数连同本位的两个二进制数三者一起求和的组合电路。 根据化简后的全加器的逻辑式可知，用二个半加器和一个或门可以组合成全加器。 将全加器低位进位输入端Ci-1接0，可以用作半加器。12.2 组合电路的设计方法与组合电路的分析方法有何不同？ 【答】组合电路的设计方法是在已知逻辑功能的前提下设计出逻辑电路。而组合电路的分析方法则是在已知组合电路结构的前提下，研究其输出与输入之间的逻辑关系。二者实施目的恰好相反。故设计步骤和分析步骤基本相反。 12.3已知四种门电路的输入和对应的输出波形如图所示。试分析它们分别是哪四种门电路？ 【解】分析电路图所示波形可知，F1为或门电路的输出，F2为与门电路的输出，F3为非门电路的输出，F4为或非门电路的输出。 12.4已知或非门和非门的输入波形如图中的A和B所示，试 画出它们的输出波形。 【解】由或非门和与非门的逻辑功能求得或非门的输出 F1和与非门的输出 F2的波形如图。 12.5试分析如图所示电路的逻辑功能。 【解】逐级推导各门电路的输出，最后求得 可见该电路为异或门。 12.6 图是一个控制楼梯照明的电路，在楼上和楼下各装一个单刀双掷开关。楼下开灯后可以在楼上关灯，楼上开灯后同样也可在楼下关灯，试设计一个用与非门实现同样功能的逻辑电路。 A B B A F += 【解】 如果将开关A 、B 同时掷向上方或者下方，灯就会亮。因此灯亮的逻辑表达式为 用与非门实现这一功能的逻辑电路如图所示。 12.7某十字路口的交通管理灯需要一个报警电路，当红、黄、绿三种信号灯单独亮或者黄、绿灯同时亮时为正常情况，其它情况均属不正常。发生不正常情况时，输出端应输出高电平报警信号。试用与非门实现这一要求。 【解】根据逻辑功能列出的真值表如表所示。 B A A B B A AB F ?=+= 第11章逻辑代数基础与组合逻辑电路 【重点】 常用数制与码制、不同数制之间的转换。常用逻辑门的符号、表达式及逻辑关系；【难点】 数制之间的转换。逻辑关系。 11.1 数制与编码 11.1.1 数字信号 数字信号只有两个离散值（代表某种对应的逻辑关系），常用数字0和1来表示。 0和1只代表两种对立的状态，称为逻辑0和逻辑1，也称为二值数字逻辑。 数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑1和逻辑0）。正逻辑规定高电平为逻辑1，低电平为逻辑0。负逻辑规定低电平为逻辑1，高电平为逻辑0。 11.1.2 数制 数制是一种计数的方法，它是进位计数制的简称，也称为进制。采用何种计数方法应根据实际需要而定。 1.常用的几种进制 （1）十进制 十进制是以10为基数的计数制。在十进制中，有0、1、2、3、4、5、6、7、8、9十个数码，它的进位规律是逢十进一。 数码与权的乘积，称为加权系数，十进制数的数值为各位加权系数之和。 （2）二进制 二进制是以2为基数的计数制。在二进制中，只有0和1两个数码，它的进位规律是 逢二进一。 （3）八进制和十六进制 八进制是以8为基数的计数制。在八进制中，有0、1、2、3、4、5、6、7八个不同的数码，它的进位规律是逢八进一。 十六进制是以16为基数的计数制。在十六进制中，有0、1、2、3、4、5、6、7、8、9、A （10）、B （11）、 C （12）、D （13）、E （14）、F （15）十六个不同的数码，它的进位规律是逢十六进一。 2.不同数制间的转换 （1）各种数制转换成十进制 二进制、八进制、十六进制转换成十进制时，只要将它们按权展开，求出各加权系数的和（称为按权展开求和法），便得到相应进制数对应的十进制数。 (11010.011)2＝1×24＋1×23＋0×22＋1×21＋0×20＋0×2－1＋1×2－2＋1×2－3＝（26.375）10 (4C2)16＝4×162＋12×161＋2×160＝（1218）10 （2）十进制转换为二进制 十进制数转换为二进制数时，由于整数和小数的转换方法不同，因此，需将整数部分和小数部分分别进行转换，再将转换结果合并在一起，就得到该十进制数转换的完整结果。 将十进制数的整数部分转换为二进制数采用“除基数，取余法，逆排列”的方法，即将整数部分逐次除2，依次记下余数，直到商为0。第一个余数为二进制数的最低位，最后一个余数为最高位。 将十进制数的小数部分转换为二进制数采用“乘基数，取整法，顺排列”的方法，即将小数部分逐次乘以2，取乘积的整数部分作为二进制数的各位。乘积的小数部分继续乘 i i K N 8 i 8?= ∑+∞ -∞ =i i K N 16 i 16?= ∑+∞ -∞ =第三章组合逻辑电路
第六章 组合逻辑电路要点
(完整版)第20章习题1-门电路与组合逻辑电路
第4章 组合逻辑电路 课后答案
第10章 组合逻辑电路
第4章 组合逻辑电路习题解答
第3章--组合逻辑电路习题解答
第4章组合逻辑电路教案
第三章 组合逻辑电路.
第11章 组合逻辑电路
第三章组合逻辑电路
数字电子技术第4章组合逻辑电路习题解答
第20章习题2门电路和组合逻辑电路
第3章组合逻辑电路1
河北联合大学 (原河北理工大学)电工学试题库及答案 第12章 组合逻辑电路 习题
数字电子技术第三章(组合逻辑电路)作业及答案
第三章_组合逻辑电路
第4章组合逻辑电路课后答案
河北联合大学 (原河北理工大学)电工学试题库及答案 第12章 组合逻辑电路 习题与答案
第11章 逻辑代数基础与组合逻辑电路[23页]
相关主题
文本预览