一、题目（二）2、加/减可逆计数器
二、要求：.设计一个4位二进制加/减可逆计数器。控制信号为1时，加计数；0时，减计数。要求写出Verilog代码，给出仿真波形（能反映出所有工作状态）。
三、思路方法：
题目要求的计数器是一个带有低电平负载和清零输入端的同步4位二进制计数器。内部应该像‘163一样采用D触发器而非T触发器，这样便于实现载入和清零功能。每个D触发器的输入由一个2输入多路复用器驱动，这个复用器由1个或门和2个与门构成。如果输入信号CLR_L有效，多路复用器的输出就为0。反之，如果输入信号LD_L有效，上面那个与门就把输入数据传送到输出端。如果CLR_L和LD_L都无效，下面的与门就把”异-或-非”门（XNOR）的输出传送到多路复用器的输出端。
它的二进制计数顺序既可以按升序进行也可以按降序进行，由输入信号UP/DN的值来控制。当UP/DN为1时，按升序计数；当UP/DN为0时，按降序计数。
四、仿真结果及分析
1、Verilog代码
module _counter(CLK,CLR_L,LD_L,ENP_L,ENT_L,UPDN,D,Q,RCO_L);
input CLK,CLR_L,LD_L,ENP_L,ENT_L,UPDN;
input [3:0]D ;
output [3:0]Q;
output RCO_L;
reg [3:0]Q;
reg RCO_L;
always @ (posedge CLK) //Creat the counter f-f behavior
if (!CLR_L) Q <= 4'b0;
else if(!LD_L) Q <= D;
else if(!ENT_L && !ENP_L && UPDN) Q <= Q+1;
else if(!ENT_L && !ENP_L && !UPDN) Q <= Q-1;
else Q <=Q;
always @ (Q or ENT_L or UPDN) //Creat RCO_L combinational output
if (!ENT_L && UPDN && (Q == 4'd15)) RCO_L = 0;
else if (!ENT_L && !UPDN && (Q == 4'd0)) RCO_L = 0;
else RCO_L = 1;
endmodule
2、所有功能的仿真结果
（1）加计数：计数器工作再自由计数模式且UPDN=1，计数器从0000加计数到1111时，RCO_L输出一个周期的低电平，然后计数器跳回0000重新开始计数。
结果分析：从仿真图中可以看到，Q从0000计数到1111然后跳回0000重新开始计数，满足计数要求。
（2）减计数：计数器工作再自由计数模式且UPDN=0，计数器从1111减计数到0000时，RCO_L输出一个周期的低电平，然后计数器跳回1111重新开始计数。
结果分析：从仿真图中可以看到，Q从1111计数到0000然后跳回1111重新开始计数，满足计数要求。
（3）清零：当CLR_L=0，计数器清零，输出为Q=0000。
结果分析：从仿真图可以看到，当CLR_L=0时，Q=0000，满足设计要求。
（4）置数：当LD_L=0时，计数器置数，Q=D。
结果分析：从仿真图可以看到，输出端D=0111，输出Q=0111，满足设计要求。
五、实验总结
通过Verilog硬件描述语言，设计了4位二进制加/减计数器，计数器有加计数、减计数、清零和置数的功能，且所有的这些设计功能都通过了仿真分析，符合设计要求。通过本次实验，学会了Quartus设计数字电路的一般方法和仿真方法，并且在实验中加深了对理论知识的理解。
学号 《金融IT入门-程序设计》 课程设计报告 中国地质大学长城学院XX 系 2017年月 3 日 目录 一．总体概述： 二．设计目标： 三．程序流程图： 四．程序代码： 评分细则 评分项优秀良好中等差 上课出勤 上课表现 上机情况 平时作业完成情况 期末大作业： （1）书写认真程度 题目：用Python编写简易计算器程序 学号： 专业： 班级： 姓名： 指导教师： 2016-2017学年第二学期
（2）内容详实程度（3）文字表达能力（4）是否体现观点 简短教师签名： 年月日 评 分 等 级 备 注 评分等级有五种：优秀、良好、中等、及格、不及格
一、设计内容 ------------------------------------------------------------------------------------------------- - 1 - 1. 课程设计目的：-------------------------------------------------------------------------------------- - 1 - 2.课程设计任务： --------------------------------------------------------------------------------- - 1 - 3.创新要求：---------------------------------------------------------------------------------------------- - 2 - 4.设计要求: ------------------------------------------------------------------------------------------------ - 2 - 二、原理和分析 ---------------------------------------------------------------------------------------------- - 2 - 1.开发的技术及功能 ----------------------------------------------------------------------------------- - 2 - 2.设计思路------------------------------------------------------------------------------------------------ - 2 - 3.设计效果图--------------------------------------------------------------------------------------------- - 2 - 三、设计过程 ------------------------------------------------------------------------------------------------- - 3 - 1. 程序思路： -------------------------------------------------------------------------------------------- - 3 - 2.功能实现：---------------------------------------------------------------------------------------------- - 4 - 1)加减乘除求余以及指数运算----------------------------------------------------------------- - 4 - 2)其他运算 ------------------------------------------------------------------------------------------ - 4 - 3)主要方法说明------------------------------------------------------------------------------------ - 5 - 4)程序流程图 --------------------------------------------------------------------------------------- - 5 - 3.算法思路：---------------------------------------------------------------------------------------------- - 6 - 4.数据分析：---------------------------------------------------------------------------------------------- - 7 - 四、设计结果和分析------------------------------------------------------------------------------------------ - 7 - ⒈运行调试------------------------------------------------------------------------------------------------ - 7 - 1)进行加减乘除求余以及指数运算----------------------------------------------------------- - 7 - 2)求倒 ------------------------------------------------------------------------------------------------ - 9 - 3)退格 ------------------------------------------------------------------------------------------------ - 9 - 4)清零 ---------------------------------------------------------------------------------------------- - 10 - 5)求余弦、求正切、对e求幂、求平方根、求自然对数、求倒运算 ------------- - 11 - 6)连续运算（例：2*3*4=24.0）------------------------------------------------------------- - 11 - 7)异常处理（例：求倒时输入数为0） --------------------------------------------------- - 11 - 五、设计体会和小结 -------------------------------------------------------------------------------------- - 12 - 六、参考文献 ----------------------------------------------------------------------------------------------- - 13 - 七、源程序--------------------------------------------------------------------------------------------------- - 13 - 一、设计内容 1.课程设计目的： 1）掌握Java语言的程序设计方法； 2）理论联系实际，进一步提高学生的软件开发技术； 3）培养学生分析、解决问题的能力； 4）提高学生实践论文撰写能力。 2.课程设计任务：
计数器的设计实验报告 篇一：计数器实验报告 实验4 计数器及其应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法二、实验原理 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是
CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 1、中规模十进制计数器 CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。 图5－ 9－1 CC40192引脚排列及逻辑符号 图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端 D0、D1、D2、D3 —计数器输入端 Q0、Q1、Q2、Q3 —数据输出端CR—清除端 CC40192的功能如表5－9－1，说明如下：表5－9－1 当清除端CR为高电平“1”时，计数
器直接清零；CR置低电平则执行其它功能。当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。 当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421 码十进制加、减计数器的状态转换表。加法计数表5－9－ 减计数 2、计数器的级联使用 一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。 图5－9－2是由CC40192利用进位
电子综合设计第二次设计作业（VHDL语言部分） （一）以余3码设计一模43的可逆计数器，并将结果以十进制输出。（设工作频率为20MHz）。 1、程序如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY f IS PORT(clk,clr,updn:STD_LOGIC; bcdn:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END ENTITY f; ARCHITECTURE rtl OF f IS SIGNAL count_7:STD_LOGIC_VECTOR(6 DOWNTO 0); SIGNAL bcd1n:STD_LOGIC_VECTOR(6 DOWNTO 0); BEGIN bcd1n<=count_7; B:PROCESS(count_7,clr,clk)IS BEGIN IF(clr='1')THEN count_7<=(OTHERS=>'0'); ELSIF(clk'EVENT AND clk='1')THEN IF(updn='1'AND count_7=126)THEN count_7<="0000000"; else count_7<=count_7+3; END IF; IF(updn='0')THEN count_7<=count_7-3; END IF; END IF; CASE bcd1n IS WHEN"0000000"=>bcdn<="0000000"; WHEN"0000011"=>bcdn<="0000001"; WHEN"0000110"=>bcdn<="0000010"; WHEN"0001001"=>bcdn<="0000011"; WHEN"0001100"=>bcdn<="0000100"; WHEN"0001111"=>bcdn<="0000101"; WHEN"0010010"=>bcdn<="0000110"; WHEN"0010101"=>bcdn<="0000111"; WHEN"0011000"=>bcdn<="0001000"; WHEN"0011011"=>bcdn<="0001001"; WHEN"0011110"=>bcdn<="0001010";
JAVA课程设计 小型计算器 学生姓名： 指导教师：李明江 系别：计算机科学系 专业：计算机科学与技术 年级：2008 应用2班 提交时间：2010年 12 月 22日学号：
目录 一概述 (3) 二总体方案设计 (4) 三详细设计 (6) 四程序的调试与运行结果说明.. 10 五课程设计总结 (19) 六附录...... 错误！未定义书签。
一设计任务书 1.程序具备的功能： （1）使用图形用户界面：一个文本框；0-9数字按钮；加、减、乘、除运算符；“等于”符号；复位按钮； （2）完成整数、实数的四则运算（加、减、乘、除）； （3）通过按钮点击实现数据的复位（清零）；（4）实数运算中小数位的精度一致。 2．课程设计的主要设计思想 对于此计算器程序，首先要设计其GUI 界面，总体界面有一个文本框，18个按钮，总体界面用BorderLayout布局。 文本框放置在最NORTH，然后0到9以及+，-，*，/的按钮放置到一个面板Panel 中，添加到整体布局的CENTER，界面设计
完成。 布局设计好后再添加按钮事件。对于此程序要考虑到点击加、减、乘、除按钮时是否有点击数字按钮，如果是第一次点击数字按钮或者是点击数字按钮前点击了加、减、乘、除按钮则直接把数字按钮的数值设置到文本框中，否则则应把文本框中的内容加上你所点击按钮的数值设置到文本框中。 在进行加、减、乘、除计算时要把点击加、减、乘、除按钮之前的数值保存下来，运算时是这个被保存下来的数值和文本框中的数值加、减、乘、除。 二总体方案设计 1.界面设计 界面设计要求用GUI，界面设计中有用到swing组件的TextField和Button，用到awt 中的BorderLayout和GridLayout布局管理方
--底层设计实体计数器163 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity v74hc163 is port( clk,clr_l,ld_l,ctp,ctt : in std_logic; d: in unsigned (3 downto 0); --置数输入 q : out unsigned (3 downto 0); --计数输出 rco : buffer std_logic); --进位输出end v74hc163 ; architecture behave of v74hc163 is signal iq : unsigned (3 downto 0); begin process(clk, ctt, iq) begin if clk'event and clk='1' then if clr_l = '0' then iq <= (others =>'0'); --同步清0 elsif ld_l ='0' then iq<=d; --同步置数 elsif rco ='1' then iq <= d; --计数满重新计数 elsif (ctt and ctp) ='1' then iq<= iq+1 ; --计数end if; end if; if (iq=15) and (ctt='1') then rco<='1'; --计到15进位else rco<='0'; end if; q<=iq; end process; end behave ; --底层设计实体与非门 library ieee; use ieee.std_logic_1164.all; entity nand_gate is port ( a,b:in std_logic; nand_result:out std_logic); end nand_gate; architecture behave of nand_gate is begin nand_result<=not(a and b); end behave; --底层设计实体非门 library ieee; use ieee.std_logic_1164.all;
自动化专业电子课程设计报告题目：可编程可逆计数器设计 姓名王振 学号0808020231 指导教师：廖晓纬 评阅成绩等次： 电气信息工程系 2010-2011 第二学期
摘要：本课程设计是基于Altera公司开发的QuartusⅡ软件进行的设计，利用QuartusⅡ设计软件的元件库所提供的集成器件来实现任意进制计数器的设计，此软件是学习EDA（电子设计自动化）技术的重要软件。其中硬件使用高性价比的FPGA／CPLD（元件可编程逻辑闸阵列/复杂可编程逻辑器件）器件，软件利用VHDL（超高速集成电路硬件描述语言）语言，计数器电路的功能取决于硬件描述语言对设计对象建模的描述，经过精心调试使可编程器件的芯片利用效率达到最优，较之以往的数字电路设计和单片机功能设计具有灵活简便的优势，特别是在对复杂计数器设计，可大大减少调试时间，优化系统设计。 关键词：EDA；任意进制计数器；QuartusⅡ；VHDL
目录 前言 (3) 一、设计的任务与要求 (4) 1.1 设计任务 (4) 1.2 设计要求 (4) 二、总体设计和系统框图 (4) 2.1计数器方案 (4) 2.2 数码管驱动显示方案 (4) 2.3 N进制设定设计方案 (5) 2.4电路系统总体设计 (5) 三、硬件设计 (6) 3.1计数器部分设计硬件连接方式 (6) 3.2 驱动译码部分设计 (7) 3.3进制输入部分设计 (7) 3.4整体电路部分 (7) 四、软件设计（系统仿真） (9) 4．1程序工作流程图 (9) 4.2 仿真步骤及结果 (10) 五、设计结果分析 (12) 5.1 系统能实现的功能 (12) 5.2 系统所选用软件及芯片型号 (12) 六、设计总结和体会 (12) 6.1设计总结 (12) 6.2设计的收获及体会 (12) 6.3 设计的完善 (13) 致谢 (13) 参考文献 (13) 程序代码 (14)
沈阳航空航天大学 课程设计报告 课程设计名称：单片机系统综合课程设计课程设计题目：简易计算器的设计与实现 院（系）： 专业： 班级： 学号： 姓名： 指导教师： 完成日期：
沈阳航空航天大学课程设计报告 目录 第1章总体设计方案 (1) 1.1设计内容 (1) 1.2设计原理 (1) 1.3设计思路 (2) 1.4实验环境 (2) 第2章详细设计方案 (3) 2.1硬件电路设计 (3) 2.2主程序设计 (7) 2.2功能模块的设计与实现 (8) 第3章结果测试及分析 (11) 3.1结果测试 (11) 3.2结果分析 (11) 参考文献 (12) 附录1 元件清单 (13) 附录2 总电路图 (14) 附录3 程序代码 (15)
第1章总体设计方案 1.1 设计内容 本设计是基于51系列的单片机进行的十进制计算器系统设计，可以完成计算器的键盘输入，进行加、减、乘、除1位无符号数字的简单四则运算，并在6位8段数码管上显示相应的结果。 设计过程在硬件与软件方面进行同步设计。硬件方面从功能考虑，首先选择内部存储资源丰富的8751单片机，输入采用4×4矩阵键盘。显示采用6位8段共阳极数码管动态显示。软件方面从分析计算器功能、流程图设计，再到程序的编写进行系统设计。编程语言方面从程序总体设计以及高效性和功能性对C语言和汇编语言进行比较分析，最终选用汇编语言进行编程，并用protel99se涉及硬件电路。 1.2 设计原理 在该课程设计中，主要用到一个8751芯片和串接的共阳数码管,和一组阵列式键盘。作为该设计的主要部分，下面将对它们的原理及功能做详细介绍和说明。 1)提出方案 以8751为核心，和数码管以及键盘用实验箱上已有的器件实现计算器的功能。 2) 总体方案实现 (1)要解决键值得读入。先向键盘的全部列线送低电平，在检测键盘的行线，如果有一行为低电平，说明可能有按键按下，则程序转入抖动检测---就是延时10ms再读键盘的行线，如读得的数据与第一次的相同，说明真的有按键按下，程序转入确认哪一键按下的程序，该程序是依次向键盘的列线送低电平，然后读键盘的行线，如果读的值与第一次相同就停止读，此时就会的到键盘的行码与列码
异步计数器实验报告 篇一：设计一个异步四位二进制计数器实验报告捞金版/广西大学实验报告纸 ___________________________________________________ __________________ 姓名：曾宪金 0802100513电气工程学院电气自动化类专业 085班 XX年12月18日 实验内容___________________________________指导老师宋春宁【实验名称】 设计一个异步四位二进制可逆计数器 【实验目的】 学习用集成触发器构成计数器的方法。 【设计任务】 用D触发器（74LS74）设计一个异步四位二进制可逆计数器。要求使用的集成电路芯片种类不超过3种。（提供器件：74LS74、CC4030） 【实验用仪器、仪表】 数字电路实验箱、万用表、74LS74、CC4030等。 【设计过程】 用四个D触发器串接起来可以构成四位二进制加法计数器（每个D触发器连接为T'触发器）。计数器的每级按逢二
进一的计数规律，由低位向高位进位，可以对输入的一串脉冲进行计数，并以16为一个计数值环。其累计的脉冲数等于2n（n为计数的位数）。减法计数器的计数原理与加法计数器的计数原理相反。 1. 根据题意列出状态表，如表1。 令A=0时，计数器为加法计数器；A=1时，计数器为减法计数器。 2. 根据状态表画卡诺图确定各触发器的时钟信号方程： CP 3 CP n 由卡诺图化简可得各触发器的时钟信号方程为： CP3?AQn2?AQn2?A?Qn2CPn2?AQ1?AQn1?A?Qn1 CP?AQn0?AQn0?A?Qn10CP0为输入脉冲信号。 各触发器的输出信号为： Q3、Q2、Q1、Q0 各触发器的激励方程为： Qn?1n0?D0?Q0 Qn?11?D1?Qn1 Qn?12?D2?Qn2 Qn?13?Dn3?Q3； 各触发器的状态方程为： Q3n?1?D3CP3?Q3nCP3?Q3nCP3?Q3nCP3
《光电子技术》课程设计课题名称：红外可逆计数器设计 指导老师：曾维友
一、课题名称： 红外可逆计数器设计 二、设计任务： 设计一个红外可逆计数器，要求： 1、当一物体沿某一方向经过计数器时，计数器进行加一计数；而物体沿反方向经过计数器时，计数器进行减计数； 2、用数码管显示当前的计数值，最大计数值为1000； 3、设计方案经济、实用、可靠。 三、设计方案： 方案（1）：红外发射管 + 一体化按收头：适用于发射管与接收管距离较大的情形 方案（2）：槽型光电开关：适用于发射管与接收管距离较小的情形 方 波发生器 TSOP34838 38KHz 单片机系统 显示模块 单 片机系统 显示模块 Vcc
四、方案选择 由以上两种方案的设计框图可以看出：两种方案的唯一不同之处在于光电发射和接收装置，方案一釆用的是红外发射管加上一体化接收头，适用于发射管与接收管距离较大的情形，而且为了防止误动作，在光电发射部分加入了方波调制电路，因而具有较好的抗干扰能力；而方案二的电路比较简单，只用了一个槽型光电开关，外加两个限流电阻和一个反相器，这种电路适用于发射管与接收管距离较小的情形。考虑到越来越多的流水线上的产品和各种公共场所需要进行自动计数，而在这种情形下发射管与接收管距离一般都比较较大，加之方案一有较强的抗干扰能力。综合以上考虑，我们选择了方案一。 五、模块设计 1、方波发生电路 方波发生器的组成方式很多，可以用集成运放构成，可以用一些定时芯片构成，也可以用一些数字门电路构成。由于在数电课程中，我们已经学习了用555定时器构成的方波发生器，对此比较熟悉，电路也比较简单，而且性能良好，因此我们选择了用NE555构成的方波发生器。电路如下：
虚拟仪器大作业——模拟计算器 班级:电1004 姓名： 学号：20102389
一、设计思想： .创建3个字符串显示控件num1，num2，num3，其中： 1、第一个输入数据存储在num1中 2、第二个输入数据存入num2中 3、将其赋给 num3，并使num2为空，以便输入的数据存入num2 4、所有的运算是在num1和 num3间进行 5、运算结果都赋给result，同时赋给num1，用于下一次的运算 .创建4个布尔开关按钮change，change1，change2，change3，其中： 1、Change的真假用来判断是第一个数据还是第二个数据 2、change1的功能是在输入=，运算完后，不需要初始化即可进行下一次运算 3、change2用来去掉数据小数末尾的0 4、change3用来保证backspace键仅对输入的数据有效，对运算结果无效 .创建2个数值显示控件type1，type2，并分别在其后面板的属性——数据类型——表示法中选择U8其中： 1、type1用来存储运算符号 2、type2用来保证连续“+、-、*、/”的正确性 3、所有的运算结果都赋给result 4、result经过去零处理后得到result1，将数据显示在前面板上。 二、实现过程 1、面板按键的设计及感应 首先，在前面板上建立一个簇 然后在簇中再建立布尔量，复制20个以满足键的需求（0--9十个数字键，一个小数点键，一个等号键，四则运算键，一个开方键，一个平方键，一个倒数键，一个反号键，一个清零键及一个退出键并注意按键的顺序）。 将按键给值并作适当的美化处理
在后面板中通过将簇中元素按产生的顺序组成一个一维数组，这样就实现了每个键与数字(0--20)之间的对应。每次按下一个键时，通过 查找出对应的键并把结果(对应的数字)连接到一个case结构，然后执行对应case结构中的程序，至此就完成了对一个键的感应过程。 2、数字的键入（0~8键入1~9数字） 由于第一个输入和第二个输入所存放的地方不同（第一个存于num1，第二个存于num2→mun3再清空num2），所以有必要对此分开处理。创建2分支（真、假）的case结构。 用change控制分支的选择：在处创建局部变量并转换为读入。由于数字的键入是数据输入，change3用来保证backspace键仅对输入的数据有
课程实验报告课程名称：数字电路与逻辑设计 专业班级：计实1001班 学号：U201014488 姓名：王宸敏 指导教师： 周次：第十周 同组人员：熊凯 报告日期：2012年5月18日 计算机科学与技术学院
【容A】 一、实验名称 利用所给组件，设计一个同步模4可逆计数器，其框图如图5.9所示。图中，X为控制变量，当X=0是进行加一计数，X=1时进行减一计数；Y2、Y1为计数状态；Z为进位或借位输出信号。 二、实验目的 掌握同步时序电路实验的设计方法，验证所设计的同步时序逻辑电路，加深对“同步”和“时序”这两个名词的理解。 三、实验所用仪器和组件 1.双D触发器组件2片，型号为74LS74 2.负沿双JK触发器2片，型号为74LS73 3.二输入四“与非”门2片，型号为74LS00 4.二输入四“或非”门1片，型号为74LS02 5.三输入三“与非”门1片，型号为74LS10 6.二输入四“异或”门1片，型号为74LS86 7.六反相器组件2片，型号为74LS04 四、实验设计方案及逻辑图 1.首先画出状态图如下：
X Y2 Y1 12+n y 11+n y D2 D1 Z 0 0 0 0 1 0 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 1 0 1 1 1 0 1 0 0 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 3.由真值表得到D1、D2及Z 的卡诺图如下： D2： X y2y1 00 01 11 10 0 0 1 0 1 1 1 1 121212122y y x y xy y y x y y x D +++= 21y y x ⊕⊕= D1： X y2y1 00 01 11 10 0 1 0 0 1 1 1 1 11y D = Z ： X y2y1 00 01 11 10 0 0 0 1 0 1 1 1212y y x y y x Z +=
简单计算器设计报告 045 一、基本功能描述 通过文本编辑框实现基本整数的加减乘除运算 二、设计思路 如下图是整个程序进行的流程图，基本方法是在ItemText文本编辑框输入字符，程序对字符进行判断，若输入不是数字则提示错误。输入正常时，通过下拉框ComboBox_InsertString 选择相应运算符。点击等号IDC_OK，即可得出运算结果。操作简便，算法简单。 三、软件设计 1、设计步骤 打开Microsoft Visual C++ 6.0,在文件中点击新建，在弹出框内选择MFC AppWizard[exe]工程，输入工程名zhoutong及其所在位置，点击确定 1
将弹出MFC AppWizard-step 1对话框，选择基本对话框，点击完成 MFC AppWizard就建立了一个基于对话窗口的程序框架
四、主要程序分析 1、字符判定函数 BOOL IsInt(TCHAR*str) { int i=atoi(str); TCHAR strtemp[256]; wsprintf(strtemp,"%i",i); if(strcmp(str,strtemp)!=0) { return FALSE; } Else { return TRUE; } } 该函数通过atoi把文本编辑框读取的字符转换为数字，再通过wsprintf把转换数字转换为字符，通过strcmp比较原字符和转换得来的字符。如相同返回true,不通则返回false. 3、运算符选择程序 BOOL Main_OnInitDialog(HWND hwnd, HWND hwndFocus, LPARAM lParam) { HWND hwndComboOP=GetDlgItem(hwnd,IDC_COMBOOP); ComboBox_InsertString(hwndComboOP,-1,TEXT("+")); ComboBox_InsertString(hwndComboOP,-1,TEXT("-")); ComboBox_InsertString(hwndComboOP,-1,TEXT("*")); ComboBox_InsertString(hwndComboOP,-1,TEXT("/")); return TRUE; } 3
2020 同步计数器的设计实验报告文档 Contract Template
同步计数器的设计实验报告文档 前言语料：温馨提醒，报告一般是指适用于下级向上级机关汇报工作，反映情况，答复上级机关的询问。按性质的不同，报告可划分为：综合报告和专题报告；按行文的直接目的不同，可将报告划分为：呈报性报告和呈转性报告。体会指的是接触一件事、一篇文章、或者其他什么东西之后，对你接触的事物产生的一些内心的想法和自己的理解 本文内容如下：【下载该文档后使用Word打开】 同步计数器的设计实验报告 篇一：实验六同步计数器的设计实验报告 实验六同步计数器的设计 学号： 姓名： 一、实验目的和要求 1．熟悉JK触发器的逻辑功能。 2．掌握用JK触发器设计同步计数器。 二、实验仪器及器件 三、实验预习 1、复习时序逻辑电路设计方法。 ⑴逻辑抽象，得出电路的状态转换图或状态转换表 ①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常都是取原因（或条件）作为输入逻辑变量，取结
果作输出逻辑变量。 ②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。 ③按照题意列出电路的状态转换表或画出电路的状态转换图。通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。 ⑵状态化简 ①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。 ②合并等价状态，使电路的状态数最少。 ⑶状态分配 ①确定触发器的数目n。因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n ②给每个电路状态规定对应的触发器状态组合。 ⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程 ①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。 ②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。 ⑸根据得到的方程式画出逻辑图 ⑹检查设计的电路能否自启动 ①电路开始工作时通过预置数将电路设置成有效状态的一种。 ②通过修改逻辑设计加以解决。
课设报告 福建工程学院软件学院 题目：汇编计算器 班级： 1301 姓名 学号： 指导老师： 日期：
目录 1、设计目的 (3) 2、概要设计 (3) 2.1 系统总体分析 (3) 2.2 主模块框图及说明 (3) 3、详细设计 (4) 3.1 主模块及子模块概述 (4) 3.2各模块详运算 (4) 4、程序调试 (7) 4.1 运行界面分析 (7) 算法分析 (7) 4.2 调试过程与分析 (9) 5、心得体会 (11) 5.1 设计体会 (11) 5.2 系统改进 (11) 附录： (11)
1、设计目的 本课程设计是一次程序设计方法及技能的基本训练，通过实际程序的开发及调试，巩固课堂上学到的关于程序设计的基本知识和基本方法，进一步熟悉汇编语言的结构特点和使用，达到能独立阅读、设计编写和调试具有一定规模的汇编程序的水平。 2、概要设计 用8086汇编语言编写一个能实现四则混合运算、带括号功能的整数计算器程序。程序能实现键盘十进制运算表达式的输入和显示（例如输入：“1+2*(3-4)”），按“=”后输出十进制表示的运算结果。 2.1 系统总体分析 在8086的操作环境下，该计算器分成输入，数据存储，运算功能，输出几个大模块，实现了使用者使用该计算器时输入一个算式，能让系统进行计算。此计算器的实现功能是基本的数学的四则运算，结果范围在0~65535。 2.2 主模块框图及说明 此流程图简要的表现出了所要实现的功能以及一些功能的大概算法，同时也是我编写的一个总体的框架。 程序流程图说明：通过流程图，可以看出程序运行时，首先输出提示语气，当用户输入后，程序根据所输入内容进行判断，通过判断的结果来决定调用哪个功能模块，首要先要要判断的是否为0-9，“+”“-”“*”“/”这些字符，若不是就会报错，实则根据运算符号调用其功能模块完成运算。最后将运算的结果显示在主频幕上，返回主程序，使用户可以重新输入。
北华航天工业学院 课程设计报告（论文） 课设名称： EDA技术与应用 设计课题：计数器及数码显示综合设计 专业班级： B12241 学生姓名：白冬雪田尉均 指导教师：齐建玲 设计时间： 2014年 12月 15日
北华航天工业学院电子工程系 EDA 课程设计任务书 姓名：白冬雪田 尉均 专业： 测控技术与 仪器 班级：B12241 指导教师：齐建玲职称：教授 课程设计题目：计数器及数码显示综合设计 已知技术参数和设计要求： ①总体设计要求：设计一个能在７段数码管上动态刷新显示十进制、十二进制、六十进制、四位二进制计数器计数结果的ＶＨＤＬ语言程序并在EDA实验开发系统上实现该功能。 ②技术要点：VHDL语言编辑程序、共阴7段数码管及FPGA可编程芯片的工作原理与连线。 所需仪器设备：实验箱，电脑 成果验收形式：实验报告，硬件实验结果 参考文献： 李国洪、胡辉、沈明山等编著《EDA技术与实验》—机械工业出版社出版。 时间安排 2014年12月14日-15日编辑VHDL语言程序 2014年12月16日硬件调试程序 2014年12月17日实验箱答辩验收 指导教师：齐建玲教研室主任：王晓 2014年 12月 17日
内容摘要 用VHDL语言在MAX+PLUS2环境下 设计一个带使能输入、进位输出及同步清零的十进制计数器。 设计一个带使能输入及同步清零的十二进制计数器。 设计一个带使能输入及同步清零的六十进制加法计数器。 设计一个四位二进制可逆计数器。 设计一个共阴7段数码管控制接口，在时钟信号的控制下，使六位数码管动态刷新显示上述计数器的计数结果。 最后在EDA实验开发系统实验操作。
实验九可逆计数器的功能测试及应用电路 实验目的： （1）掌握可逆计数器74LS191、74LS191、74LS192、74LS193的逻辑功能及使用方法。 （2）熟悉可逆计数器实现任意进制的数码倒计时电路的工作原理。 实验仪器与器件： 实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。 74LS191、74LS191、74LS191或74HC48、74LS00和74LS04。 实验内容： 1测试74LS190和74LS191的逻辑功能，并用数码管显示，验证是否与表2-9-4一致，分别画出各单元的电路图，写出各自的状态 实验原理：单时钟74LS191二进制同步加/减计数器的功能表如下： 表2-9-4 单时钟74LS191二进制同步加/减计数器的功能表 单时钟74LS191二进制同步加/减计数器是十进制的，其他功能与74LS191一样。它的有效状态为0000~1001. 实验电路： 如图所示是减计数时当计数器的状态变为0时的电路状态：RCO=0，MAX/=1； MIN
实验现象与结果： 该结果是当CTEN =0，D L =1，D U /=1时，A B C D Q Q Q Q 的 波形图； 该结果是当CTEN =0，D L =1，D U /=1时， RCO 与MIN MAX /的波形图
需要说明的是：当CTEN= D L=1时，电路保持原来的状态。 2测试74LS192和74LS193的逻辑功能，并用数码管显示，验证是否与表2-9-3及2-9-5一致。画出测试电路图。 实验原理： 双时钟74LS192同步十进制可逆计数器的功能表如下表所示，74LS192是十进制计数器。 表2-9-3双时钟74LS192同步十进制可逆计数器的功能表 输入输出工作 状态 U CP UP D CP DOW N CLR D L DCBA A B C D Q Q Q Q U TC D TC ＊＊H H ＊＊＊＊0000 H H 异步 清零＊＊L L 1001 1001 H H 异步 置数 H ↑L H ＊＊＊＊1001→ 0001→ 0000H H H L 减法 计数 ↑H L H ＊＊＊＊0000→ 1000→ 1001H L H H 加法 计数 双时钟74LS193二进制同步加/减法计数器的功能表如下表所示，74LS193是一个十六进制的计数器。
武汉工程大学 —虚拟仪器课程设计报告 院系：电气院 题目：labview计算器 班级：测控02 学号：0904010217 姓名：吕禹 指导老师：李国平 小组成员:黎巧珍、王悦、张松、卢崇俊、洪俊初、於旭、徐洁、吕禹设计时间:2011年11月5号
一、设计思想： .创建3个字符串显示控件num1，num2，num3，其中： 1、第一个输入数据存储在num1中 2、第二个输入数据存入num2中 3、将其赋给 num3，并使num2为空，以便输入的数据存入num2 4、所有的运算是在num1和 num3间进行 5、运算结果都赋给result，同时赋给num1，用于下一次的运算 .创建4个布尔开关按钮change，change1，change2，change3，其中： 1、Change的真假用来判断是第一个数据还是第二个数据 2、change1的功能是在输入=，运算完后，不需要初始化即可进行下一次运算 3、change2用来去掉数据小数末尾的0 4、change3用来保证backspace键仅对输入的数据有效，对运算结果无效 .创建2个数值显示控件type1，type2，并分别在其后面板的属性——数据类型——表示法中选择U8其中： 1、type1用来存储运算符号 2、type2用来保证连续“+、-、*、/”的正确性 3、所有的运算结果都赋给result 4、result经过去零处理后得到result1，将数据显示在前面板上。 二、实现过程 1、面板按键的设计及感应 首先，在前面板上建立一个簇 然后在簇中再建立布尔量，复制20个以满足键的需求（0--9十个数字键，一个小数点键，一个等号键，四则运算键，一个开方键，一个倒数键，一个反号键，一个清零键及一个退出键并注意按键的顺序）。 将按键给值并作适当的美化处理
实验4 计数器及其应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法 二、实验原理 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 1、中规模十进制计数器 CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。 图5－9－1 CC40192引脚排列及逻辑符号 图中LD—置数端 CP U—加计数端 CP D—减计数端 CO—非同步进位输出端BO—非同步借位输出端 D0、D1、D2、D3—计数器输入端 Q0、Q1、Q2、Q3—数据输出端 CR—清除端
CC40192的功能如表5－9－1，说明如下： 表5－9－1 输 入 输 出 CR LD CP U CP D D 3 D 2 D 1 D 0 Q 3 Q 2 Q 1 Q 0 1 × × × × × × × 0 0 0 0 0 0 × × d c b a d c b a 0 1 ↑ 1 × × × × 加 计 数 0 1 1 ↑ × × × × 减 计 数 当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。 当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。 当CR 为低电平，LD 为高电平时，执行计数功能。执行加计数时，减计数端CP D 接高电平，计数脉冲由CP U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时，加计数端CP U 接高电平，计数脉冲由减计数端CP D 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。 表5－9－2 加法计数 输入脉冲数 0 1 2 3 4 5 6 7 8 9 输出 Q 3 0 0 0 0 0 0 0 0 1 1 Q 2 1 1 1 1 Q 1 0 0 1 1 0 0 1 1 0 0 Q 0 1 0 1 1 1 1 减计数 2、计数器的级联使用 一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。 图5－9－2是由CC40192利用进位输出CO 控制高一位的CP U 端构成的加数级联图。