集成门电路习题解答18
自我检测题
1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4．CMOS门电路的灌电流负载发生在输出低电平情况下。负载电流越大，则门电路输出电压越高。
5．CMOS门电路的静态功耗很低。随着输入信号频率的增加，功耗将会增加。
6．OD门在使用时输出端应接上拉电阻和电源。
7．三态门有3种输出状态：0态、1态和高阻态。
8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门；
10．CMOS传输门可以用来传输数字信号或模拟信号。
11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12．当CMOS反相器的电源电压V DD＜V TN+TP
V（V TN、V TP分别为NMOS管和PMOS 管的开启电压）时能正常工作吗？
答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13．CMOS反相器能作为放大器用吗？
答：可以。在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。反相器的输入电压稍有变化，输出就发生很大变化。
14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？
解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。
15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？
解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件：
V OH（min）≥V IH（min）
V OL（max）≤V IL（max）
集成门电路习题解答19
）
（m ax
OH
I≥nI IH（max）
I OL（max）≥m）
（m ax
IL
I
16．已知图T2.16所示电路中各MOSFET管的T V=2V，若忽略电阻上的压降，则电路中的管子处于导通状态。
+1.5V+0V
+5V
+5V
0V
+5V
A．B．C．
D．
图T2.16
17．三极管作为开关时工作区域是。
A．饱和区+放大区B．击穿区+截止区
C．放大区+击穿区D．饱和区+截止区
B．V IH（min）、V OH（min）、V OL（max）、V IL（max）
C．V OH（min）、V IH（min）、V OL（max）、V IL（max）
D．V IH（min）、V OH（min）、V IL（max）、V OL（max）
19．对CMOS门电路，以下说法是错误的。
A．输入端悬空会造成逻辑出错
B．输入端接510kΩ的大电阻到地相当于接高电平
C．输入端接510Ω的小电阻到地相当于接低电平
D．噪声容限与电源电压有关
20．某集成电路芯片，查手册知其最大输出低电平V OL（max）=0.5V，最大输入低电平V IL（max）=0.8V，最小输出高电平V OH（min）=2.7V，最小输入高电平V IH（min）=2.0V，则其低电平噪声容限V NL= 。
A．0.4V B．0.6V C．0.3V C．1.2V
21．某集成门电路，其低电平输入电流为1.0mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N= 。
A ．8 B．10 C．40 D．20
22．设图T2.22所示电路均为LSTTL门电路，能实现A
F 功能的电路是。
集成门电路习题解答20
G G
G
V
1k
A F F
F A F
A
A．B．C．D．
图T2.22
23．设图T2.23所示电路均为CMOS门电路，实现B
A
F+
=功能的电路是
。
A
B
F
A
B
A
B
F
A
B F
A．B．C．D．
图T2.23
24．如图
T2.24所示LSTTL门电路，当EN=0时，F的状态为。
B．B
A
F=C．AB
F=D．
B
A
F=
F
A
B
C
F
图T2.24 图T2.25
25．OD门组成电路如图T2.25所示，其输出函数
F为。
A．BC
AB
F+
=C．)
)(
(C
B
B
A
F+
+
=D．BC
AB
F⋅
=
习题
1．写出如图P2.1所示CMOS门电路的逻辑表达式。
集成门电路习题解答21
V DD
Y
A
B
V DD
Z
C
图P2.1
图P2.2
解：
Y
B
A
Y⋅
=（与非门）
2．写出如图P2.2所示CMOS门电路的逻辑表达式。
解：AB
D
C
AB
D
C
Z+
+
=
⋅
+
=
3．双互补对与反相器引出端如图P2.3所示，试将其分别连接成：（1）三个反相器；
（2）3输入端与非门；（3）3输入端或非门；（4）实现逻辑函数）
（B
A
C
L+
=；（5）一个非门控制两个传输门分时传送。
13 14 7
82
1
5
4
11
9
10
V DD V
DD
V
V SS
V
SS
V
SS 图P2.3
解：（1）3个反相器
集成门电路习题解答 22
148
24
119
10
V DD
V DD V V SS V SS V SS V DD V DD
V DD
（2）3输入与非门
DD V DD
Y
A
B C
（3）3输入或非门
V A
B C
Y
（4）实现逻辑函数）（B A C Y +=
集成门电路习题解答23
V
Y
A
B
C
V
A
Y
连接图等效图当C=0时，Y=1；当C=1时，B
A
Y+
=
（5）一个非门控制两个传输门分时传送
C
4．电路如图P2.4所示，G1为74HC系列CMOS门电路，其数据手册提供的参数为V OL（max）=0.33V，V OH（min）=3.84V，I OL（max）=4mA，I OH（max）= -4mA。三极管T导通时V BE=0.7V，饱和时V CES=0.3V，发光二极管正向导通时压降V D=2.0V。
（1）当输入A、B取何值时，发光二极管D有可能发光？
（2）为使T管饱和，T的β值应为多少？
A
B
D
图P2.4
解：（1）要使发光二极管D发光，必须使T管饱和导通，要使T管饱和导通，必须使
集成门电路习题解答 24
G 1输出高电平，即A 和B 至少有一个为低电平。
（2）为使三极管导通时进入饱和状态，三极管β的选择必须满足I B ≥I BS ，式中
βββ3
.551.03.00.25C CES D CC BS =
⨯--=--=R V V V I mA 314.010
7
.084.3B BE OH B =-=-=
R V V I 代入给定数据后，可求得β≥17。
5．有一门电路内部电路如图P2.5所示，写出Y 的真值表，画出相应的逻辑符号。 解：真值表
逻辑符号
EN
A Y
6
．分析如图P2.6
所示电路的逻辑功能，画出其逻辑符号。
EN
Y
A
B
Y
V
图P2.5
图P2.6
解：A 、B 为电路输入变量，F 为输出变量，只要列出真值表，就可判断其逻辑功能。
7．由三态门构成的总线传输电路如图P2.7所示，图中n 个三态门的输出接到数据传
集成门电路习题解答 25
输总线，D 0、D 1、…、D n-1为数据输入端，0CS 、1CS 、…、1-n CS 为片选信号输入端。试问：（1）片选信号应满足怎样的时序关系，以便数据D 0、D 1、…、D n-1通过总线进行正常传输？（2）如果片选信号出现两个或两个以上有效，可能发生什么情况？（3）如果所有的信号均无效，总线处在什么状态？
01
n-1
n
图P2.7
解：（1）片选信号任何时刻只能有一个为低电平； （2）总线冲突。 （3）高阻态。
8．分析如图P2.8（a ）、（b ）所示电路的逻辑功能，写出电路输出函数S 的逻辑表达式。
B
B
S A S
（a ） （b ）
图P2.8
解：（1）
输出S 是A 和B 的异或函数，即B A S ⊕= （2）
集成门电路习题解答 26
输出S 是A 和B 的异或函数，即
9．晶体管电路如图P2.9所示，试判断各晶体管处于什么状态？
i C
v I =+6V
=50（a
）
V =5V i C
i B
=20
30k （b ）
图P2.9
解：（a ）根据图中参数
mA mA R V v i B 106.0507
.06=-=-=
B BE I mA mA R V V i C
C BS 24.01
503
.012=⨯-=-=
C CES β
因为i B ＜i BS ，故T 1管处于放大状态。 （b ）mA mA R V V i B 143.030
7
.05=-=-=
B BE C
C mA mA R V V i CC BS 078.03
203
.05=⨯-=-=
C CES β
因为i B ＞i BS ，故T 2管处于饱和状态。
10．已知电路如图P2.10所示，写出F 1、F 2、F 3和F 与输入之间的逻辑表达式。
V CC
A D
C B
F
集成门电路习题解答27 图P2.10
解：AB
F=
1，CD
F=
2
，CD
AB
F+
=
3
，CD
AB
F+
=
11．分析如图P2.11所示电路的逻辑功能，指出是什么门。
F A
B
图P2.11
解：A、B
电路为OC输出的同或门.
12．图P2.12（a）所示为LSTTL门电路，其电气特性曲线如图P2.12（b）所示。请按给定的已知条件写出电压表的读数（填表P2.12
）。假设电压表的内阻≥100kΩ。
v
O v I/V
v
I
/V R
1（a）（b）
图P2.12
表P2.12
集成门电路习题解答 28
解：
13．图P3.13中G 1、G 2、
G 3 为
LSTTL 门电路，G 4、G 5、G 6为
CMOS 门电路。试指出各门的输出状态（高电平、低电平、高阻态？）
。
G Y 1
0.3V G Y 2
G V 4
10k V Y 5
V DD
G 6
Y 6
Y 3
G 5V
图P2.13
解：Y 1高电平，Y 2高阻态，Y 3低电平，Y 4高电平，Y 5低电平，Y 6低电平
14．如图P2.14
所示逻辑电路能否实现所规定的逻辑功能？如能的在括号内写“Y ”，错的写“N ”。
V DD A
C
B
L 1
A B C D
L 2
图P2.14
集成门电路习题解答 29
⎩
⎨
⎧+====C A L B C
L B 1110时，时，（ ） L 2=AB +CD （ ）
解：Y ，N
15．如图P2.15所示逻辑电路能否实现所规定的逻辑功能？如能的在括号内写“Y ”，错的写“N ”。
A C
B L 2
V DD
A
B C L 1
图P2.15
CD AB L +=1（ ） ⎪⎩⎪⎨
⎧====C
L B AC L B 2210时，时，（ ）
解：Y ，N
16．由门电路组成的电路如图P2.16所示。试写出其逻辑表达式。
Y 1
A B C
2
TTL 门电路
TTL 门电路
A
B C
3
图P2.16
解：C B A C B A Y =+⋅+=01，B C A B C B AB C Y +=⋅+⋅⋅=2，3==+Y A BC A BC ⋅ 17．由门电路组成的电路如图P2.17所示。试写出其逻辑表达式。
集成门电路习题解答 30
S 0S 1
Y
图P2.17
解：301201101001D S S D S S D S S D S S Y +++=
18．一个发光二极管导通时的电压降约为2.0V ，正常发光时需要5mA 电流，当发光二极管采用如图2.2-21（a ）那样连接到74LS00与非门上时，请确定电阻R 的一个合适值。74LS00的相关参数可参见表2.2-3。
解：Ω=--=--=
530mA 5/V )0.235.00.5(LED
LED
OL CC I V V V R
注意：在大多数应用中，发光二极管串联电阻的准确值是不重要的，本例中可采用510Ω现成电阻。
19．图P2.19中，LSTTL 门电路的输出低电平V OL ≤0.4V 时，最大灌电流I OL （max ）
=8mA ，输出高电平时的漏电流I OZ ≤50μA ；CMOS 门的输入电流可以忽略不计。如果要求Z 点高、低电平V H ≥4V 、V L ≤0.4V ，请计算上拉电阻R C 的选择范围。
图P2.19
解：（1）当Z 点输出高电平时，应满足下式：
V H =+5V -R C I OZ ≥4V
R C ≤6
10
501
-⨯≤20k Ω （2）当Z 点输出低电平时，应满足下式：
集成门电路习题解答 31
V L =+5V -R C I OL （max ）≤0.4V R C ≥
3
10
84.05-⨯-≥0.57k Ω
∴0.57k Ω≤R C ≤20k Ω
20．在图P2.20中有两个线与的OC 门G 1、G 2。它们的输出驱动3个LSTTL 与非门G 3、G 4、G 5。设OC 门输出低电平时允许灌入的最大电流I OL （max ）为14mA ，输出高电平时输出管截止的漏电流I OZ 为0.05mA ；LSTTL 与非门输入低电平电流I IL 为0.22mA ，每个输入端的高电平输入电流I IH 为0.02mA 。如果要求OC 门高电平输出电压V OH ≥3V ，低电平输出电压V OL ≤0.3V ，试求外接电阻R C 的取值范围。
图P2.21
解：（1）G 1、G 2均输出高电平时 电阻R C 上流过的电流
I C =2I OZ +（2+2+3）I IH =（2×0.05+7×0.02）mA=0.24mA R C 上的压降会使输出高电平电压下降，根据题意应满足
V OH =V CC -R C ×I C ≥3V
因此R C 应满足
Ω≈-=-≤
k I V V R C OH CC C 33824035.mA
.V
）（ （2）G 1或G 2门输出低电平时
考虑最不利的情况，只有一个OC 门输出低电平，流入输出低电平OC 门的电流
I OL =I C +3×I IL =
IL C
OL
CC I R V V ⨯+-3≤14mA Ω=⨯--≥
35222
03143
05..C R
所以352Ω≤R C ≤8.33k Ω
21．根据表2.4-1，试计算下列情况下的低电平噪声容限和高电平噪声容限。 （1）74HCT 驱动74LS ； （2）74ALS 驱动74HCT 。 解：（1）V NL =V IL （max ）（74LS ）- V OL （max ）（74HCT ）= 0.8-0.1=0.7V
集成门电路习题解答 32
V NH =V OH （min ）（74HCT ）- V IH （min ）（74LS ）=4.4-2=2.4V （2）V NL =V IL （max ）（74HCT ）- V OL （max ）（74ALS ）= 0.8-0.5=0.3V V NH =V OH （min ）（74 ALS ）- V IH （min ）（74 HCT ）=4.8-2=2.8V
22．有人使用机器上一个光电传感器，传感器受触发时，输出高电平为5V ，但把这个传感器输出端接到某一电路输入端时，再次测试其输出电平，发现是2V ，电平被拉低了。当换了另外一个型号的光电传感器，同样传感器受触发时，输出高电平为5V ，把这个传感器连接到同一电路输入端时，测试电压依然是5V 。请分析可能的原因。
答：最大的可能是前一种光传感器的带载能力不够，即光传感器不能提供电路输入端所需的电流，所以输出信号一接到电路输入端就会被拉低.建议：在光传感器的输出端和后级电路之间加一级驱动(射随器或三极管)。
23．如图P2.24所示，集成电路IC1输出七段显示码a ～g ，高电平有效，由于IC1最大输出高电平电流很小，无法驱动共阴LED 数码管（点亮每个笔划需5mA 电流以上，数码管中的发光二极管导通压降为1.4V ）。试从下表1提供的三种TTL 非门中，选择合适器件设计共阴LED 数码管的驱动电路，只需画出a 和b 的驱动电路，需算出限流电阻的数值。
a
f e d c b g
IC 1a f
e d c b
g
驱动电路
a f e d c
b g
图P2.24 表P2.24
解：电路图为
a b
a
（2）当输入变高时：
5 1.4
5A m R
-≥ R ≤720Ω 当输入变低时：
50.3
16A m R
-≤ R ≥294Ω ∴ 294Ω≤R ≤720Ω
第二章 集成门电路 一、填空 1、由TTL 门组成的电路如图7.1-2所示，已知它们的输入短路电流为I is ＝1.6mA ，高电平输入漏电流I iH ＝40μA 。试问：当A=B=1时，G 1的 电流（拉，灌）为 ；A=0时，G 1的 电流（拉，灌）为 。 3 G A B 图1 2、TTL 门电路输入端悬空时，应视为 ；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 （3.5V ，0V ，1.4V ）。 3、集电极开路门（OC 门）在使用时须在 之间接一电阻（输出与地，输出与输入，输出与电源）。 4、CMOS 门电路的特点：静态功耗 （很大，极低）；而动态功耗随着工作频率的提高而 （增加，减小，不变）；输入电阻 （很大，很小）；噪声容限 （高，低，等）于TTL 门。 二、 图 2各电路中凡是能实现非功能的要打对号，否则打×。图2-1为TTL 门电路，图 2-2为CMOS 门电路。 A 图2-1 A A V 图2-2 三、 要实现图3中各TTL 门电路输出端所示的逻辑关系各门电路的接法是否正确？如不 正确，请予更正。
C B A C B A F ??= A B AB =A B CD AB F +=X X B X A F += 图3 四、图4中G 1为TTL 三态门，G 2为TTL 与非门，万用表的内阻20k Ω/V ，量程5V 。当 C=1或C=0以及S 通或断等不同情况下，U 01和U 02的电位各是多少？ 图4 五、由CMOS 传输门和反相器构成的电路如图5（a ）所示，试画出在图5（b ）波形作用下的输出u o 的波形（u i1=10V u i2=5V ） t t 图5（a ） (b) C S 通S 断11U O1=U O2=U O1=U O2= 00 U O1=U O2= U O1=U O2= U O2
思考题与习题 1-1 填空题 1）三极管截止的条件是U BE ≤0V。三极管饱和导通的条件是I B≥ I BS。三极管饱和导通的I BS是I BS≥（V CC－U CES）/βRc。 2）门电路输出为高电平时的负载为拉电流负载，输出为低 电平时的负载为灌电流负载。 3）晶体三极管作为电子开关时，其工作状态必须为饱和状态或截止 状态。 4） 74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.7V、 0.5V 。74TTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.4V、 0.4V 。 5）OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。 6） CMOS 门电路的输入电流始终为零。 7） CMOS 门电路的闲置输入端不能悬空，对于与门应当接到高电平，对于 或门应当接到低电平。 1-2 选择题 1）以下电路中常用于总线应用的有 abc 。 A.TSL门 B.OC门 C.漏极开路门 D.CMOS与非门 2）TTL与非门带同类门的个数为N，其低电平输入电流为1.5mA，高电平输入电流为10uA，最大灌电流为15mA，最大拉电流为400uA，选择正确答案N最大为 B 。 A.N=5 B.N=10 C.N=20 D.N=40 3）CMOS数字集成电路与TTL数字集成电路相比突出的优点是 ACD 。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 4）三极管作为开关使用时，要提高开关速度，可 D 。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 5）对于TTL与非门闲置输入端的处理，可以 ABD 。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联 6）以下电路中可以实现“线与”功能的有 CD 。 A.与非门 B.三态输出门
任务6.1互补接入门电路组合控制电路设计习题解答 一、测试 （一）判断题 1、逻辑函数的标准与-或式又称为最小项表达式，它是唯一的。 答案：T 解题：逻辑函数的标准与-或式又称为最小项表达式，它是唯一的。 2、当所表示的数据是十进制时，可以无须加标注意。 答案：T 解题：当所表示的数据是十进制时，可以无须加标注意。 3、逻辑函数的真值表具有唯一性。 答案：T 解题：逻辑函数的真值表具有唯一性。 4、代数法化简逻辑函数的优点是简单方便，对逻辑函数中的变量个数有限制。答案：F 解题：卡诺图化简变量个数有限制 5、二进制数的权值是10的幂。 答案：F 解题：二进制数的权值是2的幂. 6、二进制数转化为十进制数的方法是各位加权系数之和。 答案：T
解题：二进制数转化为十进制数的方法是各位加权系数之和。 7、卡诺图化简逻辑函数的本质是合并相邻最小项。（√） 答案：T 解题：卡诺图化简逻辑函数的本质是合并相邻最小项。2个最小项可以减少1个变量因子；4个最小项可以减少2个变量因子；依次类推。 8、逻辑函数的图形化简法是将逻辑函数用卡诺图来表示，利用卡诺图来化简逻辑函数。 答案：T 解题：逻辑函数的图形化简法是将逻辑函数用卡诺图来表示，利用卡诺图来化简逻辑函数。 9、如果两个最小项中只有一个变量为互反变量，其余变量均相同，则这样的两个最并把它们称为相邻最小项，简称相邻项。 答案：T 解题：如果两个最小项中只有一个变量为互反变量，其余变量均相同，则这样的两个最并把它们称为相邻最小项，简称相邻项。 10、数字电路根据逻辑功能的不同可分为组合逻辑电路和组合电路两大类。答案：F 解题：数字电路根据逻辑功能的不同可分为组合逻辑电路和时序逻辑电路。（二）选择题 1、二进制数的权值为（）。 A、10的幂 B、8的幂 C、2的幂 D、16的幂
第1章数字电路和集成逻辑门电路习题解答 思维题和习题 1-1填空题 1)三极管截止条件为UBE ≤0V三极管饱和导通条件为IB≥ IBS三极管饱和导通的IBS为IBS ≥ (VCC-UCES)/β RC 2)当栅极电路输出为高电平时的负载是拉电流负载，当输出为低电平时的负载是填充电流负载 3)当晶体管用作电子开关时，其工作状态必须是饱和或关断 4)74LTL电路的电源电压值和输出电压的高低电平值分别约为5V、2.7V和0.5V74TTL电路的电源电压值和输出电压的高低电平值分别约为5V、2.4V和0.4V 5)OC门被称为开集电极门。多个OC门输出可以并联实现线路和功能CMOS门电路的输入电流始终为零 7)不能暂停CMOS门电路的空闲输入。与门应连接到高电平，或门应连接到低电平。1-2选择题 1) abc常用于以下电路中的总线应用 A。TSL门电路、0C门电路、漏极开路门电路、互补金属氧化物半导体与非门( 2)TTL与非门有n个同类门电路，低电平输入电流为1.5毫安，高电平输入电流为10毫安，最大填充电流为15毫安，最大拉电流为400毫安。选择正确答案n和最多b。
a . n = 5 b . n = 10 c . n = 20 d . n = 40 3)与TTL数字集成电路相比，CMOS数字集成电路的突出优势是ACD A。当三极管用作开关时，为了提高开关速度，d a .降低饱和深度 b .增加饱和深度 c .采用有源漏极电路 d .采用反饱和三极管 5)进行TTL与非门空闲输入处理，可以使用ABD a。连接到电源b，连接到电源c，连接到地d，通过电阻3kω并联连接到有用输入 6)。光盘可以在以下电路中实现“线和”功能当 A与非门b三态输出门 c打开集电极门d打开漏极门 7)三态门输出高阻抗状态时，ABD是正确的 a .使用电压表测量指针不动 b .相当于暂停 c .电压不是高或低 d .测量电阻指针不动 8)已知正向电压降UD = 1.7V，参考工作电流ID = 10mA，TTL门的输出高和低电平分别为UOH = 3.6V，UOL = 0.3V，允许充电电流和牵引电流分别为IOL = 15mA，IOH = 4mA那么电阻r应该选择d。 a.100ωb . 510ωc . 2.2kωd . 300ω
第三章集成逻辑门电路 一、选择题 1、三态门输出高阻状态时,( )就是正确的说法。 A、用电压表测量指针不动 B、相当于悬空 C、电压不高不低 D、测量电阻指针不动 2、以下电路中可以实现“线与”功能的有( )。 A、与非门 B、三态输出门 C、集电极开路门 D、漏极开路门 3.以下电路中常用于总线应用的有( )。 A、TSL门 B、OC门 C、漏极开路门 D、CMOS与非门 4.逻辑表达式Y=AB可以用( )实现。 A、正或门 B、正非门 C、正与门 D、负或门 5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。 A、悬空 B、通过电阻2、7kΩ接电源 C、通过电阻2、7kΩ接地 D、通过电阻510Ω接地 6.对于TTL与非门闲置输入端的处理,可以( )。 A、接电源 B、通过电阻3kΩ接电源 C、接地 D、与有用输入端并联 7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。 A、＞RON B、＜ROFF C、ROFF＜RI＜RON D、＞ROFF 8.三极管作为开关使用时,要提高开关速度,可( )。 A、降低饱与深度 B、增加饱与深度 C、采用有源泄放回路 D、采用抗饱与三极管 9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。 A、微功耗 B、高速度 C、高抗干扰能力 D、电源范围宽 10.与CT4000系列相对应的国际通用标准型号为( )。 A、CT74S肖特基系列 B、 CT74LS低功耗肖特基系列 C、CT74L低功耗系列 D、 CT74H高速系列 11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。F 对开关A、B、C的逻辑函数表达式( )。
第5章 组合逻辑电路应用 习题5 5.1 设计一个10线-4线编码器，输出为8421BCD 码。 解：设输入9I ,8I …0I 分别表示十进制数码9，8…0，输出3Y ,2Y ,1Y ,0Y 分别表示 8421BCD 码的4个二进制位。输入低电平有效的编码器真值表如下： 得到最简逻辑函数为：893Y =I +I 89=I I 27654Y I I I I = 17632Y I I I I = 5.2 试用线-3
的2101Y Y Y ===，31EX Z Y ==,0F Y =,导致1U 对76,A A 进行优先编码，且与门的输出为1U 的编码输出，所以，3210Z Z Z Z 的值在1000—1111之间,1F Z =。 5.3 试分析图P5.3所示电路的功能（74148为8线-3线优先编码器）。
解：由题知0EI =当2A ,3A ...9A 中有逻辑0时，则：则1U 对它们进行优先编码，且1U 的1F Y =，导致2U 的输出全为1，与门的输出为1U 的编码输出，所以3L 2L 1L 0L 的值在0000—0111之间，1F Y =。如果2A ,3A ...9A 全为逻辑1，则1U 的2101Y Y Y ===， 31EX L Y ==,0F Y =,导致2U 对10,A A 进行优先编码，且与门的输出为2U 的编码输出， 所以，3L 2L 1L 0L 的值在1000—1111之间,1F Y =。 5.4 分析图P5.4所示电路的功能。 解： 102L Y Y =? 23567L Y Y Y Y =??? 即1L ABC ABC AC =+= 2L ABC ABC ABC ABC AC AB BC =+++=++ 74138译码器能实现函数1L AC = 2L AC AB BC =++的功能。 5.5 用2片3线-8线译码器74138，组成4线-16线译码器。 图P5. 4 图P5.3
自我检测题 1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。 2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。 3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。 4．CMOS门电路的灌电流负载发生在输出低电平情况下。负载电流越大，则门电路输出电压越高。 5．CMOS门电路的静态功耗很低。随着输入信号频率的增加，功耗将会增加。 6．OD门在使用时输出端应接上拉电阻和电源。 7．三态门有3种输出状态：0态、1态和高阻态。 8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。 9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门； 10．CMOS传输门可以用来传输数字信号或模拟信号。 11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。 12．当CMOS反相器的电源电压V DD＜V TN+TP V（V TN、V TP分别为NMOS管和PMOS 管的开启电压）时能正常工作吗？ 答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。 13．CMOS反相器能作为放大器用吗？ 答：可以。在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。反相器的输入电压稍有变化，输出就发生很大变化。 14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？ 解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。 15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？ 解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件： V OH（min）≥V IH（min） V OL（max）≤V IL（max）
ssi单元复习题 SSI单元复习题 一、简介 SSI（Small Scale Integration）是一种集成电路技术，指的是在一个芯片上集成的逻辑门或触发器数量较少的集成电路。它是集成电路技术的早期阶段，相对于后来的MSI（Medium Scale Integration）和LSI（Large Scale Integration）来说，规模较小。SSI单元复习题是针对SSI集成电路的相关知识进行的一种复习方式，通过解答这些题目，可以巩固对SSI集成电路的理解和应用。 二、题目类型 1. 逻辑门电路设计题 例如：使用SSI集成电路，设计一个2输入与门电路。 解答：可以使用两个2输入与非门（74LS08）组成，将两个输入分别接到两个与非门的输入端，然后将两个与非门的输出端连接到一个与非门的输入端，该与非门的输出即为与门的输出。 2. 时序电路设计题 例如：使用SSI集成电路，设计一个1位计数器，实现自增功能。 解答：可以使用一个触发器（74LS74）和一个与门（74LS08）组成，将触发器的输出端接到与门的一个输入端，将与门的另一个输入端接到高电平。这样，每次时钟上升沿触发时，触发器的输出将与门的输入相与，实现计数器的自增功能。 3. 信号处理电路设计题 例如：使用SSI集成电路，设计一个模2加法器，实现两个二进制数的模2加
法运算。 解答：可以使用两个异或门（74LS86）和一个与门（74LS08）组成。将两个二 进制数的对应位分别接到两个异或门的输入端，然后将两个异或门的输出端连 接到一个与门的输入端，该与门的输出即为模2加法的结果。 三、解题思路 在解答SSI单元复习题时，可以按照以下思路进行： 1. 首先，明确题目要求，理解题目中所描述的功能或电路结构。 2. 其次，根据所学的SSI集成电路知识，选择合适的集成电路芯片，了解其功 能和引脚定义。 3. 然后，根据题目要求，合理组合和连接集成电路芯片，设计出满足功能要求 的电路结构。 4. 最后，检查设计的电路结构是否符合要求，特别是引脚连接是否正确，逻辑 关系是否准确。 四、注意事项 在解答SSI单元复习题时，需要注意以下几点： 1. 确保所选用的集成电路芯片型号正确，特别是引脚定义是否与所学知识一致。 2. 在设计电路结构时，要合理利用集成电路芯片的功能，避免过度复杂的组合 逻辑。 3. 在连接集成电路芯片时，要注意引脚的连接顺序和方向，避免出现连接错误 导致电路无法正常工作的情况。 五、总结 通过解答SSI单元复习题，可以加深对SSI集成电路的理解和应用能力。在实际
第9章 集成逻辑门电路习题解答 习 题 [9-1] 选择填空： 1．在数字电路中，稳态时晶体管一般工作在（放大，开关）状态。在题图9-1中，若U I <0，则晶体管（截止，饱和），现在U O =（5V ，，）；。在电路中其他参数不变的条件下，仅R b 减小时，晶体管的饱和程度（减轻，加深，不变）；仅R c 减小时，饱和程度（减轻，加深，不变）。题图9-1中C 的作用是（去耦，加速，隔直）。 2．在电路参数上如何保证非门的逻辑功能？欲使晶体管处于饱和状态，u i 需知足的条件为 （>0；b. c CC b I 7.0R V R U β≥-；c. c CC b i 7.0R V R u β<-），为何？ 3 G A B 题图9-1 题图9-2(a) 解： 1． 开关 ， 截止 ， ， b ， 加深 ，减轻 ， 增大 ， 加速 。 2．应选(b) ；(a)不确切 ； （b ）中V CC /βR c 是临界饱和的基极电流值，β 应该用饱和区的β值；/R b 是基极电流值应该大于等于V CC /βR c ，等于是临界饱和，大于是过饱和。(c)中u i 不确切。 [9-2] 选择填空： 1．由TTL 门组成的电路如题图9-2(a)所示，已知它们的输入短路电流为I is ＝，高电平输入电流I iH ＝40μA 。试问：当A =B =1时，G 1的（拉，灌）电流为 ；A =0时，G 1的（拉，灌）电流为 。 2． G 1后接逻辑门的数量是不是对第1小题的答案有影响？为何？ 3．题图9-2(b)中示出了某门电路的特性曲线，试据此肯定它的下列参数：输出高电平U OH = ；输出低电平U OL = ；输入短路电流I is = ；高电平输入电流I iH ；阈值电平U T = ；开门电平U ON = ；关门电平U OFF = ；低电平噪声容限U NL = ；高电平噪声容限U NH = ；最
第十章 逻辑门电路习题及答案 一、填空题 1、门电路中最基本的逻辑门是 、 、 。 2、数字集成电路按制造工艺不同，可分为 和 两大类。 3、MOS 管的 极阻值高，MOS 管的多余脚不允许悬空，否则易产生干扰信号，或因静电损坏集成块。 4、TTL 集成电路的电源电压一般为 V ，TTL 集成电路的输出 直接接地或电源正极。 5、下图逻辑门电路的输出是 电平。 6、下图逻辑门电路对应的函数式是： 。 7、下图逻辑门电路对应的函数式是 。 8、逻辑函数Y=A+B+C ，若A=B=1、C=0，则Y= 9、完成下列数制转换：（1011011）2=（ ）10；（36）10=（ ）2； （386）10=（ ）8421BCD ；（1100100101）8421BCD =（ ）10； （ ）10=（1101000）2；（ ）2=（ 11.25 ）10。 二选择题 1、三极管饱和导通的条件是（ ） A 、BE BC 0.7 U >U BE U V ≥ B 、BE B C 0.7 U U BE U V ≤ 2、电路如图10-1所示，则输出F 的表达式为（ ） A 、F A B C =++ B 、F AB = C 、()F A B C =+ 3、电路如图10-2所示，则输出F 的逻辑表达式为（ ） A 、F A B C =++ B 、F ABC = C 、()F A B C =+ 4、电路如图10-2所示，若C 端接地，则F 的逻辑表达式为（ ） A 、F A B C =++ B 、F AB = C 、F A B =+
5、电路如图10-3所示，其中（ ）是逻辑函数F AB =的相应电路。 A 、 B 、 C 、 6、如图10-4所示逻辑函数F AB CD =+的相应电路是( ) A 、 B 、 C 、 7、已知TTL 电路如图10-5所示，则F 的表达式为（ ） A 、F A B =+ B 、F AB = C 、F A B =+
第二章逻辑门电路 第一节重点与难点 一、重点: 1．TTL与非门外特性 （1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况,同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。关门电平U OFF是保证输出电平为最小高电平时,所允许的输入低电平的最大值。 （2）输入特性:描述与非门对信号源的负载效应。根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时,与非门对信号源是灌电流负载，输入低电平电流I IL通常为1~1.4mA.当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。 （3）输入负载特性:实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同,将影响相应输入端的电平取值。当R≤关门电阻R OFF时,相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。 2．其它类型的TTL门电路 （1)集电极开路与非门（OC门） 多个TTL与非门输出端不能直接并联使用,实现线与功能.而集电极开路与非门（OC门）输出端可以直接相连,实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管. (2）三态门TSL 三态门即保持推拉式输出级的优点，又能实现线与功能。它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态.处于何种状态由使能端控制. 3．CMOS逻辑门电路 CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。 二、难点: 1．根据TTL与非门特性，正确分析和设计电路； 2．ECL门电路的逻辑功能分析; 3．CMOS电路的分析与设计; 4．正确使用逻辑门。 三、考核题型与考核重点 1．概念 题型为填空、判断和选择。
第2章 逻辑门电路 2.1解题指导 【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。 解：74LS 系列与之对应的是T4000系列。与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。限流电阻R 为 Ω =--=--=k V V V R OL D CC 5.065.05.156 【例2-2】 试分析图2-2所示电路的逻辑功能。 解：由模拟开关的功能知：当A =1时，开关接通。传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。 而A =0时，开关断开，呈高阻态。109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。 故电路实现了非逻辑功能。 【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。 & ≥1 F ≥1 A B 图2-3 例2-3门电路 解：由TTL 门输入端悬空逻辑上认为是1可写出 【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。 B F 图2-4 例2-4门电路 解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。 由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。 2.2 例题补充 2-1 一个电路如图2-5所示，其三极管为硅管，β=20，试求：ν1小于何值时，三极管T 截止，ν1大于何值时，三极管T 饱和。 解：设v BE =0V 时，三极管T 截止。T 截止时，I B =0。此时 10) 10(020I --=-v v I =2V T 临界饱和时，v CE =0.7V 。此时 V CC v I v O +10V V V V 0200 11 DD F ≈+=DD DD 44 DD 599F 210101021010V V V V ≈+≈⨯+=A B A F =++⋅=110≡F AB F =
第7章 集成逻辑门习题解答 【7-1】 选择填空： 1．在数字电路中，稳态时晶体管一般工作在 开关（放大，开关）状态。在图中，若u I <0，则晶体管T （截止，饱和），此时u O = (5V ,3.7V ,2.3V)；欲使晶体管处于饱和状态，u I 需满足的条件为 （a. I 0u > b. I CC b c 0.7u V R R β-≥ c. I CC b c 0.7u V R R β-<)。在电路中其他参数不变的条件下，仅R b 减小时，晶体管的饱和程度 （减轻，加深，不 变）；仅R c 减小时，饱和程度 （减轻，加深，不变），饱和压降U CES (增大，减小，不变)。图7-1(a)中C 的作用是 （去耦，加速，隔直）。 2．由TTL 门组成的电路如图7-1(b)所示，已知它们的输入短路电流为I Is =1.6mA ，高电平输入漏电流I IH =40μA 。试问：当A =B =1时，G 1的 （拉，灌）电流为 ；A =0时，G 1的 （拉，灌）电流为 。 3 G A B 图7-1(a) 图7-1(b) 3．图7-1(c)中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平U OH = ；输出低电平U OL = ；输入短路电流I IS = ；高电平输入漏电流I IH = ；阈值电平U T = ；开门电平U ON = ；关门电平U OFF = ；低电平噪声容限U NL = ；高电平噪声容限U NH = ；最大灌电流I OLmax = ；扇出系数N o = 。 I 1.5V OH u i OL u 图7-1(c) 4．TTL 门电路输入端悬空时，应视为 （高电平，低电平，不定）；此时如用万用表测量输入端的电压，读数约为 （3.6V ，0V ，1.4V ）。 5．集电极开路门（OC 门）在使用时须在 （输出与地，输出与输入，输出与电源）之间接一电阻。 6．CMOS 门电路的特点：静态功耗 （很大，极低）；而动态功耗随着工作频率的提高而 （增加，减小，不变）；输入电阻 （很大，很小）；噪声容限 （高，低，等）于TTL 门。 7．某TTL 反向器的延迟时间t PLH =15ns ，t PHL =10ns 。输入为占空比为50%的方波，该
第2章逻辑门电路 2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～ F6的波形。 题图2.1 解: 2.2 求题图2.2所示电路的输出逻辑函数F1、F2。 题图2.2 解:
2.3 题图2.3中的电路均为TTL门电路，试写出各电路输出Y1～Y8状态。 题图2.3 解: Y1=0, Y2=0, Y3=Hi-Z, Y4=0, Y5=0, Y6=0, Y7=0, Y8=0. 2.4 题图2.4中各门电路为CMOS电路，试求各电路输出端Y1、Y2和Y的值。 题图2.4 解: Y1=1, Y2=0, Y3=0. 2.5 6个门电路及A、B波形如题图2.5所示，试写出F1～F6的逻辑函数，并对应A、B波形画出 F1～F6的波形。
题图2.5 解： 2.6 电路及输入波形分别如题图2.6(a)和2.6(b)所示，试对应A、B、C、x1、x2、x3波形画出F端波 形。 题图2.6 解：
2.7 TTL与非门的扇出系数N是多少？它由拉电流负载个数决定还是由灌电流负载决定？ 解: N≤8 N由灌电流负载个数决定. 2.8 题图2.8表示三态门用于总线传输的示意图，图中三个三态门的输出接到数据传输总线，D1D2、D3D4、…、D m D n为三态门的输入端，EN1、EN2、EN n分别为各三态门的片选输入端。试问：EN信号应如何控制，以便输入数据D1D2、D3D4、…、D m D n顺序地通过数据总线传输（画出EN1～EN n 的对应波形）。 题图2.8 解：用下表表示数据传输情况 2.9 某工厂生产的双互补对称反相器（4007）引出端如题图2.9所示，试分别连接成：（1）反相器； （2）三输入与非门；（3）三输入或非门。
《集成逻辑门电路》练习题及答案 [3.1] 在图P3.1（a ）、（b ）两个电路中，试计算当输入端分别接0V 、5V 和悬空时输出电压0v 的数值，并指出三极管工作在什么状态。假定三极管导通以后BE v ≈0.7V ，电路参数如图中所注。 [解] （a ）当输入端悬空时，BE v =-10V ，三极管处于截止状态，0v =10V 。当输入端接I v 时，可利用戴维宁定理将接至基极与发射极间的外电路化简为由等效电压E v 和等效电阻E R 串联的单回路，如图A2.1（a ）所示。其中 1 .51.52010 1I ⨯+- =＋v v v E ， Ω==k 1.41.5//20E R 若I v =0V ，则E v = -2.03V ，故三极管处于截止状态，V 10O =v 。 若I v =5V ，则E v =1.95V ， ,mA 3.0mA 1.47 .095.1=-= B i 而临界饱和基极电流 mA 16.023010=⨯-= CES BS v I ，可见BS B I i 〉，三极管处于饱和导通状态，V 3.00≈=CES V v 。 （b ）当输入端悬空时，用戴维宁定理可将接至基极与发射极间的外电路等效地化成由E v 和E R 串联的单回路，如图A2.1（b ）所示。其中 P3.1
V 1.1V )7.43187.438 55=+⨯+++- =（E v ， Ω=+=k 4.518//)7.43(E R 。 所以 mA 047.02505mA 074.0mA 4.57 .01.1=⨯-==-= CES BS B v I i 。而，故,BS B I i 〉三极管处于饱和导 通状态，V 3.00≈=CES V v 。 当输入端接有1v 时，仍将接到基极与发射极间的外电路简化为E v 与E R 串联的形式， 如图A2.1（c ）所示。其中 V 7.4187.48 ⨯++- =ＩＩv v v E ， Ω==k 7.318//7.4E R 若I v ＝0V ，则 V 66.1， v E -三极管截止，V 50=v 。 若I v =5V ，则V 3.2=E v ，mA 43.0mA 7.37 .03.2=-= B i 。可见,BS B I i 〉三极管饱和导 通，V 3.00≈=CES V v 。 [2.2] 在图2.3.1所示的正逻辑与门和图2.3.2所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明Y 和A 、B 之间是什么逻辑关系。 [解] 图2.3.1的负逻辑真值表 图2.3.2的负逻辑真值表 Y=A+B Y=A·B
第一部分考试试题 第0章绪论 1.什么叫半导体集成电路？ 2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？ 3.按照器件类型分，半导体集成电路分为哪几类？ 4.按电路功能或信号类型分，半导体集成电路分为哪几类？ 5.什么是特征尺寸？它对集成电路工艺有何影响？ 6.名词解释：集成度、wafer size、die size、摩尔定律？ 第1章集成电路的基本制造工艺 1.四层三结的结构的双极型晶体管中隐埋层的作用？ 2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。 3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4.简述硅栅p阱CMOS的光刻步骤？ 5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。 7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。 8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。 第2章集成电路中的晶体管及其寄生效应 1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。 2.什么是集成双极晶体管的无源寄生效应？ 3. 什么是MOS晶体管的有源寄生效应？ 4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响? 5. 消除“Latch-up”效应的方法？ 6.如何解决MOS器件的场区寄生MOSFET效应？ 7. 如何解决MOS器件中的寄生双极晶体管效应？ 第3章集成电路中的无源元件 1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？ 2.集成电路中常用的电容有哪些。 3. 为什么基区薄层电阻需要修正。 4. 为什么新的工艺中要用铜布线取代铝布线。 5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。 第4章TTL电路 1.名词解释