《数字逻辑与电路》复习题
第一章数字逻辑基础（数制与编码）
一、选择题
1．以下代码中为无权码的为CD。
A. 8421BCD码
B. 5421BCD码
C.余三码
D.格雷码
2．以下代码中为恒权码的为AB 。
A.8421BCD码
B. 5421BCD码
C. 余三码
D. 格雷码
3．一位十六进制数可以用 C 位二进制数来表示。
A. １
B. ２
C. ４
D. 16
4．十进制数25用8421BCD码表示为 B 。
A.10 101
B.0010 0101
C.100101
D.10101
5．在一个8位的存储单元中，能够存储的最大无符号整数是CD 。
A.（256）10
B.（127）10
C.（FF）16
D.（255）10
6．与十进制数（53.5）10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCD
B.(35.8)16
C.(110101.1)2
D.(65.4)8
7．与八进制数(47.3)8等值的数为：A B。
A.(100111.011)2
B.(27.6)16
C.(27.3 )16
D. (100111.11)2
8.常用的BC D码有C D 。
A.奇偶校验码
B.格雷码
C.8421码
D.余三码
二、判断题（正确打√，错误的打×）
1. 方波的占空比为0.5。（√）
2. 8421码1001比0001大。（×）
3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（√）
4．格雷码具有任何相邻码只有一位码元不同的特性。（√）
5．八进制数（17）8比十进制数（17）10小。（√）
6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（√）
7．十进制数（9）10比十六进制数（9）16小。（×）
8．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（√）
三、填空题
1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常
用1和0来表示。
2.分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电
路。
3.在数字电路中，常用的计数制除十进制外，还有二进制、八进制、十
六进制。
4.常用的BCD码有8421BCD码、2421BCD码、5421BCD码、余
三码等。常用的可靠性代码有格雷码、奇偶校验码。
5.（10110010.1011）2=( 262.54 )8=( B2.B )16
6.(35.4)8 =（11101.1 ）2=( 29.5 )10=(1D.8 )16=( 0010
1001.0101 )8421BCD
7.（39.75 )10=（100111.11）=( 47.6)8 =( 27.C )16
8.(5E.C)16=（1011110.11 ）2=( 136.6)8=( 94.75)10=(1001 0100.0111
0101 )8421BCD
9.（0111 1000)8421BCD=（1001110 ）2=(116 )8=(78 )10=
(4E )16
四、思考题
1．在数字系统中为什么要采用二进制？
因为数字信号有在时间和幅值上离散的特点，它正好可以用二进制的1和0来表示两种不同的状态。
2．格雷码的特点是什么？为什么说它是可靠性代码？
格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。这个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。3．奇偶校验码的特点是什么？为什么说它是可靠性代码？
奇偶校验码可校验二进制信息在传送过程中1的个数为奇数还是偶数，从而发现可能出现的错误。
第一章数字逻辑基础（函数与化简）
一、选择题
1. 以下表达式中符合逻辑运算法则的是 D 。
A. C ·C =C 2
B. 1+1=10
C. 0<1
D. A +1=1
2. 逻辑变量的取值１和０可以表示： ABCD 。
A.开关的闭合、断开
B.电位的高、低
C.真与假
D.电流的有、无
3. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？
A. n
B. 2n
C. n 2
D. 2 n
4. 逻辑函数的表示方法中具有唯一性的是 AD 。
A .真值表 B.表达式 C.逻辑图 D.卡诺图
5. F = A B +BD+CDE+A D = ＡＣ 。 A.D B A + B. D B A )(+ C.))((D B D A ++ D. ))((D B D A ++
6. 逻辑函数F=)(B A A ⊕⊕ = Ａ 。
A. B
B. A
C. B A ⊕
D. B A ⊕
7．求一个逻辑函数F 的对偶式，可将F 中的 ＡＣＤ 。
A . “·” 换成 “+”，“+” 换成 “·”
B. 原变量换成反变量，反变量换成原变量
C. 变量不变
D. 常数中“0”换成“1”，“1”换成“0”
E. 常数不变
8．A+BC = Ｃ 。
A 、A +
B B 、A +
C C 、（A +B ）（A +C ）
D 、B+C
9．在何种输入情况下，“与非”运算的结果是逻辑0。 Ｄ
A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1
10．在何种输入情况下，“或非”运算的结果是逻辑0。 ＢＣＤ
A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1
二、判断题（正确打√，错误的打×）
1． 逻辑变量的取值，１比０大。（ × ）。
2． 异或函数与同或函数在逻辑上互为反函数。（ √ ）。
3．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ √ ）。
4．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。（ × ）
5．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（√ ）
6．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ × ）
7．逻辑函数两次求反则还原，两次作对偶式变换也还原为它本身。（ √ ）
8．逻辑函数Y=A B +A B+B C+B C 已是最简与或表达式。（ × ）
9．因为逻辑表达式A B +A B +AB=A+B+AB 成立，所以A B +A B= A+B 成立。（ × ）
10．对逻辑函数Y=A B +A B+B C+B C 利用代入规则，令A=BC 代入，得Y=
BC B+BC B+B C+B C=B C+B C成立。（×）
三、填空题
1. 逻辑代数又称为布尔代数。最基本的逻辑关系有与、或、非三
种。常用的导出逻辑运算为与非、或非、与或非、同或、异或。
2. 逻辑函数的常用表示方法有逻辑表达式、真值表、逻辑图。
3. 逻辑代数中与普通代数相似的定律有交换律、分配律、结合律。摩根定律又称为反演定律。
4. 逻辑代数的三个重要规则是代入规则、对偶规则、反演规则。5．逻辑函数F=A+B+C D的反函数。
6．逻辑函数F=A（B+C）·1的对偶函数是。
7．添加项公式AB+A C+BC=AB+A C的对偶式为
。
8．逻辑函数F=A B C D+A+B+C+D= １。
9．逻辑函数F=AB
A+
+= ０。
+
B
B
A
B
A
10．已知函数的对偶式为B A+BC
C+，则它的原函数为
D
。
四、思考题
1. 逻辑代数与普通代数有何异同？
都有输入＼输出变量，都有运算符号，且有形式上相似的某些定理，但逻辑代数的取值只能有０和１两种，而普通代数不限，且运算符号所代表的意义不同。
2.逻辑函数的三种表示方法如何相互转换？
通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与或表达式或最小项表达式易于列出真值表。
3.为什么说逻辑等式都可以用真值表证明？
因为真值表具有唯一性。
4.对偶规则有什么用处？
可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。
第二章逻辑门电路
一、选择题
1. 三态门输出高阻状态时，ＡＢＤ是正确的说法。
A.用电压表测量指针不动
B.相当于悬空
C.电压不高不低
D.测量电阻指针不动
2. 以下电路中可以实现“线与”功能的有ＣＤ。
A.与非门
B.三态输出门
C.集电极开路门
D.漏极开路门
3．以下电路中常用于总线应用的有Ａ。
A.TS L门
B.OC门
C. 漏极开路门
D.C M OS与非门
4．逻辑表达式Y=A B可以用Ｃ实现。
A.或门
B.非门
C.与门
5．在正逻辑系统中TTL电路的以下输入中ＡＢＣ相当于输入逻辑“1”。
A.悬空
B.经2.7kΩ电阻接电源
C.经2.7kΩ电阻接地
D.经510Ω电阻接地
6．对于TTL与非门闲置输入端的处理，可以ＡＢＤ。
A.接电源
B.通过电阻3kΩ接电源
C.接地
D.与有用输入端并联
7．要使TTL与非门工作在转折区，可使输入端对地外接电阻R IＣ。
A.＞R O N
B.＜R O F F
C.R O F F＜R I＜R O N
D.＞R O F F
二、判断题（正确打√，错误的打×）
1．TTL与非门的多余输入端可以接高电平V CC。（√）
2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（√）
3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（√）4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（√）5．CMOS或非门与TTL或非门的逻辑功能完全相同。（√）
6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）7．TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。（√）
8．一般TTL门电路的输出端可以直接相连，实现线与。（×）
9．CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。（√）10．TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。（√）
三、填空题
1. 集电极开路门的英文缩写为ＯＣ门，工作时必须外加电源和负载。2．OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。
3．TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
第三章组合逻辑电路
一、选择题
1. 下列表达式中不存在竞争冒险的有 ＣＤ 。
A.Y =B +A B
B.Y =A B +B C
C.Y =A B C +A B
D.Y =(A +B )A D
2. 若在编码器中有50个编码对象，则要求输出二进制代码位数为 Ｂ 位。
A.5
B.6
C.10
D.50
3. 一个16选1的数据选择器，其地址输入（选择控制输入）端有 Ｃ 个。
A.1
B.2
C.4
D.16
4. 下列各函数等式中无冒险现象的函数式有 Ｄ 。
A.B A AC C B F ++=
B.B A F =
C.B A B A BC C A F +++=
D.C A B A BC B A AC C B F +++++=
E.B A B A AC C B F +++=
5. 函数C B AB C A F ++=，当变量的取值为 ACD 时，将出现冒险现象。
A.B =C =1
B.B=C =0
C.A =1，C =0
D.A=0，B =0
6. 四选一数据选择器的数据输出Y 与数据输入Xi 和地址码Ai 之间的逻辑表达式为Y= A 。 A.3+++X A A X A A X A A X A A 01201101001 B.001X A A C.101X A A D.3X A A 01
7. 一个8选一数据选择器的数据输入端有 E 个。
A.1
B.2
C.3
D.4
E.8
8. 在下列逻辑电路中，不是组合逻辑电路的有 D 。
A.译码器
B.编码器
C.全加器
D.寄存器
9. 八路数据分配器，其地址输入端有 C 个。
A.1
B.2
C.3
D.4
E.8
10. 组合逻辑电路消除竞争冒险的方法有 AB 。
修改逻辑设计 B.在输出端接入滤波电容
C.后级加缓冲电路
D.屏蔽输入信号的尖峰干扰
二、判断题（正确打√，错误的打×）
1. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ × ）
2. 编码与译码是互逆的过程。（ √ ）
3. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ √ ）
4. 半导体数码(LED)显示器的工作电流大，每笔划约10mA 左右，因此，需要考虑电流驱动能力问题。（ √ ）
5. 共阴接法LED 数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ √ ）
6.数据选择器和数据分配器的功能正好相反，互为逆过程。（√）
7.用数据选择器可实现时序逻辑电路。（×）
8.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（×）
三、填空题
1.LED数码显示器的内部接法有两种形式：共阴接法和共阳接法。
2.对于共阳接法的LED数码显示器，应采用低电平电平驱动的七段显示译码
器。
3.消除竟争冒险的方法有修改逻辑设计、接入滤波电容、加选
通脉冲等。
第四章时序逻辑电路（触发器）
一、选择题
1.N个触发器可以构成能寄存 B 位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
2.一个触发器可记录一位二进制代码，它有 C 个稳态。
A.0
B.1
C.2
D.3
E.4
3.存储8位二进制信息要 D 个触发器。
A.2
B.3
C.4
D.8
4.对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=ＢＤ。
A.0
B.1
C.Q
D.Q
5.对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=A D。
A.0
B.1
C.Q
D.Q
6.对于D触发器，欲使Qn+1=Qn，应使输入D= C 。
A.0
B.1
C.Q
D.Q
7.对于JK触发器，若J=K，则可完成 C 触发器的逻辑功能。
A.R S
B.D
C.T
D.Tˊ
8.欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端ABDE 。
A.J=K=0
B.J=Q,K=Q
C.J=Q,K=Q
D.J=Q,K=0
E.J=0,K=Q
9.欲使JK触发器按Qn+1=Q n工作，可使JK触发器的输入端ACDE 。
A.J=K=1
B.J=Q,K=Q
C.J=Q,K=Q
D.J=Q,K=1
E.J=1,K=Q
10.欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端BCD 。
A.J=K=1
B.J=Q,K=Q
C.J=Q,K=1
D.J=0,K=1
E.J=K=1
11.欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端BCE 。
A.J=K=1
B.J=1,K=0
C.J=K=Q
D.J=K=0
E.J=Q,K=0
12.欲使D触发器按Qn+1=Q n工作，应使输入D= D 。
A.0
B.1
C.Q
D.Q
13.下列触发器中，没有约束条件的是 D 。
A.基本R S触发器
B.主从R S触发器
C.同步R S触发器
D.边沿D触发器
14.描述触发器的逻辑功能的方法有ABCD 。
A.状态转换真值表
B.特性方程
C.状态转换图
D.状态转换卡诺图
15.为实现将JK触发器转换为D触发器，应使 A 。
A.J=D,K=D
B.K=D,J=D
C.J=K=D
D.J=K=D
二、判断题（正确打√，错误的打×）
1.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（×）
2.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（√）
3.主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（√）
4.若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选
用T触发器，且令T=A。（×）
5.由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定（×）。
6.对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（×）
三、填空题
1．触发器有 2 个稳态，存储8位二进制信息要8 个触发器。
2．一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S= 0 且R= 0 的信号。
3．触发器有两个互补的输出端Q、Q，定义触发器的1状态为Q=1、Q=0 ，0状态为Q=0、Q=1 ，可见触发器的状态指的是Q 端的状态。
4．一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是RS=0 。
第四章时序逻辑电路（分析与设计）
一、选择题
1．同步计数器和异步计数器比较，同步计数器的显著优点是 A 。
A.工作速度高
B.触发器利用率高
C.电路简单
D.不受时钟CP控制。
2．把一个五进制计数器与一个四进制计数器串联可得到D进制计数器。
A.4
B.5
C.9
D.20
3．下列逻辑电路中为时序逻辑电路的是Ｃ。
A.译码器
B.加法器
C.数码寄存器
D.数据选择器
4. N 个触发器可以构成最大计数长度（进制数）为 Ｄ 的计数器。
A.N
B.2N
C.N 2
D.2N
5. N 个触发器可以构成能寄存 Ｂ 位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
6．五个D 触发器构成环形计数器，其计数长度为 Ａ 。
A.5
B.10
C.25
D.32
7．同步时序电路和异步时序电路比较，其差异在于后者 Ｂ 。
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
8．一位8421BCD 码计数器至少需要 Ｂ 个触发器。
A.3
B.4
C.5
D.10
9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 Ｂ 级触发器。
A.2
B.3
C.4
D.8
10．8位移位寄存器，串行输入时经 Ｄ 个脉冲后，8位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要 Ｄ 个触发器。
A.2
B.6
C.7
D.8
E.10
12．某移位寄存器的时钟脉冲频率为100KH Z ，欲将存放在该寄存器中的数左移8位，完成该操作需要 Ｂ 时间。
A.10μS
B.80μS
C.100μS
D.800ms
13.若用JK 触发器来实现特性方程为AB Q A Q n 1n +=+，则JK 端的方程为 ＡＢ 。
A.J=AB ，K=B A +
B.J=AB ，K=B A
C.J=B A +，K=AB
D.J=B A ，K=AB
14．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 Ｃ 个触发器。
A.2
B.3
C.4
D.10
二、判断题（正确打√，错误的打×）
1．同步时序电路由组合电路和存储器两部分组成。（ √ ）
2．组合电路不含有记忆功能的器件。（ √ ）
3．时序电路不含有记忆功能的器件。（ × ）
4．同步时序电路具有统一的时钟CP 控制。（ √ ）
5．异步时序电路的各级触发器类型不同。（×）
6．环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（×）7．环形计数器如果不作自启动修改，则总有孤立状态存在。（√）
8．计数器的模是指构成计数器的触发器的个数。（×）
9．计数器的模是指对输入的计数脉冲的个数。（×）
10．D触发器的特征方程Q n+1=D，而与Q n无关，所以，D触发器不是时序电路。（×）
11．在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（√）
12．把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（×）13．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（×）
14．利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态S N只是短暂的过渡状态，不能稳定而是立刻变为0状态。（√）
三、填空题
1．寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
2．数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。
3．由四位移位寄存器构成的顺序脉冲发生器可产生４个顺序脉冲。
4．时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
第五章半导体存储器
一、选择题
1．一个容量为1K×8的存储器有ＢＤ个存储单元。
A. 8
B. 8K
C. 8000
D. 8192
2．要构成容量为4K×8的RAM，需要Ｄ片容量为256×4的RAM。
A. 2
B. 4
C. 8
D. 32
3．寻址容量为16K×8的RAM需要Ｃ根地址线。
A. 4
B. 8
C. 14
D. 16
E. 16K
4．若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线+位线）共有Ｃ条。
A. 8
B. 16
C. 32
D. 256
5．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为Ｃ。
A. 8×3
B. 8K×8
C. 256×8
D. 256×256
6. 采用对称双地址结构寻址的1024×1的存储矩阵有 C 。
A. 10行10列
B. 5行5列
C. 32行32列
D. 1024行1024列
7．随机存取存储器具有Ａ功能。
A.读/写
B.无读/写
C.只读
D.只写
8．欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为Ｄ。
A. 1
B. 2
C. 3
D. 8
9．欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为Ｂ。
A.4
B.2
C.3
D.8
10．只读存储器ROM在运行时具有Ａ功能。
A. 读/无写
B. 无读/写
C. 读/写
D. 无读/无写
11．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容Ｄ。
A.全部改变
B.全部为0
C.不可预料
D.保持不变
12．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容Ｃ。
A.全部改变
B.全部为1
C.不确定
D.保持不变
13．一个容量为512×1的静态RAM具有Ａ。
A.地址线9根，数据线1根
B.地址线1根，数据线9根
C.地址线512根，数据线9根
D.地址线9根，数据线512根
14．用若干RAM实现位扩展时，其方法是将ＡＣＤ相应地并联在一起。
A.地址线
B.数据线
C.片选信号线
D.读/写线
15．PROM的与阵列（地址译码器）是 B 。
A.全译码可编程阵列
B. 全译码不可编程阵列
C.非全译码可编程阵列
D.非全译码不可编程阵列
二、判断题（正确打√，错误的打×）
1.实际中，常以字数和位数的乘积表示存储容量。（√）
2.RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。（√）
3. 动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（ √ ）
4. 用2片容量为16K ×8的RAM 构成容量为32K ×8的RAM 是位扩展。（ × ）
5. 所有的半导体存储器在运行时都具有读和写的功能。（ × ）
6. ROM 和RAM 中存入的信息在电源断掉后都不会丢失。（ × ）
7. RAM 中的信息，当电源断掉后又接通，则原存的信息不会改变。（ × ）
8. 存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。
（ √ ）
9. PROM 的或阵列（存储矩阵）是可编程阵列。（√ ）
10. ROM 的每个与项（地址译码器的输出）都一定是最小项。（ √ ）
第七章 AD-DA 习题
一、选择题
1．一个无符号8位数字量输入的DAC ，其分辨率为 Ｄ 位。
A.1
B.3
C.4
D.8
2．一个无符号10位数字输入的DA C ，其输出电平的级数为 ＣＤ 。
A.4
B.10
C.1024
D.210
3．一个无符号4位权电阻DA C ，最低位处的电阻为40K Ω，则最高位处电阻为 Ｂ 。
A.4K Ω
B.5K Ω
C.10K Ω
D.20K Ω
4． 4位倒T 型电阻网络DA C 的电阻网络的电阻取值有 Ｂ 种。
A.1
B.2
C.4
D.8
5．为使采样输出信号不失真地代表输入模拟信号，采样频率
f s 和输入模拟信号的最高频率
f ax Im 的关系是 Ｃ 。 A. f s ≥f ax Im B. f s ≤f ax Im C. f s ≥2f ax Im D. f s ≤2f ax
Im 6．将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量
的过程称为 Ａ 。
A.采样
B.量化
C.保持
D.编码
7．用二进制码表示指定离散电平的过程称为 Ｄ 。
A.采样
B.量化
C.保持
D.编码
8．将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过
程称为 Ｂ 。
A.采样
B.量化
C.保持
D.编码
9．若某AD C 取量化单位△=81
REF V ，并规定对于输入电压I u ，在0≤I u ＜
81
REF V 时，认为输入的模拟电压为0V ，输出的二进制数为000，则85REF V ≤I u ＜86REF V 时，输出的二进制数为 Ｂ 。
A.001
B.101
C.110
D.111
10．以下四种转换器， Ａ 是A/D 转换器且转换速度最高。
A.并联比较型
B.逐次逼近型
C.双积分型
D.施密特触发器
二、判断题（正确打√，错误的打×）
1． 权电阻网络D/A 转换器的电路简单且便于集成工艺制造，因此被广泛使用。（ × ）
2． D/A 转换器的最大输出电压的绝对值可达到基准电压VREF 。（× ）
3． D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小。（ √ ）
4． D/A 转换器的位数越多，转换精度越高。（ √ ）
5． A/D 转换器的二进制数的位数越多，量化单位△越小。（√ ）
6． A/D 转换过程中，必然会出现量化误差。（ √ ）
7． A/D 转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。（× ）
8． 一个N 位逐次逼近型A/D 转换器完成一次转换要进行N 次比较，需要N+2个时钟脉冲。（ √）
9． 双积分型A/D 转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（ √ ）
10． 采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（ √ ） 11．
12．
13．
一、选择题（每小题1.5分）
第一章：
1. 带符号位二进制数10011010的反码是（ ）。
A. 11100101
B. 10011010
C. 10011011
D. 11100110
2. 十进制数5对应的余3码是（ ）。
A. 0101
B. 1000
C. 1010
D. 1100
3. 二进制代码1011对应的格雷码是（ ）。
A. 1011
B. 1010
C. 1110
D. 0001
第二章：
1. 下列公式中哪一个是错误的？ （ ）
A. A A 0=+
B. A A A =+
C. B A )B A ('+'='+
D. )C A )(B A (BC A ++=+
2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ）
A. B A ''
B. C B A +'+'
C.ABC
D. C B '+'
3. 下列函数中不等于A 的是（ ）。
A. A ＋1
B. A ＋A
C. A ＋AB
D. A （A ＋B ）
4. 在逻辑代数的加法运算中，1＋1＝（ ）。
A. 2
B. 1
C. 10
D. 0
5. A ⊕1＝（ ）。
A. A
B. 1
C. A '
D. 0
6. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（
）。 A. 3 B. 8 C. 14 D. 16
7. 下列函数中等于AB 的是（ ）。
A. （A ＋1）B
B. （A ＋B ）B
C. A ＋AB
D. A （AB ）
8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。
A. 3
B. 10
C. 1024
D. 600
9. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。
A. 3
B. 4
C. 10
D. 75
第三章：
1. 采用漏极开路输出门电路（OD 门）主要解决了（ ）。
A. CMOS 门不能相“与”的问题
B. CMOS 门的输出端不能“线与”的问题
C. CMOS 门的输出端不能相“或”的问题
2. 下列哪个特点不属于CMOS 传输门？（ ）
A. CMOS 传输门属于双向器件。
B. CMOS 的输入端和输出端可以互易使用。
C. CMOS 传输门很容易将输入的高、低电平0/V 1DD V 变换为输出的高、低电平0/V 2DD V 。
3. 晶体三极管是（ ），场效应管是（ ）。
A. 电压控制器件
B. 电流控制器件
C. 其它物理量控制器件
4. 如果将与非门当作反相器使用，各输入端应如何连接？ （ ）
A. 与非门的一个输入端当作反相器的输入端，其它输入端都接高电平
B. 与非门的一个输入端当作反相器的输入端，其它输入端都接低电平
C. 与非门的一个输入端当作反相器的输出端，其它输入端都接高电平
D. 与非门的一个输入端当作反相器的输出端，其它输入端都接低电平
5. 下列哪种门电路不能实现数据的双向传输？ （ ）
A. OD 门
B. CMOS 传输门
C. 三态门
6. 如果将异或门当作反相器使用，各输入端应如何连接？ （ ）
A. 异或门的一个输入端当作反相器的输入端，另一个输入端都接高电平
B. 异或门的一个输入端当作反相器的输入端，另一个输入端都接低电平
C. 异或门的一个输入端当作反相器的输出端，另一个输入端都接高电平
D. 异或门的一个输入端当作反相器的输出端，另一个输入端都接低电平
第四章：
1. 编码电路和译码电路中，（ ）电路的输出是二进制代码。
A. 编码
B. 译码
C. 编码和译码
2. 在下列逻辑电路中，不是组合逻辑电路的有( )。
A. 译码器
B. 数据选择器
C. 计数器
D. 数值比较器
3. （ ）是构成组合逻辑电路的基本单元。
A. 触发器
B. 门电路
C. 门电路和触发器
4. 下列说法错误的是（ ）。
A. 74HC148的输入和输出均以低电平作为有效信号。
B. 74HC138的输出以低电平作为有效信号。
C. 7448的输出以低电平为有效信号。
5. 对于3位二进制译码器，其相应的输出端共有（ ）个。
A. 3
B. 8
C. 6
D. 10
6. 一个8选1数据选择器的地址端有（ ）个。
A. 8
B. 1
C. 3
D. 2
7. 用7448可以直接驱动（ ）的半导体数码管。
A. 共阴极
B. 共阳极
8. 两个1位二进制数A 和B 相比较，可以用（ ）作为A > B 的输出信号Y （A>B ）。
A. B A '
B. B A '
C. B A ⊕
D. )('⊕B A
9. 两个1位二进制数A 和B 相比较，可以用（ ）作为A < B 的输出信号Y （A
A. B A '
B. B A '
C. B A ⊕
D. )('⊕B A
10. 两个1位二进制数A 和B 相比较，可以用（ ）作为A = B 的输出信号Y （A=B ）。
A. B A '
B. B A '
C. B A ⊕
D. )('⊕B A
11. 一个4选1数据选择器的地址端有（ ）个。
A. 8
B. 1
C. 3
D. 2
12. 在8线－3线优先编码器74HC148中，扩展端EX Y '的低电平输出信号表示（ ）。
A. “电路工作，但无编码输入”
B. “电路工作，而且有编码输入”
第五章：
1. 为实现将D 触发器转换成T '触发器，应使（ ）。
A. D=Q
B. D=Q '
C. D=T
2. 为实现将D 触发器转换成T 触发器，应使（ ）。
A. D=Q
B. D=Q '
C. D=T
D. Q T Q T D '+'=
3. 为实现将JK 触发器转换成T '触发器，应使（ ）。
A. J=K=T
B. J=K=1
C. T K T J ＝，'=
D. T K T J '=＝，
4. JK 触发器，在J=K=1时，加上时钟脉冲，则触发器( )
A. 保持原态
B. 置0
C. 置1
D. 翻转
5. 一个触发器可记录一位二进制代码，它有（ ）个稳态。
A. 0
B. 1
C. 2
D.4
6. 存储8位二进制信息需要（）个触发器。
A. 2
B. 3
C. 4
D. 8
7. JK触发器，在J=0，K=1时，加上时钟脉冲，则触发器( )
A. 保持原态
B. 置0
C. 置1
D. 翻转
Q*=，应使输入端T=（）。
8. 对于T触发器，若原态Q=0，欲使次态1
A. 0
B. 1
C. Q
D. Q'
Q*=，应使输入端T=（）。
9. 对于T触发器，若原态Q=1，欲使次态1
A. 0
B. 1
C. Q
D. Q'
第六章：
1. 下列说法正确的是（）。
A. 编码器是时序逻辑电路。
B. 计数器是时序逻辑电路。
C. 单稳态触发器有两个稳定状态。
D. 寄存器是组合逻辑电路。
2. 以下集成电路属于计数器的是（）。
A. 74LS138
B. 74LS148
C. 74LS160
D. 74LS151
3. Moore型时序逻辑电路的输出是( )的函数。
A.输入
B.系统状态C输入和系统状态
4. 某计数器的输出波形如下图所示，该计数器是（）进制计数器。
A. 4
B. 5
C. 6
D. 7
5. 4位移位寄存器作环形计数器时，会有（）个无效状态。
A. 8
B. 10
C. 12
D. 16
6. 一个4位的二进制减法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为( )。
A. 1100
B. 1000
C. 0111
D. 1010
7. 一位8421BCD码计数器至少需要（）个触发器。
A. 3
B. 4
C. 5
D. 10
8. 用同步二进制计数器从0做加法，计到十进制数178，则最少需要（）个触发器。
A. 10
B. 6
C. 7
D. 8
9. 4位移位寄存器，串行输入时经（）个脉冲后，4位数码全部移入寄存器中。
A. 2
B. 4
C. 10
D. 16
第七章：
1. 要构成容量为4K×8的RAM，需要（）片容量为256×8的RAM。
A. 4
B. 8
C. 16
D. 32
2. 寻址容量为256K×4的RAM需要（）根地址线。
A. 4
B. 8
C. 16
D. 18
3. 一个容量为512×1的静态RAM具有（）。
A. 地址线9根，数据线1根
B. 地址线1根，数据线9根
C. 地址线512根，数据线9根
D. 地址线9根，数据线512根
第十章：
1. 石英晶体多谐振荡器的突出优点是（）。
A. 速度高
B. 电路简单
C. 振荡频率稳定
D. 输出波形边沿陡峭
2. TTL单定时器型号的最后几位数字为（）。
A. 555
B. 556
C. 7555
D. 7556
3. CMOS双定时器型号的最后几位数字为（）。
A. 555
B. 556
C. 7555
D. 7556
4. 以下各电路中，（）可以产生脉冲定时。
A. 多谐振荡器
B. 单稳态触发器
C. 施密特触发器
D. 石英晶体多谐振荡器
5. 用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（）V。
A. 3.33V
B. 5V
C. 6.66V
D. 10V
6. 多谐振荡器可产生（）。
A. 正弦波
B. 矩形脉冲
C. 三角波
D. 锯齿波
第十一章：
1. 4位倒T型电阻网络DAC的电阻网络的电阻取值有（）种。
A. 1
B. 2
C. 4
D. 8
2. 将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称为（）。
A. 采样
B. 量化
C. 保持
D. 编码
3. 一个无符号8位数字量输入的DAC，其分辨率为（）。
A. 1
B. 3
C. 4
D. 8
二、填空题（每题3分）
第一章：
1. (5.375)10＝( )2
(3D.4)16＝( )10＝( )8
2. (54.375)10＝( )2
(8F.4)16＝( )10＝( )8
3. (37.375)10＝( )2
(2C.4)16＝( )10＝( )8
第二章：
1. 逻辑代数的基本运算有、和三种。
2. 逻辑代数的三种基本定理是、和。
3. 函数Y＝AB＋BC的最小项表达式为。
第六章：
1. 数字电路按照是否有记忆功能通常可分为两类：和。
2. 欲设计七进制计数器，如果设计合理，采用同步二进制计数器，最少应使用个触发器。
3. 欲设计一个37进制的计数器至少需要用片74LS160。
第七章：
1. 某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，则它的最大存储量是。
2. 若存储器的容量为512K×8位，则地址代码应取位。
3. 一个容量为1024×8位的静态RAM有根地址线，根数据线。第十一章：
1. 和是衡量A/D转换器和D/A转换器性能优劣的主要标志。
2. 权电阻网络D/A转换器的优点，缺点是。
3. 在D/A转换器和A/D转换器中通常用和来描述转换精度。
三、化简题（每小题4分）
1. D C A ABD CD B A Y '++'=
2. ))(()('+'+'+'+'=CE AD B BC B A D C AC Y
3. CD D AC ABC C A Y +'++'=
4. ∑=
)14,11,10,9,8,6,4,3,2,1,0(),,,(m D C B A Y 5. ∑=
)7,3,2,1(),,(m C B A Y 6. ∑=
)7,6,5,2,1,0(),,(m C B A Y 7. ∑+=
)6,5()4,2,1,0(),,(d m C B A Y 8. ∑+=
)6,3()7,4,2,1(),,(d m C B A Y 9. ∑+=)8,4,2,1,0()10,7,6,5,3(),,(d m C B A Y
10. C B A C B A ABC C B A Y ''+''++''=，给定约束条件为0='+'''BC A C B A 。
11. D C B A D C B A D C A Y ''+'''+'++=)(，给定约束条件为+'+''CD B A D C B A 0=+'+'+''ABCD D ABC D C AB D C AB 。
12. )))((()('+'++'+'=C B B A D C B B A Y ，给定约束条件为+++ACD ABD ABC 0=BCD 。
四、综合题
第四章：（每题7分）
1. 分析下图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
2. 分析下图电路的逻辑功能，写出Y 1、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（ ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（ ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（ ）
A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [])E D (C B A F +?+?= 13．组合逻辑电路一般由（ ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ ）
、填空题( 1-5小题每空 1分， 6-10 小题每空 2分，共20分) 1.(16.25) 10 = ( _____________________ ) 2 = ( ) 8 = ( ) 16 2．三态门输出的三种状态分别为：、和。 3.基本 RS 触发器的约束条件是______________ 。 4.多谐振荡器是一种波形_______ 电路，它没有稳态，只有两个_______ 。 5.把 JK 触发器改成 T 触发器的方法是____________ 。 6.F(A,B,C,D) A (B C (D E) ) 的对偶式为________________________________ 7．十进制数( -12 )的补码形式为_____________________ 。 8.某信号采集系统要求一片 A/D 转换器集成芯片在 1S内对 16 个热电偶的输出电压分时进行 A/D 转换。已知热电偶输出电压范围为 0~0.025V(对应 0~450 o C温度范围)，需要分辨的温度为 0.1 o C，试问选用位的 A/D 转换器。 9.RAM 存储器地址线 4 条，数据线 8 条，其存储容量为_______ 。 10.写出下图有 ROM 构成的组合逻辑函数式 Y2= ____________________ 。 二、逻辑函数化简证明题(共 3题，共 20 分) 1.(6 分)用公式法化简下面逻辑函数为最简与或式F(A,B,C) (ABC) (AB ) 2.(6 分)证明下面逻辑恒等式，方法不限。(A C )(B D)(B D ) AB BC 3．(8 分)用卡诺图法求下面逻辑函数的反函数，用最简与或式表示。F(A,B,C,D) ABC ABD C D ABC ACD ACD
数字电路期末复习题及答案 一、填空题 1、数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用 1 和0 来表示。 2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。 3、逻辑代数又称为布尔代数。最基本的逻辑关系有与、或、非三种。常用的几种导出的逻辑运算为与非或非与或非同或异或。 4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。 5、逻辑函数F=A B C D+A+B+C+D= 1 。 6、逻辑函数F=AB A+ + += 0 。 B A B B A 7、O C门称为集电极开路门，多个O C门输出端并联到一起可实现线与功能。 8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。 9、触发器有2个稳态，存储8位二进制信息要8个触发器。 10、一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=0且R=0的信号。 11、一个基本R S触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是R S=0。 12、在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。 13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重 要的参数为脉宽。 14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。 15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的 七段显示译码器。 16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。 17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时 序电路和异步时序电路。 二、选择题 1、一位十六进制数可以用 C 位二进制数来表示。 A.１ B.２ C.４ D. 16 2、十进制数25用8421BCD码表示为 B 。 A.10 101 B.0010 0101 C.100101 D.10101 3、以下表达式中符合逻辑运算法则的是D。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1
数字逻辑电路试题及答案 一、填空题（每空1分,共10分） 1．数字电路分为两大类，分别是组合逻辑电路和时序逻辑电路。 2．2006个1连续异或的结果是__0___；而2007个1连续同或的结果是__1__． 3．已知某函数F的反函数为，则其原函数F= ；而F的对偶函数则为F*= 。 4．试将函数，写成标准的积之和形式，即（0，1，2，4，5，6，8，9，10 ）． 5．逻辑代数中的三种基本逻辑运算是与、或、非。 6．1个触发器可以存放 1 位二进制数，它具有记忆功能。 二、选择题（每小题2分,共10分） 1．已知某电路的输入A、B和输出Y的波形如下图所示，该电路实现的函数表达式为 D 。 (A)A⊙B (B)A?B (C) (D)
2．用0，1两个符号对100个信息进行编码，则至少需要 B 。 (A)8位(B) 7位(C) 9位(D) 6位 3.下列电路中属于组合电路的是 D 。 (A)集成触发器(B)多谐振荡器 (C)二进制计数器(D)3—8译码器 4.下列电路中只有一个稳定状态的是 C 。 (A)集成触发器(B) 施密特触发器 (C)单稳态触发器(D) 多谐振荡器 5.为产生周期性矩形波，应当选用 C 。 (A) 施密特触发器(B) 单稳态触发器 (C) 多谐振荡器 (D) 译码器 三、逻辑函数化简（共10分） 用卡诺图法化简下列逻辑函数，结果为最简与或式。(每题5分，共10分) ．
解： 四、分析题（共45分） １．（本题10分）写出下图的逻辑表达式和真值表，并化简为最简与或表达式。 ⒉列真值表：（2分）
2. （本题10分）试对已给器件，在所示输入波形CP、D、及作用下，画其输出波形Q及．假设电路初态Q（0）=1，且不计传输延迟 解： ３．(本题10分) 试分析图示时序电路，列出状态转换表及全状态转换图，说明电路功能，并分析能否自启动，设初始状态为00。 解：⑴写激励方程(2分) J1=Q0n，，K1=K0=1， ⑵写状态方程(2分) ， ) ⑶列全状态转换表(2分) ⑷画全状态转换图(2分
《数字逻辑与电路》复习题 第一章数字逻辑基础（数制与编码） 一、选择题 1．以下代码中为无权码的为 CD。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为 AB 。 码 B. 5421BCD码 C. 余三码 D. 格雷码 3．一位十六进制数可以用 C 位二进制数来表示。 ) A. １ B. ２ C. ４ D. 16 4．十进制数25用8421BCD码表示为 B 。 A. 10 101 B. 0010 0101 C. 100101 D. 10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是 CD 。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（） 10 等值的数或代码为 ABCD 。 A. (0101 8421BCD B.16 C.2 D.8 7．与八进制数 8 等值的数为：AB 。 — A.2 B.16 C. )16 D. 2 8.常用的BC D码有C D 。 A.奇偶校验码 B.格雷码码 D.余三码 二、判断题（正确打√，错误的打×） 1. 方波的占空比为。（√） 2. 8421码1001比0001大。（×） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（√）4．格雷码具有任何相邻码只有一位码元不同的特性。（√）~ 5．八进制数（17） 8比十进制数（17） 10 小。（√） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（√） 7．十进制数（9） 10比十六进制数（9） 16 小。（×） 8．当8421奇校验码在传送十进制数（8） 10 时，在校验位上出现了1时，表明在传送过
一、填空题（每空1分，共10分） 1．逻辑函数 的两种标准形式分别为。 2．将2004个“1”异或起来得到的结果是（0）。 3．半导体存储器的结构主要包含三个部分，分别是（ 译码器 ）、（存储阵列）、（ 控制逻辑）。 4．A/D 转换的四个过程是采样、保持 、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。 5．8位D/A 转换器当输入数字量10000000为5v 。若只有最低位为高电平，则输出电压为（5/128）v ；当输入为10001000，则输出电压为（5*136/128）v 。 6．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。 7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD ； 8．已知某74ls00为2输入4与非门，I OL =22mA ，I OH =2mA ， I IL =2mA ， I IH =40μA ，则其低电平输出的扇出系数N OL =（11），其高电平输出的扇出系数N OH =（ 50）； 9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6） 10. 根据对偶规则和反演规则，直接写出的对偶式和反函数， Fd =（ )， =()； 11． 12．已知X=（-17），则X 的8位二进制原码为（10001001），其8位二进制补码为（11110111）； 13．T' 触发器的次态方程是（Qn+1 = ~Qn ）； 14．D 触发器的次态方程是（ ）；
15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F=（）的情形，则存在1型险象； 二、单选题（每题2分，共20分） 1．表示任意两位无符号十进制数需要（B ）二进制数。 A．6 B．7 C．8 D．9 2. 一个多输入与非门，输出为0的条件是（C） A 只要有一个输入为1，其余输入无关 B 只要有一个输入为0，其余输入无关 C 全部输入均为1 D 全部输入均为0 3．余3码10001000对应的2421码为（ C ）。 A．01010101 B.10000101 C.10111011 D.11101011 4．下面4个逻辑表达式中，可以实现同或运算的表达式是（ A ） 5．补码1．1000的真值是（ D ）。 A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 6．组合电路和时序电路比较，其差异在于前者（ B ） A．任意时刻的输出不仅与输入有关，而且与以前的状态有关 B．任意时刻的输出信号只取决于当时的输入信号 C．有统一的时钟脉冲控制 D．输出只与内部状态有关 7．下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 8．实现两个四位二进制数相乘的组合电路，应有（ A ）个输出函数。
一、 填空题（40分，每空2分，除非特殊声明） 1、(57.25)10 =(111001.01 )2 = ( 71.2 )8; -26的二进制反码为（100101 ），补码为（ 100110 ）。 （每空一分） 2、为了给345位同学进行2进制编码，至少需要（ 9 ）位编码位数 3、写出图1中Y=( 同或 ) 图1 4. 在图2中，当输入为高电平，C 端接地，则输出为( 高阻抗 ) 图2 5. Y=（A+(BC)’）’+D, 则 Y ’=(( A+B ’+C ’)D ’ ) 6. 在图3中，T1属于 P 沟道增强 型三极管。当输入U i 为高电平时，___T2___导通，输出U o 为__低电平_____。 图3 7. 组合逻辑电路和时序逻辑电路的根本区别在于_组合电路无记忆功能，时序电路有记忆 T1 T2
功能，_ 体现在电路上为： ___组合电路无反馈，时序电路有反馈____。 8. 请写出JK 触发器的特性方程___Q*=JQ ’+K ’Q_______________. 9. 用JK 触发器转换为T 触发器功能，那么J= T ；K= T 。（每空一分） 10. 为构成4096×8的RAM ，需要 8 片1024×4的RAM 。 11. 状态机分为米利和摩尔两种类型，某状态机电路，输入为X 、状态变量为Q 0Q 1Q 2，若输出为Y= X’Q 0Q 2’，则该状态机属于 米利 型。 12. 施密特触发器、单稳态触发器和多谐振荡器中，__施密特触发器_____的稳态数最多。 13. 10位倒T 电阻网络DA 转换器。如图4，当输入为10 0000 0000时，输出电压为V o =5V 则 V REF 为 10 V 。 14. 某D/A 转换器中，输入的数字量为8位，则其理论转换精度为___1/255_______。 9、图2中，用555定时器组成的多谐振荡器电路中，若R1= 10k Ω，R2=5k Ω, C=0.01μF ，Vcc=10V ，则该电路的震荡频率为 5/ln2= 7.2 kHz 。 15. 如图3所示，用ROM 产生输出为Y 3Y 2Y 1Y 0的组合逻辑。若ROM 起始地址为全0，则地址1110B 的存储单元中的二进制值为（0100 ）。Y 3=A’B’CD+AB’CD ；Y 2=ABD’+A’CD+AB’C’D’；Y 1=AB’CD’+BC’D ；Y 0=A’D’。 图 4 16. 对于逐次渐进型A/D 转换器，有N 位输出，需要___N+2_________个时钟周期。 二、计算、分析与简答（20分） 图 1 图 2 图 3
数字逻辑电路习题参考答案 1．下列四个数中最大的数是( B ) A.(AF) B.(001010000010) 168421BCD C.(10100000) D.(198) 210 2．将代码(10000011)转换成二进制数为（ B ） 8421BCD A.(01000011) B.(01010011) 22 C.(10000011) D.(000100110001) 223．N个变量的逻辑函数应该有最小项（ C ） 2A.2n个 B.n个 nnC.2个 D. (2-1)个 4．下列关于异或运算的式子中，不正确的是( B ) A.AA=0 B.=0 A,A, C.AA0=A D.A1= ,, 5．下图所示逻辑图输出为“1”时，输入变量（ C ） ABCD取值组合为 A．0000 B．0101 C．1110 D．1111 6．下列各门电路中，( B )的输出端可直接相连，实现线与。 A.一般TTL与非门 B.集电极开路TTL与非门 C.一般CMOS与非门 D.一般TTL或非门 7．下列各触发器中，图( B )触发器的输入、输出信号波形图如下图所示。
8．n位触发器构成的扭环形计数器，其无关状态数有( B )个。 A.2 nnn-n B.2-2n C.2n D.2-1 -第 1 页共 12 页 - 9．下列门电路属于双极型的是( A ) A.OC门 B.PMOS C.NMOS D.CMOS 10．对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为( A ) A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X 11．下列时序电路的状态图中，具有自启动功能的是( B ) 12．多谐振荡器与单稳态触发器的区别之一是( C ) A.前者有2个稳态，后者只有1个稳态 B.前者没有稳态，后者有2个稳态 C.前者没有稳态，后者只有1个稳态 D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持 13．欲得到D 触发器的功能，以下诸图中唯有图（ A ）是正确的。
东北师范大学22春“公共课”《数字电路与数字逻辑》期末考试高频考点 版（带答案） 一.综合考核(共50题) 1. 如逻辑变量A、B、C及其推理关系f，用逻辑代数表示出来为：逻辑函数F关于逻辑变量A、B、C的推理关系f的表达式记为()。 A.F=f(A，B，C) B.f=F(A，B，C) C.f=f(A，B，C) 参考答案：A 2. 寄存器按照功能不同，可分为以下哪两类?() A.计数器 B.基本寄存器 C.移位寄存器 D.数码寄存器 参考答案：BC 3. 当温度升高时，二极管的反向饱和电流将()。 A.增大 B.不变 C.减小 D.改变 参考答案：AD 4. 一位8421BCD码计数器至少需要()个触发器。 A.3 B.4 C.5 D.10
5. PLD编程连接点有哪几种形式?() A.固定连接 B.不固定连接 C.编程连接 D.不连接 参考答案：ACD 6. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。() A.错误 B.正确 参考答案：B 7. RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。() A.错误 B.正确 参考答案：A 8. 逻辑函数的表示方法中具有唯一性的是真值表，表达式。() A.错误 B.正确 参考答案：B 9. ADC0801～0805芯片具有三态输出锁存器，可以直接驱动数据总线，因此可与微处理器进行接口并且非常简单。() A.错误
参考答案：B 10. 将十进制数的整数化为N进制整数的方法是乘N取余法。() A.错误 B.正确 参考答案：A 11. 环形计数器如果不作自启动修改，则总有孤立状态存在。() A.错误 B.正确 参考答案：B 12. 编码与译码是互逆的过程。() A.错误 B.正确 参考答案：B 13. 单稳态触发器具有()功能。 A.定时 B.延时 C.整形 D.译码 参考答案：ABC 14. 一般门电路的为1-5，最多不超过()。 A.6
65362--吉林大学数字逻辑电路期末备考题库65362奥鹏期末考试题库合集 单选题： （1）一个8选一数据选择器的数据输入端有（）个 A.1 B.2 C.3 D.8 正确答案：D （2）与模拟电路相比，数字电路主要的优点不包括( ). A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 正确答案：A （3）在下列触发器中，有约束条件的是（） A.主从JK F/F B.主从D F/F C.同步RS F/F D.边沿D F/F 正确答案：C （4）MOS集成电路采用的是（）控制，其功率损耗比较小
A.电压 B.电流 C.灌电流 D.拉电流 正确答案：A （5）以下电路中常用于总线应用的有（）. A.TSL门 B.OC门 C.漏极开路门 D.CMOS与非门 正确答案：A （6）卡诺图上变量的取值顺序是采用( )的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 A.二进制码 B.循环码 C.ASCII码 D.十进制码 正确答案：B （7）描述触发器的逻辑功能的方法不包括（） A.状态转表 B.特性方程 C.状态转换图
D.状态方程 正确答案：D （8）以下表达式中符合逻辑运算法则的是( ). A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1 正确答案：D （9）在何种输入情况下，“与非”运算的结果是逻辑0( ). A.全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 正确答案：D （10）欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器 A.2 B.3 C.4 D.8 正确答案：B （11）在一个8位的存储单元中，能够存储的最大无符号整数是( ).
常用的数制间的相互转换 习题及参考答案 习题1将二进制正整数101001012转换成十进制数。 解101001012 = 1×27+ 0×26 + 1×25 + 0×24 + 0×23 + 1×22 + 0×21 + 1×20 =128+0+32+0+0+4+0+1 =16510 习题2 将十六进制正整数FFFF16转换成十进制数。 解FFFF16 = 15×163+ 15×162 + 15×161 +15×160 =15×4096 + 15×256 + 15×16 +15×1 =6553510 习题3将十进制数10510转换成二进制数。 解采用除2取余法，假定转换后的二进制数位用b表示，b0表示最低位，b1表示次低位，依次类推，转换过程如下： 2 105 余1，b0=1 低位 2 52 余0，b1=0 2 26 余0，b2=0 2 1 3 余1，b3=1 2 6 余0，b4=0 2 3 余1，b5=1 2 1 余1，b6=1 高位 10510 =11010012 习题4 将十进制小数0.625转换成二进制数。 解0.625⨯2 取整数 1 高位 0.250⨯2 取整数0 0.50⨯2 取整数 1 低位 0.62510 =0.1012 习题5将十进制数254转换成十六进制数。 解 16 254 余14，b0=E 16 15 余15，b1=F 25410 =FE16
习题6 把二进制数1011101001转换成十六进制数。 解将二进制数1011101001从最低位（左边）开始每四位分成一组，由于最高位一组只有2位，因此添加两个0补足四位，分组后如下： 二进制数0010，1110，1001 十六进制数 2 E 9 10111010012=2E916 习题7把十六进制数5C7A16转换成二进制数。 解十六进制数 5 C 7 A 二进制数0101 1100 0111 1010 5C7A16=01011100011110102 注意：转换结果中最高位的0可以省略，不影响数值大小。但中间的0绝对不可以省略，例如十六进制的数字7对应二进制的0111，由于7在十六进制数的中间，因此高位的0不能省略，也就是说，每个十六进制数位对应的二进制数必须是四位。 本题结果也可以写成： 5C7A16=1011100011110102
时序逻辑电路 一、选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P控制。 3．下列逻辑电路中为时序逻辑电路的是。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4.N个触发器可以构成最大计数长度（进制数）为的计数器。 A.N B.2N C.N2 D.2N 5.N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6． 7．同步时序电路和异步时序电路比较，其差异在于后者。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8．一位8421B C D码计数器至少需要个触发器。 A.3 B.4 C.5 D.10 9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同 步二进制计数器，最少应使用个触发器。 A.2 B.3 C.4 D.8 10．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 二、判断题（正确打√，错误的打×） 1．同步时序电路由组合电路和存储器两部分组成。（√） 2．组合电路不含有记忆功能的器件。（√） 3．时序电路不含有记忆功能的器件。（×） 4．同步时序电路具有统一的时钟CP控制。（√） 5．异步时序电路的各级触发器类型不同。（×） 6．环形计数器在每个时钟脉冲CP作用时，相临状态仅有一位触发器发生状态更新。（×） 7．环形计数器如果不作自启动修改，则总有孤立状态存在。（√） 8．计数器的模是指构成计数器的触发器的个数。（×） 10．D触发器的特征方程Q n+1=D，而与Q n无关，所以，D触发器不是时序电路。（×）
数字逻辑电路(大作业)复习资料含答案 学习中心/函授站_ 姓名学号 西安电子科技大学网络与继续教育学院 2020 学年上学期 《数字逻辑电路》期末考试试题 （综合大作业） 一、单项选择题（每题 2 分，共 30 分） 1、与(76)H 相等的数是[ ]。 A （76）O B （116）D C （76） D D (1110110)B 2、（100011.1）B 的8421BCD 是[ ]。 A 00110101.0101 B 00111000.1000 C 00111000.0101 D 100011.1000 3、或非门的输出完成F =A , 则多余输入端[ ]。 A 全部接高电平 B 全部接低电平 C 只需一个接地即可 D 只需一个接高电平即可 4、逻辑函F (ABC )=A ⋅B +AC 的最小项标准式为[ ]。 A F(ABC)= ∑(0,1,4,6) B F(ABC)= ∑(2,3,5,7)
C F(ABC)= ∑(2,6,7) D F(ABC)= ∑(0,1,4,6) 5、与AB＋AC＋B ⋅C 相等的表达式为[ ]。 A AC B AB C AB＋AC D A+ B ⋅C 6、函数F=(A B ＋C)(B＋ACD )的对偶式函数表达式是[ ]。 A G=( A ＋B)·C ＋ B ·A + C +D B G=A＋B C＋B·A + C +D C G=(A＋B )·C＋B·A +C +D D G=(A B )·C ＋(B+ A +C +D ) 7、逻辑函数A B C D 的逻辑相邻项是[ ]。 A、ABC ⋅D B 、A B C D C 、A ⋅B ⋅C ⋅D D 、ABC ⋅D 8、已知输入A、B 和输出F 的波形如图所示， 其F 与AB 的逻辑关系为[ ]。 A 同或 B 或非A B C 异或 D 无法确定 9、下列逻辑部件属于时序电路的是[ ]。 F A计数器 B 全加器 C 译码器 D 数字比较器 10、数据选择器的功能是[ ]。 A 将一路输入送至多路输出 B将输入二进制代码转换为特定信息输出 C从多路输入选择一路输出 D考虑低位进位的加法 11、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去[ ]。 A 四个变量 B 三个变量 C 二个变量 D 一个变量 12、JK 触发器从1 −→0,则激励端J、K 的取值为[ ]。 A JK=0X B JK=X0 C JK=X1 D JK=1X 13、移位寄存器的现态为1101，经过右移一位后，其次态为[ ]。 A 1110 或0110; B 1011 或1010 ; C 0110 或1110; D 1101 或0011 14、用触发器组成28 进制计数器，需触发器的级数是[ ]。 A 3 级 B 5 级 C 14 级 D 28 级 15、N 级触发器组成扭环形计数器，其进位模为[ ]。 A 、2 N B 、N 2C、N D 、2N
_、单选题 1、十进制整数转换为二进制数一般采用（）。 A.除2取整法 B.除10取余法 C.除2取余法 D.除10取整法 正确答案：C 2、将十进制小数转换为二进制数一般采用（）。 A.乘2取整法 B.乘10取余法 C.乘2取余法 D.乘10取整法 正确答案：A 3、十进制数"13",用三进制表示为（）。 A.211 B.111 C.112 D.101 正确答案：B 4、将十进制数18转换成八进制是（）. A.20 B.24 C.22 D.21 正确答案：C
5、十进制数25用8421 BCD码表示为（）
A.10 010100 B.0010 0101 C.10 101 D.10 000101 正确答案：B 6、以下代码中为恒权码的是()。 A.余3循坏码 B右移码 C.5211 码 D.余3码 正确答案：C 7、T立八进制数可以用()位二进制数来表示。 A.4 B.3 C.1 D.2 正确答案：B &十进制数43用8421BCD码表示为()。 A.10011 B.0100 0011 C.101011 D.1000011 正确答案：B 9、A+BC=() A.AB+AC B.BC C・(A+B)(A+C)
正确答案：C 10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。 A.4 B.2 C.16 D.8 正确答案：C 11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。 A.4 B.16 C.1 D.2 正确答案：A 12、一个译码器若有100个译码输出端,则译码输入端至少有()个。 A.5 B.8 C.7 D.6 正确答案：C 13、能实现并-串转换的是()。 A.数据选择器 B.数据分配器 C.译码器 D.数值比较器正确答案：A 14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
《数字电路与数字逻辑》练习题一答案 一、 填空 1、75 3.375 2、 3、（17A ）H >（376.125）D >（67）O >（11000）B 4． 40，3．3125 5． 0．1101B ，0．61O ，0．DH ．01B ，376．4O ，FE ．4H 6． +，，， —，，， 7．))()((C A D C B A +++ ))()((C A D C B A +++ 8．0 1 9．.1 2B.8 10．n 2 1 11、81，3.625 12、.01， .01， .01， .01 13、（27A ）H >（76.125）D >（67）O >（10110）B 14、Q n , 1 15、9, 8 16、4 17、(3FFF)H 18、B A A+B AB+C 19、32进制 20． 56，2．8125 21． B ，45O ，25H 101．0101B ，5．24O ，5．5H 22． +，，，
—11101，，， 23．A B ，A，AB + AC ，A+B C 24.（4E.4）16=(.01)2=(116.2)8=(.)8421 25、()余3码()格雷码 26.10101 11010 11011 27、输入原来状态 28、(A+C)(B+C) 29、10，8 30、T触发器 31、随机存取存储器RAM 只读存储器ROM 32、8 33、C ABC+ AB + A B C 34、C + + A+ B B 35，6．5625 36．，63，33；101．0101，5．24，5．5 37．+，，，； －，，， 38．A B，A，A + B ，A +BC 二、单项选择题： 三 1． 2.（1）) B A或 C + D + + + C A D BD (BC A B D （2）B =异或操作 A F⊕ 3.分析以下电路，说明电路功能。（10分）
1. 一个8 选一数据选择器的数据输入端有（）个 A.1 B.2 C.3 D.8 答案: D 2. 与模拟电路相比，数字电路主要的优点不包括( ) . A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 答案: A 3. 在下列触发器中，有约束条件的是（） A.主从JK F/F B.主从D F/F C.同步RS F/F D.边沿D F/F 答案: C 4. MOS 集成电路采用的是（）控制，其功率损耗比较小 A.电压 B.电流 C.灌电流 D.拉电流 答案: A 5. 以下电路中常用于总线应用的有（）. A.TSL 门 B.OC 门 最新资料 C.漏极开路门 D.CMOS 与非门 答案: A 6. 卡诺图上变量的取值顺序是采用( ) 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 A.二进制码 B.循环码 C.ASCII 码 D.十进制码 答案: B 7. 描述触发器的逻辑功能的方法不包括（） A.状态转表 B.特性方程 C.状态转换图 D.状态方程
8. 以下表达式中符合逻辑运算法则的是( ) . A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1 答案: D 9. 在何种输入情况下，“与非”运算的结果是逻辑0( ) . A.全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 答案: D 10. 欲设计0，1，2，3，4，5，6，7 这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器 最新资料 A.2 B.3 C.4 D.8 答案: B 11. 在一个8 位的存储单元中，能够存储的最大无符号整数是( ) . A.（256）10 B.（127）10 C.（FE）16 D.（255）10 答案: D 12. 与八进制数(47. 3) 8 等值的数为( ) . A.(100111.011)2 B.(27.8)16 C.(27.3)16 D.(100111.11)2 答案: A 13. 组合逻辑电路消除竞争冒险的方法有（） A.修改逻辑设计 B.在输出端接入缓冲电路 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 答案: A 14. A+BC= ( ) . A.A+B B.A+C C.（A+B）（A+C） D.B+C